CN103430308A - 用于电且机械连接的单片集成晶体管和mems/nems器件的结构和方法 - Google Patents
用于电且机械连接的单片集成晶体管和mems/nems器件的结构和方法 Download PDFInfo
- Publication number
- CN103430308A CN103430308A CN201180066363XA CN201180066363A CN103430308A CN 103430308 A CN103430308 A CN 103430308A CN 201180066363X A CN201180066363X A CN 201180066363XA CN 201180066363 A CN201180066363 A CN 201180066363A CN 103430308 A CN103430308 A CN 103430308A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- jfet
- nems
- mems
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims description 28
- 230000033001 locomotion Effects 0.000 claims abstract description 15
- 229910020968 MoSi2 Inorganic materials 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 69
- 230000004888 barrier function Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000007667 floating Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 2
- 230000019491 signal transduction Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 35
- 238000010586 diagram Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 238000009434 installation Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010068052 Mosaicism Diseases 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- NKAAEMMYHLFEFN-UHFFFAOYSA-M monosodium tartrate Chemical compound [Na+].OC(=O)C(O)C(O)C([O-])=O NKAAEMMYHLFEFN-UHFFFAOYSA-M 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 210000003765 sex chromosome Anatomy 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000352 supercritical drying Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8086—Thin film JFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8126—Thin film MESFET's
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/075—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure the electronic processing unit being integrated into an element of the micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及包括NEMS/MEMS机械及关联电路的器件。该电路包括至少一个用来(i)驱动NEMS/MEMS机械和/或(ii)接收NEMS/MEMS机械运行反馈的晶体管，优选为JFET。晶体管（如JFET）和NEMS/MEMS机械被单片集成以增强信号转换和处理。由于混合集成减小寄生和失配，单片集成优选采用混合集成（如使用引线键合、倒装芯片接触键合等）。在一例中，JFET被直接集成到MEMS机械中，即以SOI MEMS悬臂梁的形式，形成传感与电子集成之间紧凑的集成。当连接到JFET的悬臂梁被静电驱动时；其运动直接影响JFET中流过单片集成导电路径（例如线径、通孔等）的电流。在一例中，根据本发明的器件实现在2μm厚SOI交叉梁中，其具有MoSi2接触金属化以最小化应力并形成欧姆接触。在该例中，MEMS悬臂梁的吸引电压是21V，JFET的夹断电压是–19V。
Description
相关申请数据
本申请主张2010年12月1日提交、申请号为61/418467的美国临时专利申请的优先权；所有与上述专利有关的文档都整体地在此引用以供参考。
联邦资助的研究或开发
根据由NSF授予的基金No.DMR0520404，美国政府在本发明中具有一定的权利。
技术领域
本发明涉及JFET，具体地，涉及被设计成适用于有助于控制NEMS/MEMS级机械（这里被称为“NEMS/MEMS机械”，还参见定义部分中的“NEMS/MEMS级”）的JFET。本发明还涉及到包括NEMS/MEMS机械和至少某些用于控制NEMS/MEMS机械运行的电路的器件（参见定义一节）。NEMS/MEMS机械硬件组和至少一部分它的控制电路（例如，JFET）的这些组合有时在此被称为“NEMS/MEMS器件”。
背景技术
如图1所示，传统的SOI-NEMS/MEMS器件（参见定义节中的SOI的定义）100包括：电子芯片102，其主要包含互补金属氧化物（“CMOS”）半导体晶体管，但通常还包括有源电子晶体管；键合的传导路径112；和NEMS/MEMS芯片113。电子芯片102包括：接触焊盘104、110；解调器/滤波器/预放大器/基准模块106；和放大器108。NEMS/MEMS芯片113包括；机械弹簧和质量块114；通常被使用于静电驱动的梳指116；固定锚118；检测质量块119；和接触焊盘120。子组件114（包括检测质量块119）沿箭头D1和D2指示的方向移动：以便(i)生成电信号；和/或(ii)响应电信号。这类传统的NEMS/MEMS器件是许多商业化产品和/或所提出的产品的一部分，诸如加速度计、陀螺仪、电子开关、谐振器、定时器装置、光学开关、光栅和微流体装置。许多商业化的NEMS/MEMS器件使用较厚的悬空部件制成，以便得到较大的质量和较大的传感电容值。这已经通过使用SOI晶片并且然后使用DRIE处理技术来蚀刻它们来得到。即使不用SOI基片，而是通过使用诸如SCREAM那样的处理，高深宽比的NEMS/MEMS也是商业上可行的。
有两种主要结构体系用于电连接NEMS/MEMS机械与与它相关的晶体管（例如，场效应晶体管或“FET”，其用于感测运动特性（参见定义一节））。这两种用于电连接晶体管与NEMS/MEMS机械的主要结构体系如下：(i)将NEMS/MEMS机械和晶体管分别放置在两个不同的芯片衬底上，并且通过具有“导体键合”（参见定义一节）的导电路径来电连接它们；和(ii)将NEMS/MEMS机械和晶体管放置在同一芯片上，这样，NEMS/MEMS机械和晶体管仅通过使用非键合的导电路径而互相电连接。结构体系（i）有时在这里被称为“混合技术”(或“混合结构”)。结构体系(ii)有时在这里被称为“单片集成”。混合技术被显示于图1，其中集成电路和NEMS和/或MEMS机械部件被独立地制作，并且通常地被引线键合或被倒装芯片键合在一起。
大多数商业化的MEMS传感器解决方案使用混合集成处理，以用于电连接和信号调节。混合技术常常被证明为一种减少CMOS与NEMS/MEMS集成复杂度的有效方法。利用高度复杂的电子技术，诸如多级互连的现有水平的CMOS技术，进行的单片集成可能是昂贵的。这是因为，相比于对于传感器信号调节所需要的晶体管来说，NEMS/MEMS部件常常占用大得多的芯片面积。因此，购买单独的晶体管信号调节芯片，并把它连接到单独的低复杂性NEMS/MEMS芯片上常常是低成本的。虽然混合技术提供了集成电路和NEMS制作处理流程的独立地最优化的优点，但是传统上认为用于组装和封装的成本可能会大于单片集成的成本。以前，各种不同的研究小组将MOSFET集成到NEMS/MEMS器件中以用于信号转换。焦点通常是在与CMOS晶体管的单片集成，假设人们可以将传统的现有水平超微CMOS技术与NEMS/MEMS处理集成在一起。由于为得到有效的信号调节所需要的晶体管的数目，在NEMS/MEMS制作流程内共同集成晶体管可以使得NEMS/MEMS的成本/性能比最优化。最近的工作集中在将MOS结构集成在NEMS/MEMS内，部分归因于MOS晶体管中的直流功耗可以很低的事实，这是由于MOS晶体管具有高Ior/Ioff比值和非常低的栅极泄漏电流。然而，由于沿氧化层-硅界面的载流子含有噪声的导通，MOS器件受困于较高的输入参考噪声。广泛认为，对于MOS晶体管，其闪烁噪声不如JFET或结型场效应晶体管，其也称为结型栅极场效应晶体管。
包括NEMS/MEMS机械和相关联的JFET形式的晶体管的NEMS/MEMS器件，在美国专利7,205,173(“Brunson”)中被公开。在“Brunson”中，NEMS/MEMS器件的JFET部分采用了“阱”的形式，也就是说，创建“Brunson”JFET的组成区域的掺杂是通过将掺杂剂扩散到晶片厚度（也就是，沿基本上垂直于通过其发生扩散的半导体层主表面的方向）来实现的。在173“Brunson”中，形成“Brunson”JFET的掺杂阱始终并不延伸穿过它们的半导体层的厚度（也就是，该阱始终没有从半导体的一个主表面延伸到相反的主表面）。考虑到“Brunson”中阱结构的几何形状，沟道导电性被耗尽区域挤压（有时被夹断），该耗尽区域沿半导体层的厚度方向扩展以控制导通。在“Brunson”中，NEMS/MEMS被与JFET晶体管单片地集成，但在晶体管与NEMS/MEMS之间的连接纯粹是电性的。NEMS/MEMS的输出，其是容性输出，被连接到晶体管的栅极。
下面公布的文档也可能包含有有帮助的背景信息：(i)Oilier,E.,Duraffourg,L.,Colinet,E.,Durand,C.Durand,C.Renaud,D.,Royet,A.,Renaux,P.Casset,F.,Robert,P.,“Lateral MOSFET Transistor With Movable Gate for NEMS DevicesCompatible With“In-IC”Integration,”Nano/Micro Engineered and MolecularSystems,2008,NEMS2008,3rd IEEE international Conference第764-769页，2008年1月6日至9日,
http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=arnumber=4484439&isnumber=4484266;
(ii)美国专利第6,531,331号(“Bennett”)；(iii)美国专利第7,615,788号(“Kornegay”)；(iv)美国专利第8,012,785号(“Liang”)；(v)美国专利第7,989,889号(“Kerr”)；(vi)美国专利公开第2011/0101475号(“Parpia”)；(vii)美国专利公开第2010/0263997号(“Hilgers”)；(viii)美国专利公开第2011/0068374号(“Tan”)；(ix)美国专利第7,759,924号(“Shekhawat”)；(x)美国专利第7,868,403号(“Ivanov”)；(xi)美国专利第6,797,534号(“Tu”)；(xii)美国专利公开第2010/0171569号(“Ionescu”)；(xiii)美国专利公开第2010/0314668号(“Ollier”)；(xiv)美国专利公开第2011/0026742号(“Huang”)；(xv)美国专利公开第2011/0057288号(“Tan”)；(xvi)美国专利第5,880,921号(“Tham”)；(xvii)Grogg,D.,Tsamados,D.,Badila,N.D.,Ionescu,A.M.,“Integration of MOSFET Transistors inMEMS Resonators for Improved Output Detection,”Solid-State Sensors,Actuatorsand Microsystems Conference,2007,TRANSDUCERS2007,International.vol.,no.,第1709-1712页,2007年6月10-14日,
http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4300481&isnumber=430005；
(xviii)美国专利公开第2011/0024812A1号(“Weinstein等”)；(xix)美国专利公开第2008/0001658A1号(“Mojarradi等”)；(xx)美国专利公开第2007/0008013A1号(“Fijany”)；(xxi)美国专利公开第2007/0008013A1号(“Akarvardar等”)。
相关技术章节免责声明的描述：就以上在相关技术章节的描述中讨论特定的出版物来说，这些讨论不应当被看作为承认所讨论的出版物（例如，公布的专利）是专利法所称的现有技术。例如，某些或所有的所讨论的出版物在时间上可能还不够早，可能还不能反映在时间上足够早的所开发的主题，和/或可能还不能充分地可实施以达到专利法所称的现有技术的程度。就以上在相关技术章节的描述中讨论特定的出版物来说，它们整体地在本文档中引用以供参考。
发明内容
本发明认识到，在混合结构器件100中，引线键合引起寄生现象以及失配现象。本发明还认识到，NEMS/MEMS机械与FET的单片集成使得引线键合寄生现象最小化，并且寄生效应的这种最小化是非常有利的。更具体地，在FET与NEMS的组装和封装期间，混合解决方案引起寄生和失配，这是由于连接两个小裸片的引线键合，这阻止了SOI-NEMS/MEMS完全地实现最佳的性能。
本发明的一方面涉及一种JFET结构（和相关的制作和/或使用的方法），其被包含并且被隔离在单片集成芯片堆叠中的单个半导体层内。本发明的另一方面是一种NMES/MENS器件（和相关的制作和/或使用的方法），其包括NEMS/MEMS机械和在单片集成芯片堆叠中的单个半导体层内所包含和隔离的JFET结构。在根据本发明的至少某些JFET中。
根据本发明的另一方面，NEMS/MEMS器件由高深宽比DRIE蚀刻的硅制成，并且横梁厚度可以很小，JFET晶体管可被集成在NEMS/MEMS中所使用的横梁结构内。在所使用的弹簧和质量块内的直接集成将导致芯片面积的最佳使用，并使得与传感单元的互连最小化。通过使用薄的横向尺寸，可以把掺杂剂横向地扩散到高深宽比的横梁中；并且确实限定沟道导电性以延伸到硅层的整个厚度（由绝缘层（例如，二氧化硅层）至少限制到它的较下侧）。这是与“Brunson”明显区别的，在“Brunson”中，限定沟道的阱结构仅仅部分延伸穿过它们的半导体层介质的厚度。通过使用不带有阱的JFET，并代之以用延伸半导体层整个厚度的掺杂区域，JFET变得更容易制作和/或并且具有提高的性能，特别是当它与NEMS/MEMS紧凑地电集成在单个芯片的情况下。在JFET通过掺杂而被形成后，作为NEMS/MEMS一部分的横梁，在本发明的一些实施例中，可以被释放以用于紧凑集成的晶体管和NEMS/MEMS，从而使得晶体管直接成为NEMS/MEMS的一部分。
考虑到许多NEMS/MEMS器件由高深宽比DRIE蚀刻的硅构建并且横梁厚度可以很小，根据本发明的另一方面，JFET晶体管可以被集成在NEMS/MEMS中所使用的悬臂梁结构（和/或其它移动部件）的材料中。在所使用的弹簧和质量块内的直接集成将导致芯片面积的最佳利用，并使得与传感单元的互连最小化。通过使用薄的横向尺寸，可以把掺杂剂横向地扩散到高深宽比的横梁中；以及确实限定沿晶片的沟道导电性，而不是像传统的JFET那样垂直地扩散到晶片。在晶体管被集成后，作为NEMS/MEMS一部分的梁可被释放以用于紧凑集成的晶体管和NEMS/MEMS，从而使得晶体管直接成为NEMS/MEMS的一部份。
根据本发明的一方面，器件包括：(a)第一绝缘层，其限定：(i)器件的主平面；和(ii)在主平面上的任何给定的点处垂直于主平面的横向方向；以及(b)第一半导体层。第一半导体层和第一绝缘层被单片集成为堆叠结构。堆叠结构包括第一NEMS/MEMS区域。堆叠结构的第一NEMS/MEMS区域被构建、连接、定尺寸、成形、和/或放置成包括第一移动部件的第一NEMS/MEMS机械运行。半导体层包括第一主表面和第二主表面，其在横向方向上间隔开。第一半导体层包括第一JFET结构。第一JFET结构包括以下的JFET区域：源极区域、漏极区域、第一栅极区域和导电沟道区域。第一JFET的这些JFET区域整体延伸穿过第一半导体层的横向尺度。x型是第一掺杂类型（p或n型）。y型是第二掺杂类型（p或n型）。第一JFET结构的导电沟道区域被x型掺杂以及第一栅极被y型掺杂到一定程度，以使得在器件运行期间：(i)第一JFET结构的导电沟道将形成耗尽部分和未耗尽部分，以及(ii)耗尽部分--间或地并且如由运行条件所确定地--夹断第一JFET结构的导电沟道。第一JFET被电连接到第一NEMS/MEMS机械。绝缘层是电绝缘的，以使得在器件运行期间在绝缘层中没有电流流动。
根据本发明的另一方面，给出一种制作JFET结构的方法。JFET结构包括第一绝缘层和第一半导体层。该方法包括以下步骤：将第一半导体层和第一绝缘层单片地形成在堆叠结构中，以使得第一半导体层包括JFET结构，从而使得JFET结构与堆叠结构的其它层电隔离；x型掺杂第一半导体层，穿过它的整个横向方向，以在第一半导体层中形成源极区域；x型掺杂第一半导体层，穿过它的整个横向方向，以在第一半导体层中形成漏极区域；x型轻掺杂第一半导体层，穿过它的整个横向方向，以在第一半导体层中形成导电沟道；以及y型掺杂第一半导体层，穿过它的整个横向方向，在第一半导体层中形成第一栅极区域。x型是第一掺杂类型（p或n型）。y型是第二掺杂类型（p或n型）。掺杂步骤创建位于第一半导体层内的JFET结构。JFET结构被构建、定位和/或连接，以使得在器件运行期间：(i)第一JFET结构的导电沟道将形成耗尽部分和未耗尽部分，以及(ii)耗尽部分--间或地并且如由运行条件所确定地—将延伸以夹断导电沟道。
附图说明
通过结合附图阅读以下的详细说明，将更全面理解和认识本发明，其中：
图1是现有技术NEMS/MEMS器件的示意图；
图2是根据本发明的NEMS/MEMS器件的第一实施例的示意图；
图3A是根据本发明的JFET的第一实施例的平面图；
图3B是运行在其“拐点电压（knee voltage）”的第一实施例JFET的平面和截面图；
图3C是运行在其“拐点电压”上方的第一实施例JFET的平面和截面图；
图3D是显示第一实施例JFET的性能的某些特征的图；
图4是根据本发明的NEMS/MEMS器件的第二实施例的示意图；
图5是第二实施例NEMS/MEMS器件的另一个示意图；
图6A是第二实施例NEMS/MEMS器件的另一个示意图；
图6B是第二实施例NEMS/MEMS器件的正交平面图；
图7A到7O是显示根据本发明的NEMS/MEMS器件的第三实施例在它被单片集成和制造时的分层结构的截面图；
图8是根据本发明的NEMS/MEMS器件的第四实施例的示意图；
图9是显示第四实施例NEMS/MEMS器件的性能的某些特征的图；
图10是根据本发明的NEMS/MEMS器件的第五实施例的示意图；
图11是显示第五实施例NEMS/MEMS器件的性能的某些特征的图；
图12是根据本发明的NEMS/MEMS器件的第六实施例的示意图；
图13是显示第六实施例NEMS/MEMS器件的性能的某些特征的图；
图14是根据本发明的NEMS/MEMS器件的第七实施例的示意图；
图15是显示第七实施例NEMS/MEMS器件的性能的某些特征的图；
图16是显示根据本发明的NEMS/MEMS器件的各种实施例的性能的某些特征的图；
图17A是根据本发明的电路的透视图；
图17B是图17A电路的另一个透视图；
图18是根据本发明的另一个电路的透视图；
图19是根据本发明的NEMS/MEMS器件的第八实施例的平面图；
图20是第八实施例器件的透视图；
图21是显示根据本发明的NEMS/MEMS器件的性能的某些特征的图；
图22是显示根据本发明的NEMS/MEMS器件的性能的某些特征的图；
图23显示在本发明的各种实施例中适用的三层SOI堆叠的横截面图；
图24显示NEMS/MEMS系统级结构的第一替换例（除了JFET传感器/放大器以外，包括某些控制电子装置，在这里有时称为CMOS控制电子装置）；
图25显示CMOS和NEMS/MEMS系统级结构的第二替换例（除了JFET传感器/放大器以外，包括某些控制电子装置，在这里有时称为CMOS控制电子装置）；
图26显示CMOS和NEMS/MEMS系统级别结构的第三替换例（除了JFET传感器/放大器以外，包括某些控制电子装置，在这里有时称为CMOS控制电子装置）；
图27是根据本发明的器件825的透视图，该器件825包括源极826、栅极827和漏极828；
图28是用在制造过程期间存在的九个中间堆叠结构来进行制作的方法；
图29是显示在制造过程期间存在的十一个中间堆叠结构的制作的方法。
具体实施方式
图2显示NEMS/MEMS器件200，它基本上由单个单片集成芯片202构成。在一些实施例中，NEMS/MEMS器件可包括位于第二芯片衬底上的附加控制电子装置，例如处理网络。然而，在器件200中，NEMS/MEMS机械和至少一个与其相关的晶体管位于单个芯片202上。如图2所示，芯片202包括：第一端子T1；解调器/滤波器/预放大器/基准模块206；放大器208；非键合路径212；固定锚结构218；弹簧/质量块子组件214；检测质量块219；和梳指结构216。
现在参照图3A到3D讨论根据本发明的NEMS/MEMS器件的运行模式。如图3A所示，JFET250包括漏极区域252；第一栅极区域254；源极区域256；第二栅极区域258和沟道区域251。如图3B和3C所示，沟道区域251将源极256连接到漏极252。还如图3B和3C所示，沟道区域251包括：第一半导体层261；绝缘层280（例如，由二氧化硅制成）和第二半导体层282（例如，由硅制成）。进一步如图3B和3C所示，第一半导体层261包括：第一p型掺杂的子区域260；第二p型掺杂的子区域270；n型轻掺杂的子区域262,264,266的第一载流子耗尽沟道部分262；n型轻掺杂的子区域262,264,266的第二载流子耗尽沟道部分266；和n型轻掺杂的子区域262,264,266的载流子未耗尽沟道部分264。在层261中的沟道子区域因此包括耗尽部分262和266以及未耗尽部分264。这个沟道子区域262，264，266被n型轻掺杂。正如通过比较图3B和图3C可以看到的，当漏极与源极之间的电位增加时，虚线的（in footprint）载流子耗尽区域的宽度增加。如图3C所示，在某些点，载流子耗尽部分262，266将膨胀到使得它们“夹断”未耗尽部分的程度，从而使得未耗尽部分不再连续地从漏极扩展到源极。如图3D上的曲线图299所示，一旦这种夹断的现象发生，那么在源极与漏极之间的电位幅度的进一步增加将不会导致流过沟道子区域262，264，266的电流增加。
N型沟道JFET是多数载流子晶体管，其中：（i）电子从源极流向漏极；以及（ii）空穴从漏极流向源极。图3B和3C分别显示在4端n型沟道JFET250中的沟道区域的顶视图和横截面，图3B和3C分别显示在（i）未饱和状态（虽然达到接近饱和）和（ii）饱和状态下的JFET。图3B和3C的比较显示了随着VDC增加耗尽部分262和266的宽度逐步增加。源极、栅极-1和栅极-2被绑定到地。当施加小的VDS时，沟道表现得像欧姆电阻（见图3D的区域1），电流从漏极流到源极。当VDS增加时，在漏极与源极之间的pn结上的反向偏压被进一步反向偏置。因为这个反向偏置，当VDC存在时，耗尽部分262，266形成在栅极（更精确地，沟道区域中的p掺杂的子区域）与n型轻掺杂的子区域262，264，266的未耗尽部分之间。
栅极到沟道耗尽区域加宽到沟道区域使得沟道的电阻增加，如图3B和曲线图299的区域II表示的。当VDS进一步增加时，耗尽区域形成在两个栅极周围，相遇在漏极，而沟道被“夹断”。漏极电流饱，并且漏极电压的任何进一步增加不会引起漏极电流相当大的变化。总结上述内容，当施加更大的VDS时，栅极-沟道耗尽区域变得更宽，并推进到沟道，结果增加了沟道电阻。当围绕漏极的区域全部耗尽时，达到夹断，VDS的进一步增加不会引起漏极电流显著改变，而漏极电流饱和。曲线图299显示对于零栅极电压的电流-电压特性。在夹断时，在源极与漏极之间存在的电场使得电子从源极漂移到漏极。图3C和曲线图299上的区域III显示饱和现象。
现在将阐述十个公式，接着讨论这些公式。
其中ε0是真空介电常数，A=8e-8cm2是驱动器面积，d=450nm是初始间隙，以及x是梁位移。使用Taylor（台劳）级数近似，
F3=F1+F2
F+F3=kxF=m.g(5)
其中Cnems1是在栅极-3与悬臂梁之间的电容，Cnems2是在悬臂梁与栅极-4之间的电容，以及Cdep是在悬臂梁-JFET结处的耗尽电容。Cnems1和Cnems2被推导为
其中C0是标称电容，q是电子电荷，εsi是硅的介电常数，Nd=4.16e14ions/cm3是在沟道中的掺杂浓度，假设是单边结，并且Vbi=0.81V是内建电位。VG2可以通过将公式8，9和10代入公式7而被数值地确定。
对于公式的讨论从公式（1）开始，其中显示对于如JFET250那样的JFET的饱和电流的有用近似。在公式（1）中，IDSS是当VGS=0V且VP是夹断电压时的最大电流。根据n沟道JFET的工作原理，NEMS/MEMS悬臂梁的运动通过使用集成的JFET而被感测。JFET-NEMS器件的示意图显示于图4，它的等效小信号模型显示于图5。更具体地，图4显示NEMS/MEMS器件300，包括：JFET250；和NEMS/MEMS机械312（包括可移动的悬臂梁构件312a、第一静止部件312b和第二静止部件312c）。JFET250包括沟道区域，该沟道区域包括以下子区域：漏极界面子区域302；第一和第二p型掺杂子区域306，308；源极界面子区域304；和n型轻掺杂子区域303，305，310（包括未耗尽部分310，以及当可应用时，耗尽区域303，305，根据工作条件它们的尺寸和形状可改变）。
如图4所示，施加电压VG3到第二静止部件将使得栅极2（也就是，悬臂梁构件）的浮动电位调节和取数值VG2。栅极2的浮动电位被持续地用来调制JFET的沟道电导。这样，NEMS/MEMS机械的可移动部件（也就是，悬臂梁构件）的运动特性（具体地，位置）被使用来通过它的浮动电位的起伏而有效地检测悬臂梁的位置。在器件300中，悬臂梁位置的这个检测值以极其直接的方式被提供给JFET250的沟道区域的第二p型掺杂子区域308，这是因为悬臂梁构件直接从第二p型掺杂子区域延伸，并与第二p型掺杂子区域单片集成。这样，在空间中悬臂梁构件位置的改变将导致JFET250的沟道电导的对应变化，并且通过沟道传导的这种控制，悬臂梁位置帮助控制JFET250的运行。
正如图4进一步显示的，导电沟道（包括它的耗尽的和未耗尽的部分）被n-型轻掺杂。栅极界面子区域306和308被p+型掺杂，以及源极和漏极界面子区域302和304被n+型掺杂。在本实施例中，悬臂梁构件312a是250nm宽，它被静止部件312b和312c包围（有时在这里被分别称为栅极3和栅极4）。如图5所示，大块是SOI晶片的基片。诸如梁止动器那样的另外的机械部件可被用来限制运动。这些止动器使得NEMS/MEMS机械能够被配置成电开关。
当栅极1-到-沟道的结被反向偏置时，它的结耗尽宽度（也就是，耗尽部分303的尺寸）增加。随着这个反向偏压进一步增加，当耗尽区域延伸穿过导电沟道的至少一个横截面时（也就是，n型轻掺杂的子区域），沟道会被“夹断”。栅极3和4被用来驱动悬臂梁，它又使得栅极2（也就是，悬臂梁的浮动电位）帮助调制沟道导电性。图6A和6B分别是：（i）等效的电容性模型；和JFET-NEMS器件的平面图。
当电压被施加到栅极3时，由于静电吸引力，悬臂梁移动到更接近栅极3。在栅极3与悬臂梁之间的静电力由以上的公式（2）给出。在悬臂梁与栅极4之间的力由以上的公式（3）给出。在公式（3）中，ε0是真空介电常数，A=8e-8cm2是驱动器面积，d=350nm是初始间隙，以及x是梁位移。使用Taylor（台劳）级数近似，如以上显示的，得到公式（4）。在公式（4）中，F3是寄生力，它是负弹力（negative spring），并被称为弹簧软化（spring soften）。在平衡时，静电力等于弹簧力，如以上的公式（5）。在公式（5），m是质量，g是加速度，k（=0.22N/m）是悬臂梁的弹簧常数。从公式(5)，悬臂梁的位移可以如以上的公式（6）那样得出。
对于JFET-NEMS器件的等效电容模型是如图6所示的简单的容性分压器。根据电容性模型，悬臂梁的浮动电位VG2由以上的公式（7）给出。在公式（7），Cnemst1和Cnemst2根据上述公式（8）和（9）得出。公式（6）可被代入到公式（8）和（9）。在悬臂梁-JFET结处，耗尽电容由公式（10）给出，其中C0是标称电容，q是电子电荷，εsi是硅的介电常数，Nd=4.16e14ions/cm3是在沟道中的掺杂浓度，假设是单边结，并且Vbi=0.81V是内建电位。VG2可以通过将公式（8），（9）和（10）代入公式（7）而被数值地确定。
现在参照图7A到7O讨论器件制作。如图7A到7O所示，该过程产生一系列期间处于堆叠状态（stack-in-progress）的结构，分别给予500a（即，起始堆叠）到500o（最终堆叠）的标号。器件实现在2μm厚器件层的n型SOI晶片中。制作过程的至少某些“实施例”的一个关键特性在于，JFET和NEMS部件出现在相同掩膜上，因此，器件被同时处理，这消除了NEMS部件的传统后处理，该后处理通常在使用CMOS芯片制成的NEMS/MEMS器件的环境中所需。
期间的堆叠500a到500o均包括以下层：第一硅层502；第一二氧化硅（或绝缘）层504；第二硅层506；第二二氧化硅（或绝缘）层508；第一铬层510；第一电阻层512；n型掺杂部分514；p型掺杂部分518；金属线层520；第三二氧化硅层522；第二电阻层524。图形地表示在图7A到7O上的制作步骤如下：（7A）提供SOI衬底；（7B）沉积SiO2和Cr；（7C）旋涂聚甲基丙烯酸甲酯阻挡层（“PMMA”）；（D）对n+区域进行电子束曝光；（E）Cr和SiO2蚀刻的反应离子蚀刻（RIE）；（F）湿法蚀刻阻挡层和Cr；（G）磷掺杂剂的固态源扩散和退火；（H）湿法蚀刻SiO2扩散掩膜；（I）重复在图7B到7F上显示的步骤；（J）硼的固态源扩散和退火；（L）在金属层上溅射（优选为MoSi2或包含MoSi2），沉积SiO2和旋涂阻挡层；（M）负性阻挡层曝光和对SiO2与MoSi2进行RIE；（N）对硅器件层进行深RIE（“DRIE”），以及（O）对器件进行BOE释放，并进行临界点干燥以避免粘滞。
接触电极用金属进行硅化，优选地采用MoSi2。MoSi2，通过它的固有材料特性，具有低电阻值并表现出低应力，即使当它作为NEMS/MEMS机械的移动部件进行移动时。这样做以保证在Si与探测焊盘之间具有欧姆接触。在图7的实施例中，MoSi2（或其它适当的金属）被溅射，并在Ar气氛中在7500C下快速热退火3分钟，以在每个NEMS/MEMS机械和与它相关的JFET之间（包括未键合的导电路径）形成欧姆接触。制作过程牵涉到4级电子束蚀刻和5级的光刻。如果深紫外线（DUV）光刻被用于NEMS部件和探测焊盘的曝光，掩膜数可以大大地减小到4。我们当前使用ASML DUV工具来制作这些器件。
现在讨论根据本发明的某些JFET的电流-电压（“IV”）特性。所有的IV测量均在真空中（压强约为4mbar）进行。这里描述的测量是针对图6B所示的器件进行的。图8是有助于理解图9的曲线图401的示意图400。曲线图401是ID随VDS变化图，它显示了当沟道被夹断时的饱和状态。曲线图401显示了针对JFET-NEMS器件测量的ID随VDS变化的输出曲线。测量的低电流是由于高的漏极和源极电阻值。图10是有助于了解图11的曲线图601的示意图600。曲线图601显示对应于不同VG1数值的曲线，它还显示预期的夹断电压Vp等于-19V。当VGS=0和VDS=10V时IDSS被测量为约700nA。如图11所示，这是对于JFET-NEMS器件在VDS=10V偏置时的转移曲线。
图12显示有助于了解图13的曲线图701的示意图。由于栅极沟道被反向偏置，栅极泄漏电流应当是最小的，它在VGS=-19V时被测量为约70pA，如曲线图701所示。曲线图701显示，当JFET被关断时，栅极泄漏电流是约70pA。
现在讨论JFET-NEMS器件的共源极放大器配置。此时，JFET通过在漏极处连接3MΩ电阻而被配置成共源极放大器。由于晶体管沟道的非常大的输入电阻，这样大的负荷电阻是适当的。晶体管的跨导（gm）是13.3μS。这个数值是低的，这是由于在源极和漏极端处形成的大寄生电阻。这个大电阻导致用于对负载电容进行充电和放电的非常大的RC时间常数，从而导致351Hz的低频率运行。交流信号在栅极3处输入，并且漏极输出被连接到示波器。交流信号耦合到悬臂梁，并且该信号通过JFET部分被转换。JFET的栅极1电压的变换将改变放大器的增益，如图15的曲线图751所示。从栅极3到悬臂梁的电容值是0.55fF，而从悬臂梁到JFET的栅极的电容值是0.53fF。如图751所示，JFET-NEMS器件被配置成具有RD=3MΩ的共源极放大器。交流信号被施加在栅极3处，输出电压随栅极1上反向偏置的增加而增加。输出的交流信号被1800相移。通过JEFT感测悬臂梁构件的运动，以便感知悬臂梁的运动，3MΩ电阻被去除而漏极电压从0扫描到3V。源极、栅极1和栅极4电压被设置为0V。当在栅极3上的电压增加时，由于静电力，悬臂梁移动到更接近栅极3电极。由于悬臂梁构件本体移动通过由构成栅极3和4的静止部件（见图4）的电位形成的电场，悬臂梁构件具有在幅度和/或方向上浮动的电位。电容耦合的现象是造成当悬臂梁构件（也就是，栅极2）相对于静止栅极3和4改变位置时，其电压变化的原因。这个浮动电位（VG2）调制了沟道电导。当悬臂梁移动到更接近栅极3时，Cnems1增加，并且它导致VG2增加。因为VG3是负的，根据公式（7）VG2也是负的，并且它反相偏置悬臂梁-JFET结。图16显示曲线图799，它是JFET对于无固定夹（clampfree）悬臂梁和固定夹-固定夹（clamp-clamp）悬臂梁运动的响应的图。由于无固定夹悬臂梁对于相同的栅极3电压具有更高的位移，因此它的VG2高于固定夹-固定夹梁的情形，并且它能够更好地调制漏极沟道电导。如图16所示，JFET-NEMS器件能够感测在加上栅极3电压时无固定夹和固定夹-固定夹悬臂梁的运动。对于无固定夹的情形，电流的改变大得多。
漏极电流调制可能部分是由于在梁弯曲时发生的、在悬臂梁-沟道结处的压电效应。为了说明起见，JFET-NEMS器件的某些非限制的器件参数如下：悬臂梁的长度为20μm；悬臂梁的宽度为250nm；厚度为2μm；Vpull-in为21V；Vp(VDS=10V)为-19V；IDSS(VDS=10V)为0.69μA；β（IDSS/Vp2）=1.9mA/V2。
本发明的一些实施例的一个特性是JFET与可以是NEMS或MEMS的移动栅极的单片集成。器件的制作利用在SOI梁的交叉点处嵌入的JFET结。本发明的一些实施例的另一个特性是JFET放大器增益以及它在感测NEMS/MEMS机械移动部件的运动特征（例如，位置）时的使用。在各种实施例中，NEMS/MEMS机的移动部件可以（但不限于）采用各种形式，诸如悬臂梁、惯性传感器、谐振器、开关。在本发明的至少一些实施例中，紧凑耦合的NEMS/MEMS和电子装置减小了寄生效应，并提高了性能。因为SOI梁对于许多MEMS器件是普遍的，所以JFET可被用来感测和放大对于增加的信号的运动，并减小了在双芯片的MEMS和NEMS中遇到的寄生电容的影响。
现在将讨论使用JFET技术来制作BJT、MESFET和MOSFET，从BJT开始。通过使用JFET制作技术，双极型结型晶体管（BJT）可以通过改变在集电极、基极和发射极处的掺杂浓度而实现。有两种类型的BJT：npn型和pnp型。必须实行三次注入或固体扩散。在发射极处的第一次扩散，在基极处的第二次扩散，和在集电极处的第三次扩散。发射极和集电极被掺杂以相同的掺杂剂（n或p），但在发射极处的掺杂浓度高于在集电极处的掺杂浓度。为了改进隔离和减小寄生效应，在器件下面的氧化物可以被蚀刻掉，器件将自由挺立。图17A和17B显示了所建议的BJT的示意图800。如图17所示，双极性结型晶体管（BJT）具有发射极、基极和集电极端。发射极比起集电极更高地掺杂。NPN和PNP晶体管可以通过使用本技术进行制作。（B）释放的器件的截面。所有这些器件的导电沟道可以通过蚀刻掉埋层氧化物而被释放。释放导电层提供了隔离和减小了在沟道与基片之间的寄生效应。
金属半导体场效应晶体管（MESFET）的运行类似于JFET，其中通过将反向偏压施加到栅极而将沟道夹断。器件是单极型的，并且多数载流子导通电流通过沟道。MESFET与JFET之间的主要差别在于MESFET的栅极是肖特基（Schottky）接触，而JFET是欧姆接触。肖特基栅极接触被使用来减小在器件工作期间的反向栅极泄漏电流。为了在当前的JFET技术中实施肖特基接触，应当将具有高功函数的金属，诸如铂，沉积在n型栅极上，并将具有低功函数的金属，诸如钼，沉积在p型栅极上。这些金属对于当前的JFET技术是可兼容的。图18显示MESFET的示意图。栅极从顶部（栅极与Si沟道之间的交界面）开始直到底部（位于SiO2的顶表面上的区域）耗尽沟道。这些器件也可以自由地释放。图18显示了金属半导体场效应晶体管（MESFET）850。栅极是肖特基接触，但源极和漏极是欧姆接触。
金属氧化物场效应晶体管（MOSFET）是少数载流子器件，其中栅极电压被施加来耗尽并反型处在栅极介质下面的沟道。为了将MOSFET合并到JFET技术，主要的附加制作步骤是在沟道与栅极金属之间沉积几纳米（<10nm）的介质材料，诸如SiO2。图27显示所提出的MOSFET器件825的示意图。漏极、源极和栅极是欧姆接触，介质层被夹在栅极与沟道之间。图27是金属氧化物场效应晶体管（MOSFET）。绝缘层（SiO2）处在栅极电极与导电沟道之间。
图19和20显示适用于根据本发明的NEMS/MEMS器件的NEMS/MEMS机械875，器件875包括：源极876；第三栅极877；悬臂梁开关构件882（包括凸起物882a）；第一栅极881；漏极879；和第二栅极878。图21和22所示的曲线图显示器件875的性能特性。
图23显示用于制作根据本发明的JFET的堆叠结构，堆叠950包括：第一半导体层952；绝缘层953；第二半导体层954；和金属层955。本发明的一些实施例的一个特征在于JFET的各个部分的掺杂贯穿堆叠结构的整个厚度，直到被分层堆叠在放置JFET的半导体层底部的绝缘层。在本例中，该半导体层是第二半导体层954。更具体地，它阻止导电沟道沿横向方向延伸超过半导体层的主表面。事实上，这种类型的具有堆叠层结构的JFET，其源极、漏极、栅极和导电沟道呈现在相对较薄的、选择地掺杂的半导体层上并且被夹在绝缘层（和/或金属接触线）之间，其本身作为JFET结构是新颖的。
图24、25和26分别显示用于根据本发明的NEMS/MEMS器件的三种可能的系统级别的结构体系900、910、920。在结构体系900中，处理网络901；前端902（包括JFET）；和NEMS/MEMS机械903都提供在单个芯片904上。在结构体系910中，处理网络912和前端913（包括JFET）处在第一芯片915上，而NEMS/MEMS机械914处在第二个芯片911上。在结构体系920中，第一芯片925包括处理网络922，第二芯片921包括前端923和机械924。本发明的各种实施例可以符合这些不同的结构体系900，910，920的任何结构体系。当前，至少对于某些应用，结构体系920是优选的，但这种优先可以被改变。
根据本发明的具有创新性的JFET和/或NEMS/MEMS器件的某些潜在应用是（不限于）：惯性传感器、加速度计、陀螺仪、在基于尖端的制造中的使用（特别是在提供可移动的探头中）；和/或探头移动（用于基于尖端的制造探头和/或其它类型的精确位置探头）。另外，附加的应用是在惯性传感器中，诸如加速度计、陀螺仪和开关。
图28显示根据本发明的制作过程，标号1-9对应于过程中的中间堆叠结构：
通过使用传统的微机械加工工艺蚀刻在SOI的器件层中的横杆。
通过使用等离子体增强的化学气相沉积（PECVD）或原子层沉积（ALD）来沉积保形的SiO2。
旋转涂覆光刻胶（理想地通过使用低转速而保形）。
曝光源极和漏极的区域。
湿法蚀刻覆盖源极和漏极区域的保形的氧化物。
去除光刻胶。
将n型掺杂剂（理想地，磷）扩散到源极和漏极的区域。掺杂剂将仅仅扩散到沟道中。还进行退火以驱动掺杂剂进一步进入。
去除保形的SiO2。
重复步骤2到6，然后将p型掺杂剂扩散到栅极区域。退火和湿法蚀刻保形的SiO2。
可以实行另外的光刻步骤，以便创建用于器件的MoSi2金属化。
图29显示根据本发明的制作过程，标号1-1对应于过程中的中间堆叠结构：参见用于引述图29制作过程的步骤的图29上的文本。
定义
这里提到的任何的和所有的公布文档将被看作为整体地在此引用以供参考。以下的定义被提供来用于权利要求构建的目的：
本发明：是指“本发明的至少某些实施例”，并且术语“本发明”结合这里描述的某些特性的使用不是指所有要求保护的实施例（见定义一节）都包括参考的特性。
实施例：可以是（不一定必须是）在本专利文档现在或将来的专利权利要求的范围内的机械、制造、系统、方法、过程和/或组成；通常，“实施例”是在至少某些原先提交的权利要求的范围内，并且最终处于授权时的至少某些权利要求的范围内（在通过专利申请过程后形成的权利要求之后），但这不一定总是这样的情形；例如，“实施例”可以既不被原先提交的权利要求覆盖，也不被授权时的权利要求覆盖，尽管“实施例”作为“实施例”的描述。
第一、第二、第三等（“序数词”）：除非另外指出，序数词仅仅用作为区分或识别（例如，一个组的不同成员）；序数词的唯一使用不认为是必须暗示次序（例如，时间次序，空间次序）。
电连接：是指直接电连接或指间接电连接，从而存在介于中间的元件；在间接电连接时，介于中间的元件可包括电感和/或变压器；例如，包括机械地易弯曲的电容耦合的导电路径在这里将被认为形成“电连接”，该术语由本定义所定义（这样的路径甚至可以是“非键合的路径”（见定义一节），尽管存在容性耦合）。
机械连接：包括直接机械连接，和通过中间部件作出的间接机械连接；包括刚性机械连接以及允许在机械连接的部件之间相对运动的机械连接；包括，但不限于，焊接连接、焊接、通过紧固器的连接（例如，钉子、螺栓、螺钉、螺母、钩与环紧固器、绳结、铆钉、快速释放连接、闩锁、和/或磁性连接）、压配合连接、摩擦配合连接、通过由重力引起的接合所固定的连接、和/或可滑动的机械连接。
模块/子模块：用来完成某种功能的任何组的硬件、固件和/或软件，不管该模块是否：(i)处在单个局部邻近区域中；(ii)分布在宽广的区域；(ii)处在更大块的软件代码内的单个邻近区域中；(iii)位于单块软件代码内；（iv）位于单个存储装置、存储器或介质中；(v)机械连接；(vi)电连接；和/或(vii)以数据通信连接。
NEMS/MEMS尺度：在纳机械电子系统或微机械电子系统的尺度上。
NEMS/MEMS机械：具有至少一个移动部件的NEMS/MEMS尺度的硬件组。
导体键合（conductor bonding）：包括，但不限于，倒装芯片导体路径型键合；引线键合；连线接合（lead bonding）；可以与通孔相关联的任何导体键合等。
非键合路径：至少基本没有导体键合的任何导电路径。
运动特性：包括，但不一定必须限于，诸如位置、速度、加速度、或旋转特征。
JFET：结型栅极场效应晶体管。
SOI：绝缘体上硅。
差模感测：可以具有两种类型。传感器通常对于包括想要感测的变量的许多事物是敏感的；在第一种差模传感中，使用两个传感器以使得这二者均被暴露于通常环境，但只有一个传感器响应优选的传感器信号；通过相减这两个信号，得到所需变量的测量；第二种差模是，其中两个传感器响应所考虑的变量，但其具有180°的极性差别；在这种情况中，两个信号被相加以提取想要的数值。
除非明确地提供在权利要求语言中，在方法或过程权利要求中的步骤只需要被执行，它们在权利要求中仅是恰巧被阐述，除非到了不可能性或极其可能性问题指示需要使用所引述的步骤次序。对于步骤次序的这种宽范解释被使用而不管替代的时间次序（也就是，与权利要求中引述的次序不同的、所要求保护的步骤的时间次序）。仅仅当：(i)步骤次序在方法权利要求本身的字句中明显地阐述；和/或(ii)基本上不可能以不同的次序执行该方法时，在以上说明书中讨论的和/或基于在权利要求中步骤引述的次序的任何步骤次序应当被认为是方法权利要求所需要的。除非另外在方法权利要求本身中规定的，步骤可以同时或以任何种类的暂时重叠的方式被执行。另外，当任何种类的时间次序明确地提出在方法权利要求中时，时间次序的权利要求语言不应当作为对于所要求保护的步骤是否在时间上紧接地连续的隐含限制，或作为反对介于中间的步骤的隐含限制。
Claims (20)
1.一种器件，包括：
第一绝缘层，其限定：(i)所述器件的主平面；和(ii)在所述主平面上的任何给定点处垂直于所述主平面的横向方向；以及
第一半导体层；
其中：
所述第一半导体层和所述第一绝缘层被单片地集成为堆叠结构；
所述堆叠结构包括第一NEMS/MEMS区域；
所述堆叠结构的所述第一NEMS/MEMS区域被构建、连接、定尺寸、成形和/或放置成第一NEMS/MEMS机械运行，所述第一NMES/MEMS机械包括第一移动部件；
所述半导体层包括第一主表面和第二主表面，其在横向方向上间隔开；
所述第一半导体层包括第一JFET结构；
所述第一JFET结构包括：以下的JFET区域：源极区域、漏极区域、第一栅极区域和导电沟道区域；
所述第一JFET的这些JFET区域整体延伸穿过所述第一半导体层的横向尺度；
x型是第一掺杂类型（p或n型）；
y型是第二掺杂类型（p或n型）；
所述第一JFET结构的导电沟道区域被x型掺杂并且所述第一栅极被y型掺杂到一定程度，以使得在所述器件运行期间：(i)所述第一JFET结构的所述导电沟道将形成耗尽部分和未耗尽部分；以及(ii)所述耗尽部分，间或地并且如由运行条件所确定地，将夹断所述第一JFET结构的所述导电沟道；
所述第一JFET被电连接到所述第一NEMS/MEMS机械；
所述绝缘层是电绝缘的，以使得在所述器件运行期间在所述绝缘层中没有电流流动。
2.根据权利要求1所述的器件，其中：
所述第一半导体层还包括：y型掺杂的第二栅极区域；
所述第一栅极区域被定尺寸、成形和/或放置为相对于所述第二栅极区域；以及
所述导电沟道位于所述第一栅极区域与所述第二栅极区域之间。
3.根据权利要求2所述的器件，其中y型是p型掺杂而x型是n型掺杂。
4.根据权利要求2所述的器件，其中y型是n型掺杂而x型是p型掺杂。
5.根据权利要求1所述的器件，其中y型是p型掺杂而x型是n型掺杂。
6.根据权利要求2所述的器件，还包括放大器，其中第一JFET组成放大器的至少一部分。
7.根据权利要求6所述的器件，其中所述第一移动部件包括悬臂梁构件。
8.根据权利要求7所述的器件，其中浮动电位部分位于所述悬臂梁构件中。
9.根据权利要求7所述的器件，其中浮动电位部分位于第一NEMS/MEMS机械中，但位于所述第一移动部件外面。
10.根据权利要求1所述的器件，其中：
所述堆叠结构还包括第二NEMS/MEMS区域；
所述堆叠结构的第二NEMS区域被构建、连接、定尺寸、成形和/或放置成第二NEMS/MEMS机械运行，其中所述第二NEMS/MEMS机械包括第一移动部件；
所述第一半导体层包括第二JFET结构，其每个区域延伸穿过所述第一半导体层的整个横截面方向，从与所述绝缘层相邻的所述第一半导体层的所述主表面到所述第一半导体层的对面的主表面；
所述第二JFET结构包括：源极区域、漏极区域、第一栅极区域和导电沟道区域；
所述第二JFET结构的所述导电沟道区域被n型掺杂，并且所述第一栅极被p型掺杂到一定程度，以使得在所述器件运行期间：(i)所述第二JFET结构的所述导电沟道将形成耗尽部分和未耗尽部分，以及(ii)耗尽部分，间或地并且如由运行条件所确定地，将夹断所述第二JFET结构的所述导电沟道；
所述第二JFET被电连接到所述第二NEMS/MEMS机械。
11.根据权利要求1所述的器件，其中：
所述第一绝缘层由二氧化硅制成；以及
所述第一半导体层由硅制成。
12.根据权利要求11所述的器件，还包括第二半导体层，其中所述第一半导体层、所述第二半导体层、和所述绝缘层被单片集成为所述堆叠结构，以使得所述绝缘层被放置在所述第一半导体层与所述第二半导体层之间。
13.根据权利要求7所述的器件，还包括第一金属层，其中：
所述第一半导体层被放置在所述第一金属层与所述第一绝缘层之间。
14.根据权利要求7所述的器件，其中：
所述第一金属层包括可移动的部分；
所述第一金属层的可移动的部分以叠层堆叠关系地附着到所述第一NEMS/MEMS机械的所述第一移动部件。
15.根据权利要求14所述的器件，其中所述第一金属层至少部分由金属硅化物组成。
16.根据权利要求14所述的器件，其中所述第一金属层至少部分由MoSi2组成。
17.一种制作JFET结构的方法，所述JFET结构包括第一绝缘层和第一半导体层，所述方法包括以下步骤：
将所述第一半导体层和所述第一绝缘层单片地形成在堆叠结构中，以使得所述第一半导体层包括所述JFET结构，从而使得所述JFET结构与所述堆叠结构的其它层互相电隔离；
x型掺杂所述第一半导体层，穿过它的整个横向方向，以在所述第一半导体层中形成源极区域；
x型掺杂所述第一半导体层，穿过它的整个横向方向，以在所述第一半导体层中形成漏极区域；
x型轻掺杂所述第一半导体层，穿过它的整个横向方向，以在所述第一半导体层中形成导电沟道；以及
y型掺杂所述第一半导体层，穿过它的整个横向方向，以在所述第一半导体层中形成第一栅极区域；
其中：
x型是第一掺杂类型（p或n型）；
y型是第二掺杂类型（p或n型）；
所述掺杂步骤创建位于所述第一半导体层内的所述JFET结构；
所述JFET结构被构建、定位和/或连接，以使得在所述器件运行期间：(i)第一JFET结构的导电沟道将形成耗尽部分和未耗尽部分，以及(ii)所述耗尽部分，间或地并且如由运行条件所确定地，将延伸以夹断所述导电沟道。
18.根据权利要求17所述的方法，还包括以下步骤：
y型掺杂所述第一半导体层，穿过它的整个横向方向，在所述第一半导体层中形成第二栅极区域，以使得(i)所述第二栅极区域相对于所述第一栅极部分，以及(ii)所述导电沟道位于所述第一栅极部分与所述第二栅极部分之间。
19.根据权利要求17所述的方法，其中x型是n型以及y型是p型。
20.根据权利要求17所述的方法，其中所述掺杂步骤通过固态扩散来执行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41846710P | 2010-12-01 | 2010-12-01 | |
| US61/418,467 | 2010-12-01 | ||
| PCT/US2011/062871 WO2012075272A2 (en) | 2010-12-01 | 2011-12-01 | Structures and methods for electrically and mechanically linked monolithically integrated transistor and mems/nems devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103430308A true CN103430308A (zh) | 2013-12-04 |
| CN103430308B CN103430308B (zh) | 2017-02-15 |
Family
ID=46172567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180066363.XA Active CN103430308B (zh) | 2010-12-01 | 2011-12-01 | 用于电且机械连接的单片集成晶体管和mems/nems器件的结构和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9159710B2 (zh) |
| CN (1) | CN103430308B (zh) |
| WO (1) | WO2012075272A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524457A (zh) * | 2017-09-20 | 2019-03-26 | 联华电子股份有限公司 | 半导体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014059080A1 (en) * | 2012-10-12 | 2014-04-17 | Texas State University-San Marcos | A vertically movable gate field effect transistor (vmgfet) on a silicon-on-insulator (soi) wafer and method of forming a vmgfet |
| WO2016164529A2 (en) * | 2015-04-09 | 2016-10-13 | Rensselaer Polytechnic Institute | Enhanced control of shuttle mass motion in mems devices |
| US20190234820A1 (en) * | 2018-01-29 | 2019-08-01 | Nxp Usa, Inc. | Piezoresistive transducer with jfet-based bridge circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326257A (ja) * | 1993-05-14 | 1994-11-25 | Sharp Corp | 半導体素子及びそれを用いた集積回路装置 |
| CN1693181A (zh) * | 2004-03-11 | 2005-11-09 | 帕洛阿尔托研究中心公司 | 使用高压薄膜晶体管的微机电系统器件的集成驱动器 |
| KR100574957B1 (ko) * | 2003-11-21 | 2006-04-28 | 삼성전자주식회사 | 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법 |
| KR100712078B1 (ko) * | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | ４방향 게이트에 의해 조절되는 수평형 접합전계효과트랜지스터 |
| US20100149625A1 (en) * | 2008-12-16 | 2010-06-17 | Joshua Lu | Method of Fabricating an Integrated Device |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW287307B (zh) * | 1992-04-14 | 1996-10-01 | Philips Electronics Nv | |
| US5880921A (en) | 1997-04-28 | 1999-03-09 | Rockwell Science Center, Llc | Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology |
| DE60323344D1 (de) | 2002-03-08 | 2008-10-16 | Cornell Res Foundation Inc | Mikroelektromechanische siliziumcarbidbauteile mit elektronischen schaltungen |
| GB0206509D0 (en) * | 2002-03-20 | 2002-05-01 | Qinetiq Ltd | Micro-Electromechanical systems |
| US6531331B1 (en) | 2002-07-16 | 2003-03-11 | Sandia Corporation | Monolithic integration of a MOSFET with a MEMS device |
| US6797534B1 (en) | 2003-04-18 | 2004-09-28 | Macronix International Co., Ltd. | Method of integrating the fabrication process for integrated circuits and MEM devices |
| US7759924B2 (en) | 2003-11-25 | 2010-07-20 | Northwestern University | Cascaded MOSFET embedded multi-input microcantilever |
| US20070194225A1 (en) * | 2005-10-07 | 2007-08-23 | Zorn Miguel D | Coherent electron junction scanning probe interference microscope, nanomanipulator and spectrometer with assembler and DNA sequencing applications |
| WO2008017978A2 (en) | 2006-08-09 | 2008-02-14 | Philips Intellectual Property & Standards Gmbh | Self-locking micro electro mechanical device |
| US7868403B1 (en) | 2007-03-01 | 2011-01-11 | Rf Micro Devices, Inc. | Integrated MEMS resonator device |
| FR2924421B1 (fr) | 2007-12-04 | 2010-02-19 | Commissariat Energie Atomique | Dispositif a circuit integre et n/mems encapsule et procede de realisation. |
| US7989889B1 (en) | 2008-06-17 | 2011-08-02 | Rf Micro Devices, Inc. | Integrated lateral high-voltage metal oxide semiconductor field effect transistor |
| US8704315B2 (en) | 2008-06-26 | 2014-04-22 | Cornell University | CMOS integrated micromechanical resonators and methods for fabricating the same |
| US8525389B2 (en) | 2008-09-02 | 2013-09-03 | United Microelectronics Corp. | MEMS device with protection rings |
| TW201110545A (en) | 2008-11-18 | 2011-03-16 | Ecole Polytech | Active multi gate micro-electro-mechanical device with built-in transistor |
| FR2943787B1 (fr) * | 2009-03-26 | 2012-10-12 | Commissariat Energie Atomique | Micro-dispositif de detection in situ de particules d'interet dans un milieu fluide, et procede de mise en oeuvre |
| FR2943654B1 (fr) * | 2009-03-30 | 2011-08-26 | Commissariat Energie Atomique | Realisation d'un dispositif micro-electronique comportant un composant nems en silicium monocristallin et un transistor dont la grille est realisee dans la meme couche que la structure mobile de ce composant. |
| US8012785B2 (en) | 2009-04-24 | 2011-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated CMOS-MEMS device |
| US8897470B2 (en) | 2009-07-31 | 2014-11-25 | Macronix International Co., Ltd. | Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit |
| US8642986B2 (en) | 2009-09-23 | 2014-02-04 | United Microelectronics Corp. | Integrated circuit having microelectromechanical system device and method of fabricating the same |
| US8426251B2 (en) * | 2010-01-07 | 2013-04-23 | Infineon Technologies Ag | Semiconductor device |
| US8320091B2 (en) * | 2010-03-25 | 2012-11-27 | Analog Devices, Inc. | Apparatus and method for electronic circuit protection |
| US8440523B1 (en) * | 2011-12-07 | 2013-05-14 | International Business Machines Corporation | Micromechanical device and methods to fabricate same using hard mask resistant to structure release etch |
-
2011
- 2011-12-01 WO PCT/US2011/062871 patent/WO2012075272A2/en active Application Filing
- 2011-12-01 CN CN201180066363.XA patent/CN103430308B/zh active Active
- 2011-12-01 US US13/990,830 patent/US9159710B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326257A (ja) * | 1993-05-14 | 1994-11-25 | Sharp Corp | 半導体素子及びそれを用いた集積回路装置 |
| KR100574957B1 (ko) * | 2003-11-21 | 2006-04-28 | 삼성전자주식회사 | 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법 |
| CN1693181A (zh) * | 2004-03-11 | 2005-11-09 | 帕洛阿尔托研究中心公司 | 使用高压薄膜晶体管的微机电系统器件的集成驱动器 |
| KR100712078B1 (ko) * | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | ４방향 게이트에 의해 조절되는 수평형 접합전계효과트랜지스터 |
| US20100149625A1 (en) * | 2008-12-16 | 2010-06-17 | Joshua Lu | Method of Fabricating an Integrated Device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524457A (zh) * | 2017-09-20 | 2019-03-26 | 联华电子股份有限公司 | 半导体装置 |
| CN109524457B (zh) * | 2017-09-20 | 2021-11-02 | 联华电子股份有限公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9159710B2 (en) | 2015-10-13 |
| WO2012075272A2 (en) | 2012-06-07 |
| WO2012075272A3 (en) | 2012-08-16 |
| US20130328109A1 (en) | 2013-12-12 |
| CN103430308B (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504356A (en) | Semiconductor accelerometer | |
| CN101258592B (zh) | 平面背栅极cmos中的高性能电容器 | |
| US7741670B2 (en) | Semiconductor decoupling capacitor | |
| EP1148557A2 (en) | Stacked capacitor and method of fabricating the stacked capacitor | |
| CN108987462A (zh) | 具有深沟槽耗尽和隔离结构的开关 | |
| CN103430308B (zh) | 用于电且机械连接的单片集成晶体管和mems/nems器件的结构和方法 | |
| KR101928371B1 (ko) | 나노공진기 및 그의 제조 방법 | |
| US7205173B2 (en) | Method of fabricating micro-electromechanical systems | |
| US6849912B2 (en) | Vertical transistor comprising a mobile gate and a method for the production thereof | |
| US8580597B2 (en) | Making of a microelectronic device including a monocrystalline silicon NEMS component and a transistor the gate of which is made in the same layer as the mobile structure of this component | |
| US20090194827A1 (en) | Semiconductor Device Having Element Portion and Method of Producing the Same | |
| US9059306B2 (en) | Semiconductor device having DMOS integration | |
| WO2014098566A1 (en) | An ion sensitive field effect transistor | |
| US7396736B2 (en) | Magnetic sensor of very high sensitivity | |
| CN101567394A (zh) | 一种垂直环绕栅结型场效应晶体管、制作方法及应用 | |
| US7763520B2 (en) | Capacitor device with a layer structure disposed in a meander-shaped manner | |
| WO2022169952A1 (en) | Mechanically-sensitive semiconducting triode capacitor | |
| JP3633555B2 (ja) | 半導体力学量センサ | |
| JP3331648B2 (ja) | 半導体加速度センサ | |
| WO2007004258A1 (ja) | 半導体装置、およびその製造方法 | |
| CN108168580B (zh) | 一种用于硅基mems电容式传感器的防静电结构 | |
| CN102842583B (zh) | 流电隔离器件和方法 | |
| US9764941B2 (en) | Micromechanical sensor device with movable gate and corresponding production method | |
| JP2777559B2 (ja) | 融接された変形可能部を備えた半導体素子センサ | |
| Amponsah et al. | Monolithically integrated junction FETS and NEMS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |