CN103427865A - 电压域间通信的接口 - Google Patents

电压域间通信的接口 Download PDF

Info

Publication number
CN103427865A
CN103427865A CN2013101819345A CN201310181934A CN103427865A CN 103427865 A CN103427865 A CN 103427865A CN 2013101819345 A CN2013101819345 A CN 2013101819345A CN 201310181934 A CN201310181934 A CN 201310181934A CN 103427865 A CN103427865 A CN 103427865A
Authority
CN
China
Prior art keywords
voltage
capacitor board
substrate
capacitor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101819345A
Other languages
English (en)
Other versions
CN103427865B (zh
Inventor
皮特·斯蒂内肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103427865A publication Critical patent/CN103427865A/zh
Application granted granted Critical
Publication of CN103427865B publication Critical patent/CN103427865B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在一个或多个实施例中，提供了使用容性耦合在操作于不同电压域的电路之间进行隔离和信号通信的电路。容性耦合由一个或多个电容结构提供，电容结构具有由多种部件及它们的间隔定义的击穿电压。电容结构各自均包括三个电容板，布置为两个板位于上层和一个板位于下层。可以通过下板分别与每个上板之间产生的容性耦合来传输通信信号。

Description

电压域间通信的接口
技术领域
本公开的方面涉及有关容性隔离(capacitive isolation)的设备、装置以及方法。
本公开的方面涉及在不同电压域中操作的电路之间的数据传输。例如，在电路之间的信号路径上使用容性耦合可以实现电路的电隔离(galvanic isolation)。这种隔离的结果是，按照共同的接地电压，电路在彼此非基准(unreferenced)的分离的电压域中操作。这样，相应电压域之间可能产生大的电压差。电隔离已被用于各种不同的应用。例如，在位于相同封装或不同封装中的多个集成电路芯片之间提供电隔离。使用电隔离技术，可以在集成电路之间传递信号。
背景技术
一种电隔离方法在两个电路之间的信号路径上使用电容器，作为在传输高频信号的同时阻挡直流电压和衰减低频信号的手段。对于某些应用，由于隔离的电压域之间可能产生大的电压差，因此需要具有高击穿电压的电容器。然而，物理距离制约可能使得难以实现所需击穿电压的电容器。例如，在使用常规工艺(例如，CMOS，互补金属氧化物半导体)的集成电路(IC)中，在其他电路旁侧实现平行板电容器。两个电容板实现在集成电路的不同金属化层中，并由介电层分隔。平行板电容器的击穿电压取决于介电层的厚度。对于较高电压应用，增加介电层的厚度来提供较高击穿电压。然而，在某些CMOS工艺中，可以实现的介电层的最大厚度被限制在约5-10微米。对于一些应用，这个厚度不足以保证足够的击穿电压。
发明内容
本公开的方面涉及彼此隔离的电路之间的数据传输。例如，通过在电路之间的信号路径上使用容性耦合来电隔离电路。这种隔离的结果是，按照共同的接地电压，电路在彼此不为基准的分离的电压域中操作。这样，相应电压域之间可能产生大的电压差。在某些实例中，相比于每个分离的电压域中的电压，该电压差可能相对较大。
在一个或多个实施例中，提供电路来用于隔离以及使用容性耦合的在不同电压域中操作的电路之间的信号通信。实施例利用电容结构，可用于提供高的击穿电压。电容结构包括三个电容板，布置为两个板位于上层和一个板位于下层。在操作中，电容结构用作串联耦合的两个电容器(即，输入板和中间板形成电容器，并且该板和输出板形成另一电容器)。这种配置可以十分有用地提供结构的总的高击穿电压。
本公开的实施例涉及在第一电压域中具有第一电容结构的隔离电路。第一电容结构包括第一导电基板，第一导电基板电连接到第一电压域的基准电压，如接地。例如，基板可以具有有源CMOS部件(例如，晶体管)，这要求导电基板被连接到地。输入和中间电容板作为第一电容器。中间和输出电容板作为第二电容器，第二电容器布置为与第一电容器串联。第一介电层通过中间电容器板分别与输入和输出电容器板之间的物理分隔来定义/提供第一击穿电压。中间电容器板可以位于输入和输出电容器板中每一个以下(例如，在较低的叠层中)。第二介电层配置和布置为提供与第一击穿电压基本相同的击穿电压。这是通过相应地设定导电基板与第一中间电容器板之间的物理分隔的距离实现的。虽然两个介电层可以是同一介电堆叠的一部分，但由于需要板和/或导电基板之间的堆叠关系，可以将两个介电层称为不同层。然后可以针对第二电压域的第二电容结构，重复上述板的布置，然后将第二电容结构布置为与第一电容结构串联。
在一些实施例中，电容结构可以在具有多个部分连接到一个或多个基准电压(例如，接地电压)的基板上实现。每个电容结构包括将输入和输出电容板与中间电容板分隔的第一介电层。每个电容结构还包括将中间电容板与基板分隔的第二介电层。第一和第二介电层具有厚度，使得电容板之间的第一击穿电压近似等于下电容板与连系至基准电压的基板之间的第二击穿电压。在一些实施例中，电容结构可实现在绝缘体上硅(SOI)基板上，其中硅层通过绝缘氧化物层与硅支撑晶片分离。电容结构布置为使得第二介电层和埋入氧化物两者提供下层中间电容板与基板之间的隔离。这样使用SOI基板的氧化物埋层，允许了第一介电层的厚度比标准的硅晶片基板的厚度有所增加。结果，电容板之间的击穿电压增大。
在一个或多个实施例中，提供了在第一和第二电压域之间通信的方法。通信信号从位于第一基板上的第一电压域中的发射机电路发送。通过经由隔离电路传送所发送的通信信号，在第一电压域和第二电压域之间为通信信号提供容性隔离。隔离电路包括位于第一基板上的第一电容结构，用于将通信信号从第一电压域提供到非基准电压域。隔离电路包括位于第二基板上的第二电容结构，用于将通信信号从非基准电压域提供到第二电压域。位于第二基板上的接收机电路被配置为在第二电压域的输入处从第二电容结构接收通信信号。
根据某些实施例，一种装置包括第一电压域中的发射机电路，配置和布置为发送通信信号。位于第二电压域中的接收机电路，具有输入，被配置和布置为在第二电压域中接收通信信号。隔离电路被配置和设置为提供第一和第二电压域之间通信信号的容性隔离。该隔离电路包括第一和第二电容结构。第一电容结构位于第一电压域中在第一基板上。第一电容结构包括第一/输入电容板，配置和布置为在第一电压域中从发射机电路接收通信信号。第二/中间电容板配置和布置为在隔离电路的第一浮动节点处从第一电容板接收通信信号。第三/输出电容板配置和布置为在隔离电路的第二浮动节点处从第二电容板接收通信信号。第一介电层配置和布置为通过在第二电容板分别与第一和第三电容板之间提供电气和物理分隔来提供第一电容结构的第一击穿电压，物理分隔具有第一距离。第二介电层在第一基板和第二电容板之间提供电气和物理分隔以提供与第一击穿电压基本相同的击穿电压。
第二电容结构位于第二电压域中在第二基板上。该第二电容结构包括第四(输入)电容板，配置和布置为在隔离电路的第三浮动节点处从第三电容板接收通信信号。第五(中间)电容板配置和布置为在隔离电路的第四浮动节点处从第四电容板接收通信信号。第六(输出)电容板配置和布置为从第五电容板接收通信信号并向接收机的输入提供通信信号。第三介电层通过提供第五电容板分别与第四和第六电容板之间的电气和物理分隔，来限定第二电容结构的第二击穿电压，该物理分隔具有第二距离。第四介电层提供第二基板与第五电容板之间的电气和物理分隔以提供与第二击穿电压基本相同的击穿电压。
多种实施例涉及方法，包括从位于第一电压域中在第一基板上的发射机电路发送通信信号。通过使用位于第一基板上的第一电容结构将通信信号从第一电压域容性耦合到非基准域，来经由隔离电路传送所发送的通信信号，以在第一电压域和第二电压域之间为通信信号提供容性隔离。隔离电路可以包括在先前实施例中描述的第一和第二隔离结构。然后，在第二电压域中的接收机电路的输入处从第二电容结构接收通信信号。
以上综述不是为了描述本公开的每个实施例或实现方式。以下附图、具体描述和权利要求更具体地示例了多种实施例。
附图说明
考虑以下结合附图的本公开多种实施例的详细描述，将更全面理解本公开的各方面，附图中：
图1示出了根据本公开一个或多个实施例在两个隔离的电压域之间进行通信的系统的框图；
图2示出了根据本公开一个或多个实施例的高击穿电压电容结构的俯视图；
图3示出了根据本公开一个或多个实施例的图2所示电容结构的横截面图；
图4示出了根据本公开一个或多个实施例的图2所示电容结构的横截面图；
图5示出了根据本公开一个或多个实施例的在部分浮动的基板上形成的电容结构的俯视图；
图6示出了根据本公开一个或多个实施例的图5所示电容结构的横截面图；
图7示出了根据本公开一个或多个实施例的几个串联的电容结构的横截面图；
图8示出了根据本公开一个或多个实施例的制造电容结构的方法；以及
图9示出了根据本公开一个或多个实施例的在第一和第二电压域之间通信的方法。
具体实施方式
本公开可以具有多种修改和替代形式，其细节已通过举例和图示的方式被演示并且将详细描述。然而，应该理解，这不是把本公开限制在具体实施例描述。相反，其目的是覆盖所有落入包括权利要求定义的各方面在内的本公开范围内的所有的修改、等同和替换。
本公开的方面涉及彼此隔离的电路之间的数据传输。例如，在电路之间的信号路径上使用容性耦合来电隔离电路。具体实施例使用平行板电容器结构提供容性耦合。
在一个或多个实施例中，隔离电路用来为在不同电压域操作的电路之间的通信提供容性耦合。在本公开的一些具体实施例中，容性隔离电路包括三个电容板，布置为两个(例如，输入和输出)板位于上层，另一(例如，中间)板位于下层。电容板的配置在下层板与每一个上层板之间分别产生电容场。
在操作中，隔离电路用作串联在一起的两个电容器。因此，在两个上板间测量的击穿电压相比具有相同介电层厚度约束的两板电容器而言有效地增加了一倍。然而，即使在电容器串联在同一基板上的情况下，由于其中电容板之一和基板之间的击穿，可能使击穿电压降低。在基板可能连接到接地电压的情况下，该击穿对于CMOS应用尤其成问题。在一些实施例中，介电层的厚度使得中间(下)电容板和每个输入/输出(上)电容板之间的击穿电压标称上等于电容结构的总击穿电压的一半(即标称上等于底电极和接地的基板之间的垂直击穿电压)。同样，为了防止输入和输出电容板(位于上层)之间的横向击穿，这两个板分隔开横向距离，使得在输入和输出板之间的横向击穿电压标称上等于电容结构的总击穿电压(即，横向击穿标称上等于在每个上板或上板之一和下板之间的击穿电压的两倍)。
在一些具体实施例中，电容结构用来提供在不同电压域操作的发射机和接收机电路之间的电隔离。第一电容结构位于发射机电路的第一电压域，第二电容结构位于接收机电路的第二电压域。如上所述，每个电容结构包括三个电容板，布置为提供高击穿电压。
在第一电容结构中，第一/输入电容板配置为在第一电压域从发射机接收通信信号。第二/中间电容板配置作为电容结构的中间节点并且工作在第一浮动电压。第三/输出电容板配置成向第二电压域中的第二电容结构提供通信信号，并操作为两个电压域之间的第二浮动节点。因此，输入和输出电容器板共享中间电容器板并且提供两个串联电容器的功能。第一介电层分隔位于第一水平层的中间电容板与位于第二水平层的每个输入和输出电容板。第二介电层分隔中间电容板与基板。
在第二电容结构中，第四电容板(例如，第二输入电容板)配置为从第一电容结构接收通信信号。第二输入电容板操作为第一和第二电压域之间的第三浮动节点。第五电容板(例如，第二中间电容器板)配置作为第二电容结构中的浮动节点。第六电容板(例如，第二输出电容板)配置成在第二电压域中提供通信信号到接收机电路的输入。第二输入和输出电容器板共享第二中间电容器板，并提供两个串联电容器的功能。第三介电层分隔位于第三水平层的第二中间电容板与位于第四水平层的每个第二输入和输出电容板。第四介电层分隔第二中间电容板与基板。
图1示出了用于在不同电压域中操作的发射机和接收机电路之间的电隔离的系统。发射机电路102工作在第一电压域，接收机电路110工作在第二电压域。隔离电路104提供了发射机102和接收机110之间的通信信号路径，同时提供两个电路之间的电隔离。隔离电路104包括两个电容结构106和108。
隔离电路104配置为从发射机102接收数据信号。接收的数据信号可以第一电压域为基准(例如，以接地为基准)。数据信号最终在接收机电路110处被接收；然而，接收机电路110工作在第二电压域，(例如，以第二接地为基准)。隔离电路的中间节点，例如，电路106和108之间的节点，可以是浮动的电压，不以任何电压域的接地电压为基准。
根据本公开实施例，隔离电路104的电容结构可以在系统的相同或不同的基板上实现。例如，第一电容结构融合106可以在第一集成电路的上与发射机102集成，第二电容结构108可以在第二集成电路与接收机集成。
第一电容结构106和第二电容结构108分别包括一组相应的三个电容板(例如，107和109)，布置为作为两个串联的电容器操作。例如，每个电容结构可以包括一组三个电容板：第一/输入板，第二/中间板和第三/输出板。输入和输出板各自可以与中间板一起作为相应的电容器操作，中间板作为相应电容器的另一板。在第一电容结构106中，第一组电容板107中的一个电容板连接到第一电压域中的发射机102，该组107中的第二和第三电容板操作为非基准电压域中的浮动节点。第二电容结构108也包括一组三个电容板(例如，第四，第五，和第六电容板)109，布置为作为两个串联电容器操作。第四和第五电容板(例如，第二输入和中间电容板)操作为非基准电压域中的浮动节点。串联连接的电容器布置109的第六电容板(例如，第二输出电容板)连接到第二电压域中的接收机110。第三和第四电容板是由提供电流路径的导体连接，导体例如是第一和第二电容结构之间的接合线。
图2和3示出了根据本公开一个或多个实施例在导电基板上形成的电容结构。图2示出了根据一个或多个实施例的电容结构俯视图。在一些实施例中，例如，电容结构200可用于实现图1中的电容结构106和108.
图3示出了根据一个或多个实施例的的图2所示电容结构的横截面A。电容结构包括三个电容板，布置为作为两个串联耦合的电容器操作。电容结构包括位于上层的电容板212和216(即，输入和输出电容板)和位于下层的在电容板212和216下方的电容板214(即，中间电容板)。电容板212和214形成第一电容器，通过板214与电容板214和216构成的第二电容器串联。第一介电材料层218分离电容板214与每个电容板212和216。介电层218的厚度d1确定了电容器的垂直击穿电压。该串联耦合布置使总击穿电压(即，220和222之间的VMax)是具有相同介电材料厚度d1的两板电容器典型地提供的击穿电压的两倍。
本公开的实施例涉及隔离电路，具有在第一电压域中的第一电容结构200。第一电容结构可以包括第一导电基板210，电连接到第一电压域的基准电压，如接地。例如，基板210也可以具有有源CMOS部件(例如，晶体管)，该部件要求导电基板连接到地。具有厚度d1的第一介电层通过中间电容板214分别与输入212和输出216电容板之间的物理分隔来定义/提供击穿电压。具有厚度d2的第二介电层，配置和布置为提供与第一击穿电压基本相同的击穿电压。这些击穿电压可以通过设置导电基板210和第一中间电容器板216之间的物理分隔的距离来实现。比如，如果第一和第二介电层具有相同的击穿场Ebd＝E1bd＝E2bd，例如这是由于它们具有相同材料组成，则这可以通过选择厚度d1等于d2来实现。然而，如果第一介电层具有击穿场E1bd，第二介电层具有不同的击穿场E2bd，则这可以通过设置层厚度使得d1*E1bd＝d2*E2bd来实现。虽然两个介电层可以是相同的介电材料的一部分，但由于它们各自与相应的板和/或导电基板之间的相应关系，所以被称为不同的层。上述板的布置可以在第二电压区域的第二电容结构中重复。
根据本公开实施例，电容器板212具有面积A1，电容板216具有面积A2。下电容板214上的电压(VB)是VB＝(VMax/2)。有两种情况可能会发生击穿。第一，当VMax-VB＝VMax/2＞d1*Ebd时，击穿发生在板212与214之间和/或214与216之间。第二，当VB＝VMax/2＞d2*Ebd时，击穿发生在板214和基板210之间。介电层厚度d1和d2被选择以最大化VMax但不超过上述击穿界限。
在某些基于CMOS的制造工艺中，整个介电堆叠具有恒定的厚度(D)，其中D＝d1+d2。对于电容板214而言，距离d1和d2可以通过在CMOS后端中选择不同的层而改变(CMOS后端通常有5或6个在不同高度的金属层)。在D＝d1+d2这一约束下，基板210和电容板214之间的距离(d2)由d2＝D-d1给出。其中，d2是基板210和电容板214之间的距离，d1是电容板214板与电容器板212和216之间的距离。
当两个层具有相同的击穿场Ebd时，串联电容器布置200的总击穿电压(Vmax)由下式给出：
当d1≥d2时，Vmax＝D*Ebd
当d1＜d2时，Vmax＝2*d1*Ebd＜D*Ebd
相应地，当d1≥d2时，相比于d1＜d2，有更大的总击穿电压。然而，更大的介电层厚度d1会导致电容减小。因此，在一些具体实施例中，第一和第二介电层的厚度基本相等(d1＝d2)。对于d1≥d2：
Vmax＝D*Ebd
其中，D＝d1+d2是总介电厚度，Ebd是击穿场，d1是电容板214与电容器板212和216之间的距离，V1bd＝d1*Ebd是具有介电厚度d1的传统两板电容器的击穿电压。
已经认识到，仅尽可能增加d1对于许多应用是不可接受的。而是，要求最小介电厚度d2，以便防止下电容板与基板210的短路。因此，d1的值可以通过d1max＝D-d2min来限定，并传统两板电容器的对应击穿电压是V1bd＝d1max*Ebd。当与对应的两板电容结构相比时，这种电容结构可以展现以因子D/d1max增大了的击穿电压。
在一些实施例中，电容结构形成在绝缘体上硅(SOI)基板上。图4示出了根据一个或多个实施例形成在SOI基板上的图2所示电容结构的横截面A。图4示出的横截面在许多方面类似于图3所示的横截面。为便于说明，使用图3的附图标记来描述相似方面。SOI基板430，括支撑晶片436、硅层432和氧化物埋层434，氧化物埋层434提供支撑晶片与硅层之间的隔离。例如，氧化物埋层的厚度d_box＝1微米，可用于隔离1.5微米厚的硅层432与支撑晶片436。在这样的实施例中，采用氧化物埋层434提供板214与连系至接地电压的支撑晶片436之间的附加隔离，击穿电压可以进一步提高。氧化物埋层增加了板214下的有效介电厚度。结果，d2可以减小，d1可以增大，进一步增大电容结构的击穿电压。如果埋入氧化物具有与218中的其它层相同的击穿场Ebd，相对于图3中的设计，击穿电压可以因子(D+d_box)/D提高。
在一些SOI实现中，SOI工艺可以从具有不同介电常数的多个不同的介电层形成电介质218，因此形成不同的击穿场。底电极可以制造在SOI的硅中或在硅上方的导电层中。在这种情况下，厚度d2是下电容板214下面的所有电介质的厚度总和，d1是下电容板214和上电容板212与216之间的所有介电层的厚度总和。在这样的实现中，不同的介电层具有不同的Ebd(假设各层具有相同的介电常数)，击穿首先发生具有最小击穿场的介质层。最大击穿电压可由d1和d2的近似比率获得，该近似比率满足关系
d1*E1bd＝d2*E2bd，
其中，E1bd是具有最弱击穿场的板214上方的介电层的击穿场，E2bd是具有最弱击穿场的板214上方的介电层的击穿场。
在一些应用中，SOI基板的硅层(例如，432)可以连接到基准电压(例如，接地电压)。为了绝缘氧化物埋层434能在电容板214和接地电压之间提供附加隔离，电容板214下方的部分硅层432可与接地电压绝缘。
图5和6显示了电容结构，具有氧化物环502，设置为将SOI基板的部分硅层与接地电压绝缘。图5显示了根据一个或多个实施例的电容结构的俯视图。在一些实施例中，例如，电容结构500可以用于实现图1中的电容结构106和108。图6示出了根据一个或多个实施例的图5所示的电容结构的横截面B。图5和6所示的电容结构在很多方面类似于图2和4所示的电容结构。为了便于解释，使用图2和4的附图标记来描述相似的方面。
由于采用氧化物环502，硅层的绝缘部分的电压相对于接地电压是浮动的。在一些实施例中，氧化物环502可以使用介质槽隔离(MTI)来实现。为了充分利用氧化物层434的隔离，氧化物环502的击穿强度应大于或等于氧化物层434。在一些实施例中，氧化物环502可使用多个同心氧化物环来实现。
一些应用可能需要击穿电压高于由上述电容结构实现的击穿电压。认识到多电容结构可以在一个或多个基板上实现并且串联在一起以增加总击穿电压。在这样的布置中，串联耦合电容结构的端点接触之间的击穿电压与如此连接的电容结构的各个击穿电压的总和(V_TotalMax)相等。
图7示出了根据一个或多个实施例位于分离的基板上的三个串联的电容结构。在这个例子中，三个电容结构在结构和操作上与图3所示的电容结构200的横截面类似。基板710，720和740对应于基板210，电介质718，728和748对应于电介质218。电容板712，722和742中的每个电容板对应于图3所示电容板212。同样，电容板714，724和744中的每个电容板对应于电容板214，电容板716，726和746中的每个板对应于电容板216。
三个电容结构串联连接到一起以提供串联耦合电容。例如，盘716和722之间的连接可以用接合线来形成。这可以特别有用地相对于单个电容结构(例如，V1max)在节点760和762之间提供大的击穿电压V_Totalmax。通过将多个电容结构串联，有效击穿电压V_Totalmax是串联耦合的电容结构中各个单独电容击穿电压的总和(即，V_Totalmax＝V1max+V2max+V3max)。
在一些实施例中，基板710，720和740可以连系到基准电压，如接地，如图7所示。例如，多种类型的数字电路需要或者得益于接地基板。在其它实施例中，基板710，720或740中的一个或多个可以在浮动的电压电位上。对于这些浮动的基板，中间电容板与基板之间的击穿电压可以不用考虑(例如，由于中间板和基板之间出现的相应的电压差分)。对于这样的应用，总击穿电压可以通过相对于介电厚度d2来增加介电厚度d1而增加。
图8示出了根据一个或多个实施例的电容结构的制造方法。在方框802提供SOI基板。可选地，在一些实施例中，在方框804可以通过在SOI基板的顶部硅层(例如，230)中形成氧化物环(例如，502)来形成隔离环。例如，氧化物环可以使用介质槽隔离(MTI)形成。如参考图5和6所述，隔离槽的添加可用于将相对于接地电压浮动的部分硅层绝缘。
在方框806，在SOI基板上形成下介电层(例如，该介电层具有厚度d2)。在方框808，在介电层上形成中间电容板。在方框810，在中间电容板上形成上介电层(例如，介电层具有厚度d1)。在方框812，在上介电层上形成输入和输出电容板(例如，212和216)。
下介电层将SOI基板与中间电容板以距离(即d2)分隔，该距离影响电容板和SOI基板之间的击穿电压。类似地，上介电层将每个输入和输出电容板(例如，212和216)与中间电容板(例如，214)以距离(例如，d1)分隔，该距离影响中间电容板和输入或输出电容板之间的击穿电压。如参考图2和3所述的，电容结构的总击穿电压是由通过第一和第二介电层的两个击穿电压中的较小者确定的。一个或多个实施例通过配置介电层各自的厚度d1和d2来调整总击穿电压，使得第一和第二击穿电压(基本)相等。
在某些实施例中，相对于所需应用，击穿电压基本相等。例如，击穿电压可以根据制造工艺而变化。在这种情况下，精确的击穿电压在不同设备之间可能发生变化。但是，尽管存在这些制造变化，但是击穿电压仍然是基本相等的。在另一情况下，击穿电压的较小差异是可能的，使得装置或结构的总击穿电压相对于具有相同击穿电压而言在可接受的裕度内(例如，5％)。
图9说明了根据一个或多个实施例在第一和第二电压域之间通信的方法。通信信号从第一电压域中位于第一基板906上的发射机电路902发送。通过经由隔离电路传送所发送的通信信号，为通信信号提高在第一电压域和第二电压域之间的容性隔离，该隔离电路包括位于第一基板906上的第一电容结构904，以提供通信信号从第一电压域到非基准电压域。位于第二基板924上的第二电容结构922用于将通信信号从非基准电压域提供到第二电压域。位于第二基板上的接收机电路920配置为在第二电压域中的输入处从第二电容结构922接收通信信号。
图9所示电容结构904和922的结构与操作类似于讨论的电容结构，例如，参考图2和3中的结构。例如，电容结构904包括三个电容板910，912和914，其以类似于电容器板212，214和216的方式被配置和布置。同样，电容结构904包括三个电容器板930，934和932，其以类似于电容器板212，214和216的方式被配置和布置。
电容板910配置为从第一电压域中的发射机902接收通信信号。该通信信号从板910容性传送(使用电容器的板之间的容性耦合)到板914，板914操作为非基准电压域中的浮动节点。通信信号从板914容性传送到板912，板912操作为非基准电压域中的第二浮动节点。通信信号从板912传递到板930，板930操作为非基准电压域中的第三浮动节点。通信信号从板930容性传送到板934，板934操作为非基准电压域中的第四浮动节点。通信信号从板934容性传送到板932，板932操作在第二电压域。在第二电压域中接收机920从电容板932接收通信信号。
某些实施例涉及通过设计不同的电容板使其具有不同的尺寸和/或形状来控制击穿电压。例如，已认识到在电容板的边缘附近或者在电容板的拐角处电场可能是最强的。因此，击穿电压有时受到这些位置的电场强度(是最强的情况下)的限制的。因此，实施例考虑到将各个板的边缘(相对于水平/横向位置)彼此偏移。例如，中间(底)电容板可以配置为延长超过每个输入和输出(上)电容板的边缘。
在某些实例中，一个或多个实施例可以使用不同的编码技术和不同类型的电路来传送数据通过隔离区。数据通信可以使用模拟，数字，射频，串行或并行通信技术。对于某些高速应用，不同类型的调制方案可以用来携带信息穿过隔离区，包括但不限于OOK(开关键控)，幅度，基于相位和/或基于频率的。在某些实例中，可以在放置于单芯片封装(例如，BGA封装)内的多个电路之间进行通信，多个电路之间具有电隔离。在其他情况下，可以在将多个集成电路(IC)、半导体管芯或其他分立部件包含在共同外壳内的多芯片模块(MCM)之间进行通信。在某些情况下，到达接收机的部分信号可用于向集成电路供电或者将其从低功耗模式中唤醒。
可以使用不同的隔离缓冲电路和放大器来实施多种通信。也可以考虑各种应用，包括但不限于发射机和接收机之间存在小电压差的应用，以及可能存在大电压的应用(例如，在汽车应用中在用电动机代替(或组合)内燃机的情况下可能使用数百伏的电压)。根据这里讨论的一个或多个实施例，美国专利No.6,920,576(Ehmann，Gregory E.于2001年5月31日提交)，美国专利No.6,882,046(Davenport等人于2001年12月18日提交)和“Signal Isolation Buffer Amplifiers”Burr-Brown，ISO102，ISO106，1995年1月，分别描述有用的技术细节，应用和各种背景信息，这些文件通过引用全部合并在此。
实施例适用于使用电隔离的多种应用。考虑到本说明书，其它方面和实施例对本领域技术人员是显而易见的。本公开可以具有多种修改和替代形式，其细节已通过示例在附图中示出并进一步详细描述。应该理解不是要限制本公开到所述的具体实施例和/或应用。相反，其意图是覆盖落入本公开精神和范围内的所有修改、等同和替换。

Claims (23)

1.一种隔离电路，包括：
第一导电基板，电连接到第一电压域的基准电压；
第二导电基板，电连接到第二电压域的基准电压；
位于第一导电基板上并在第一电压域中的第一电容结构，第一电容结构包括
第一输入和输出电容器板，共享第一中间电容器板以作为两个串联电容器工作；
第一介电层，配置和布置为通过在第一中间电容器板分别与第一输入和输出电容器板之间提供物理分隔来提供第一击穿电压，和
第二介电层，配置和布置为提供与第一击穿电压基本相同的击穿电压，并提供第一导电基板和第一中间电容器板之间的物理分隔；在第二电压域中并位于第二导电基板上的第二电容结构，包括
第二输入和输出电容器板，共享第二中间电容器板以作为两个串联电容器工作；
第三介电层，配置和布置为通过在第二中间电容器板分别与第二输入和输出电容器板之间提供物理分隔来提供第二电容结构的第二击穿电压，和
第四介电层，配置和布置为提供与第二击穿电压基本相同的击穿电压，并提供第二导电基板和第二中间电容器板之间的物理分隔；以及
在第一输出电容器板和第二输入电容器板之间的电流路径。
2.如权利要求1所述的电路，其中，第一和第二导电基板的每一个包括各自对应的支撑晶片、硅基层、以及提供支撑晶片与硅层间隔离的氧化物埋层，其中硅层是导电的并连接至各自对应的电压域的基准电压。
3.如权利要求1所述的电路，其中，第一和第二电压域的基准电压是分别针对第一和第二电压域的接地电压。
4.如权利要求1所述的电路，其中第一和第二介电层由相同的介电材料形成并彼此具有基本相同的厚度，其中第三和第四介电层由相同的介电材料形成并彼此具有基本相同的厚度。
5.一种装置，包括：
第一电压域中的发射机电路，配置和布置为发送通信信号；
第二电压域中的接收机电路，具有输入，所述输入配置和布置为在第二电压域中接收通信信号；
隔离电路，配置和布置成为第一和第二电压域之间的通信信号提供容性隔离，该隔离电路包括
在第一电压域中位于第一基板上的第一电容结构，包括
第一电容板，配置和布置为在第一电压域中接收来自发射机电路的通信信号，
第二电容板，配置和布置为在隔离电路的第一浮动节点处从第一电容板接收通信信号，
第三电容板，配置和布置为在隔离电路的第二浮动节点处从第二电容板接收通信信号，
第一介电层，配置和布置为通过在第二电容板分别与第一和第三电容板之间提供电气和物理分隔来提供第一电容结构的第一击穿电压，该物理分隔具有第一距离，和
第二介电层，配置和布置为在第一基板和第二电容板之间提供电气和物理分隔，以提供与第一击穿电压基本相同的击穿电压；导体，提供从连接至第三电容板的输入到输出的电流路径；以及在第二电压域中位于第二基板上的第二电容结构，包括
在电流路径的输出处连接至所述导体的第四电容器板，配置和布置为通过电流路径从第三电容板接收通信信号，
第五电容板，配置和布置为在隔离电路的第四浮动节点处从第四电容板接收通信信号，
第六电容板，配置和布置为从第五电容板接收通信信号并提供通信信号到接收机的输入，
第三介电层，通过在第五电容板分别与第四和第六电容板之间提供电气和物理分隔来限定第二电容结构的第二击穿电压，该物理分隔具有第二距离，和
第四介电层，提供第二基板与第五电容板之间的电气和物理分隔，以提供与第二击穿电压基本相同的击穿电压。
6.如权利要求5所述的装置，其中，第一和第二基板分别为绝缘体上硅SOI基板。
7.如权利要求6所述的装置，其中，每一个SOI基板包括各自对应的支撑晶片、硅层和氧化物埋层，氧化物埋层提供支撑晶片和硅层之间的隔离。
8.如权利要求7所述的装置，其中，第一基板的支撑晶片连系到第一电压域的接地电压，第二基板的支撑晶片连系到第二电压域的接地电压，并且第一和第二SOI基板各自的硅层中至少一部分是浮置的。
9.如权利要求7所述的装置，其中，通信信号是微分信号，其中隔离电路包括用于提供差分信号的容性隔离的附加电容结构。
10.如权利要求5所述的装置，其中，第一和第二距离设定为使得第二电容板与第一基板之间、第二电容板和第一电容板之间、第五电容板与第二基板之间、第五电容板和第六电容板之间的击穿电压基本相同。
11.如权利要求5所述的装置，其中，第一和第二电容结构各自均配置为分别在第一和第三电容板与第四和第六电容板之间具有横向击穿电压，横向击穿电压是分别在第一和第二电容板与第四和第五电容板之间的垂直击穿电压的至少两倍。
12.如权利要求7所述的装置，其中，第一和第二氧化物埋层为至少1微米厚。
13.如权利要求7所述的装置，其中，每一个SOI基板包括各自对应的支撑晶片、硅层和氧化物埋层，氧化物埋层提供支撑晶片和硅层之间的隔离，其中第一和第二电容结构各自包括相应的氧化物环，围绕相应硅层的浮置部分并为所述部分提供电隔离。
14.如权利要求13所述的装置，其中，使用沟槽隔离结构来提供每个相应氧化物环，沟槽隔离结构围绕相应硅层的所述部分，并且具有与相应氧化物埋层的垂直击穿电压基本相同的横向击穿电压。
15.如权利要求13所述的装置，其中，发射机配置和布置为相对于第一电压域的第一接地电位，生成具有约10V或更小电压的通信信号，接收机配置和布置为相对于第二电压域的第二接地电位，接收具有约10V或更小电压的通信信号。
16.一种方法，包括：
从第一电压域中位于第一基板上的发射机电路发送通信信号；
通过如下步骤，经由隔离电路传送所发送的通信信号，来在第一电压域与第二电压域间为通信信号提供容性隔离：
使用位于第一基板上的第一电容结构，将通信信号从第一电压域容性耦合到非基准域，第一电容结构包括
第一电容板，配置和布置为在第一电压域中接收来自发射机电路的通信信号，
第二电容板，配置和布置为在隔离电路的第一浮动节点处从第一电容板接收通信信号，
第三电容板，配置和布置为在隔离电路的第二浮动节点处从第二电容板接收通信信号，
第一介电层，配置和布置为通过在第二电容板分别与第一和第三电容板之间提供电气和物理分隔，来提供第一电容结构的第一击穿电压，该物理分隔具有第一距离，
第二介电层，提供第一基板和第二电容板之间的电气和物理分隔，以提供与第一击穿电压基本相同的击穿电压；
使用第二电压域中位于第二基板上的第二电容结构，将通信信号从非基准电压域容性耦合到第二电压域，第二电容结构包括
第四电容板，配置和布置为在隔离电路的第三浮动节点处从导体接收通信信号，所述导体提供第三和第四电容板之间的电流路径，
第五电容板，配置和布置为在隔离电路的第四浮动节点处从第四电容板接收通信信号，
第六电容板，配置和布置为从第五电容板接收通信信号并提供通信信号到接收机的输入，
第三介电层，通过在第五电容板分别与第四和第六电容板之间提供电气和物理分隔来限定第二电容结构的第二击穿电压，该物理分隔具有第二距离，和
第四介电层，提供第二基板与第五电容板之间的电气和物理分隔，以提供与第二击穿电压基本相同的击穿电压；以及
在第二电压域中的接收机电路的输入处从第二电容结构接收通信信号。
17.如权利要求16所述的方法，其中，第一和第二基板分别为绝缘体上硅SOI基板。
18.如权利要求17所述的方法，其中，每一个SOI基板包括各自相应的支撑晶片、硅层和氧化物埋层，氧化物埋层提供支撑晶片和硅层之间的隔离。
19.如权利要求18所述的方法，还包括：
将第一基板的支撑晶片设定到第一电压域的接地电压，
将第二基板的支撑晶片设定到第二电压域的接地电压，
将第一基板的每个硅层的至少一部分与第一接地电压隔离，以及
将第二基板的每个硅层的至少一部分与第二接地电压隔离。
20.如权利要求17所述的方法，其中，第一和第二距离设定为使得从第二电容板朝着第一基板的击穿与从第二电容板朝着第一电容板的击穿基本相同，而且从第五电容板朝着第二基板的击穿电压与从第五电容板朝着第六电容板的击穿电压基本相同。
21.如权利要求16所述的方法，其中，第一和第二电容结构的每一个均配置为分别在第一和第三电容板与第四和第六电容板之间具有横向击穿电压，横向击穿电压是分别在第一和第二电容板与第四和第五电容板之间的垂直击穿电压的至少两倍。
22.如权利要求18所述的方法，其中，第一和第二氧化物埋层为至少1微米厚。
23.如权利要求17所述的方法，其中，每一个SOI基板均包括各自对应的支撑晶片、硅层和氧化物埋层，氧化物埋层提供支撑晶片和硅层之间的隔离，所述方法还包括：针对第一和第二电容结构中每一个，使用围绕相应硅层的一部分的氧化物环，来电隔离该硅层的所述部分。
CN201310181934.5A 2012-05-23 2013-05-16 电压域间通信的接口 Expired - Fee Related CN103427865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/478,737 2012-05-23
US13/478,737 US9007141B2 (en) 2012-05-23 2012-05-23 Interface for communication between voltage domains

Publications (2)

Publication Number Publication Date
CN103427865A true CN103427865A (zh) 2013-12-04
CN103427865B CN103427865B (zh) 2015-06-03

Family

ID=48143450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310181934.5A Expired - Fee Related CN103427865B (zh) 2012-05-23 2013-05-16 电压域间通信的接口

Country Status (3)

Country Link
US (2) US9007141B2 (zh)
EP (1) EP2674975B1 (zh)
CN (1) CN103427865B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799519A (zh) * 2017-11-20 2018-03-13 荣湃半导体（上海）有限公司 一种高压隔离电路
CN111312897A (zh) * 2020-02-28 2020-06-19 思瑞浦微电子科技（苏州）股份有限公司 隔离电容及隔离电路
CN113454768A (zh) * 2018-12-24 2021-09-28 Soitec公司 用于数字应用和射频应用的半导体结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007141B2 (en) * 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
DE102015000317A1 (de) * 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
US9520354B1 (en) 2015-07-29 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Silicon designs for high voltage isolation
US9673271B2 (en) * 2015-10-12 2017-06-06 Qorvo Us, Inc. Adaptive capacitors with reduced variation in value and in-line methods for making same
US10074713B1 (en) * 2017-09-15 2018-09-11 Allegro Microsystems, Llc Signal isolator integrated circuit package
US20210057330A1 (en) * 2019-08-22 2021-02-25 Allegro Microsystems, Llc Single chip signal isolator
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator
EP4356425A1 (en) * 2021-06-18 2024-04-24 Nunami Inc. Devices, systems, and methods for serial communication over a galvanically isolated channel
US20230085441A1 (en) * 2021-09-13 2023-03-16 Nxp Usa, Inc. Semiconductor device having galvanic isolation and method therefor
US11711894B1 (en) 2022-02-03 2023-07-25 Analog Devices International Unlimited Company Capacitively coupled resonators for high frequency galvanic isolators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551656A (zh) * 2003-05-14 2004-12-01 三星电机株式会社 匹配电路及具有该匹配电路的叠层双工器
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits
US20070097562A1 (en) * 2004-06-18 2007-05-03 Hiroyuki Shinoda Communication unit
CN101006384A (zh) * 2004-08-23 2007-07-25 皇家飞利浦电子股份有限公司 有源矩阵装置
CN101118924A (zh) * 2006-07-31 2008-02-06 中国科学院微电子研究所 一种高击穿电压绝缘体上硅器件结构及其制备方法
CN101877683A (zh) * 2009-03-30 2010-11-03 硅谷实验室公司 电容型隔离电路

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3273033A (en) 1963-08-29 1966-09-13 Litton Systems Inc Multidielectric thin film capacitors
US3512110A (en) * 1968-05-06 1970-05-12 Motorola Inc Microstrip-microwave coupler
US4292595A (en) 1979-11-13 1981-09-29 Burr-Brown Research Corporation Capacitance coupled isolation amplifier and method
US4748419A (en) 1986-04-28 1988-05-31 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US4800340A (en) 1987-04-22 1989-01-24 Silicon System, Ins. Method and apparatus for generating a data recovery window
US4809356A (en) * 1988-02-08 1989-02-28 Motorola, Inc. Three-way power splitter using directional couplers
US5008639A (en) * 1989-09-27 1991-04-16 Pavio Anthony M Coupler circuit
US5138436A (en) 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
FR2674385A1 (fr) 1991-03-22 1992-09-25 Alsthom Gec Dispositif d'isolement galvanique pour signaux electriques continus ou susceptibles de comporter une composante continue.
JP3095462B2 (ja) 1991-07-18 2000-10-03 ローム株式会社 誘電素子、キャパシタ及びｄｒａｍ
US5187637A (en) 1992-02-14 1993-02-16 At&T Bell Laboratories Monolithic high-voltage capacitor
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6347395B1 (en) 1998-12-18 2002-02-12 Koninklijke Philips Electronics N.V. (Kpenv) Method and arrangement for rapid silicon prototyping
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
JP3505467B2 (ja) 2000-03-30 2004-03-08 株式会社東芝 半導体集積回路
US20020125537A1 (en) 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
US6480029B2 (en) 2000-07-12 2002-11-12 Texas Instruments Incorporated Three-volt TIA/EIA-485 driver circuit
US6507226B2 (en) 2000-07-31 2003-01-14 Intersil Americas Inc. Power device driving circuit and associated methods
US6693469B2 (en) 2001-05-01 2004-02-17 Lucent Technologies Inc. Buffer interface architecture
US6636166B2 (en) 2001-05-31 2003-10-21 Koninklijke Philips Electronics N.V. Parallel communication based on balanced data-bit encoding
US6920576B2 (en) 2001-05-31 2005-07-19 Koninklijke Philips Electronics N.V. Parallel data communication having multiple sync codes
US6839862B2 (en) 2001-05-31 2005-01-04 Koninklijke Philips Electronics N.V. Parallel data communication having skew intolerant data groups
US6859883B2 (en) 2001-05-31 2005-02-22 Koninklijke Philips Electronics N.V. Parallel data communication consuming low power
US6882046B2 (en) 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
US6429735B1 (en) 2001-08-29 2002-08-06 National Semiconductor Corporation High speed output buffer
ITTO20020158A1 (it) 2002-02-25 2003-08-25 St Microelectronics Srl Pompa di carica per tensioni negative.
US6809569B2 (en) 2002-02-28 2004-10-26 Rambus Inc. Circuit, apparatus and method having a cross-coupled load with current mirrors
US6664859B1 (en) 2002-09-13 2003-12-16 Faaday Technology Crop. State machine based phase-lock-loop for USB clock recovery
JP4235433B2 (ja) 2002-10-31 2009-03-11 ザインエレクトロニクス株式会社 受信回路及びそれを備えた差動回路
JP2004179419A (ja) 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
US7298807B2 (en) 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
JP4813757B2 (ja) 2003-02-14 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
CN1781190A (zh) * 2003-02-27 2006-05-31 Tdk株式会社 高介电常数绝缘膜、薄膜电容元件、薄膜叠层电容器及薄膜电容元件的制造方法
US7400173B1 (en) 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
US7466213B2 (en) * 2003-10-06 2008-12-16 Nxp B.V. Resonator structure and method of producing it
US7112867B2 (en) 2003-12-05 2006-09-26 Intel Corporation Resistive isolation between a body and a body contact
SE528052C2 (sv) 2004-02-05 2006-08-22 Infineon Technologies Ag Radiofrekvenseffektförstärkare med kaskadkopplade MOS-transistorer
US6933759B1 (en) 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
US6992377B2 (en) 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
US7577223B2 (en) 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7902627B2 (en) 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7738568B2 (en) 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7821428B2 (en) 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US8049573B2 (en) 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US8441325B2 (en) 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7737871B2 (en) 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US7199617B1 (en) 2004-11-12 2007-04-03 Intel Corporation Level shifter
JP4735032B2 (ja) * 2005-05-12 2011-07-27 ソニー株式会社 微小共振器、バンドパスフィルタ、半導体装置、及び通信装置
US7411421B1 (en) 2005-12-07 2008-08-12 Altera Corporation Apparatus and method for generating differential signal using single-ended drivers
WO2007072407A2 (en) 2005-12-22 2007-06-28 Nxp B.V. Arrangement of mems devices having series coupled capacitors
EP1972058B1 (en) 2006-01-03 2011-03-16 Nxp B.V. Serial data communication system and method
WO2007131967A1 (en) 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
US7732889B2 (en) 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device
US7741898B2 (en) 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
TWI354510B (en) 2007-05-03 2011-12-11 Chimei Innolux Corp System for displaying image
US7755400B2 (en) 2008-05-29 2010-07-13 Texas Instruments Incorporated Systems and methods of digital isolation with AC/DC channel merging
US7952408B2 (en) 2009-06-26 2011-05-31 University Of Florida Research Foundation, Inc. Embedded phase noise measurement system
EP2278714B1 (en) 2009-07-02 2015-09-16 Nxp B.V. Power stage
EP2315364B1 (en) * 2009-10-21 2016-12-07 STMicroelectronics Srl Signal transmission through LC resonant circuits
US8659149B2 (en) * 2011-08-09 2014-02-25 National Semiconductor Corporation Semiconductor structure with galvanic isolation
US8674486B2 (en) * 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
US9007141B2 (en) * 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
CN103915409B (zh) * 2012-12-28 2017-03-01 力林科技股份有限公司 电化隔离元件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551656A (zh) * 2003-05-14 2004-12-01 三星电机株式会社 匹配电路及具有该匹配电路的叠层双工器
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits
US20070097562A1 (en) * 2004-06-18 2007-05-03 Hiroyuki Shinoda Communication unit
CN101006384A (zh) * 2004-08-23 2007-07-25 皇家飞利浦电子股份有限公司 有源矩阵装置
CN101118924A (zh) * 2006-07-31 2008-02-06 中国科学院微电子研究所 一种高击穿电压绝缘体上硅器件结构及其制备方法
CN101877683A (zh) * 2009-03-30 2010-11-03 硅谷实验室公司 电容型隔离电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799519A (zh) * 2017-11-20 2018-03-13 荣湃半导体（上海）有限公司 一种高压隔离电路
CN113454768A (zh) * 2018-12-24 2021-09-28 Soitec公司 用于数字应用和射频应用的半导体结构
CN113454768B (zh) * 2018-12-24 2024-05-31 Soitec公司 用于数字应用和射频应用的半导体结构
CN111312897A (zh) * 2020-02-28 2020-06-19 思瑞浦微电子科技（苏州）股份有限公司 隔离电容及隔离电路

Also Published As

Publication number Publication date
US9007141B2 (en) 2015-04-14
EP2674975A1 (en) 2013-12-18
EP2674975B1 (en) 2019-01-02
US9431177B2 (en) 2016-08-30
US20130316646A1 (en) 2013-11-28
US20150187503A1 (en) 2015-07-02
CN103427865B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN103427865B (zh) 电压域间通信的接口
CN107924938B (zh) 高性能射频开关
US10594162B2 (en) Galvanic isolator
JP5255583B2 (ja) 高電圧絶縁デュアルキャパシタ通信システム
US10121847B2 (en) Galvanic isolation device
CN101877683A (zh) 电容型隔离电路
US9525410B2 (en) Power management chips and power management devices including the same
US20150002226A1 (en) Semiconductor package having wire bond wall to reduce coupling
US9525465B2 (en) Transmitter for near-field chip-to-chip multichannel transmission
US10164681B2 (en) Isolating noise sources and coupling fields in RF chips
US9742391B2 (en) Single-chip multi-domain galvanic isolation device and method
CN103973330A (zh) 高频半导体开关和半导体器件模块
EP2658126B1 (en) Interface for communication between voltage domains
CN110249425B (zh) 用于跨电容耦合通道进行通信的设备
CN104810366A (zh) 一种集成电路及其制造方法
CN104241281A (zh) 一种集成电路及其制造方法
US11569393B2 (en) Apparatus and method for a low loss coupling capacitor
CN112670273A (zh) 隔离结构、数字隔离器及隔离结构的制造方法
US9209091B1 (en) Integrated monolithic galvanic isolator
KR101804270B1 (ko) 고 저항 반도체 기판 기반의 cmos 적층 트랜지스터 안테나 스위치
EP2306626A1 (en) Voltage conversion circuit
US20220182054A1 (en) Switch circuits and transistor stacks with capacitor networks for balancing off-state rf voltages and methods of their operation
US8878369B2 (en) Low power/high speed TSV interface design
CN220963342U (zh) 一种电容单元、滤波电路及芯片
CN111312897B (zh) 隔离电容及隔离电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20210516

CF01 Termination of patent right due to non-payment of annual fee