CN103416112A - 电气元件内置型多层基板及其制造方法 - Google Patents

电气元件内置型多层基板及其制造方法 Download PDF

Info

Publication number
CN103416112A
CN103416112A CN2012800126757A CN201280012675A CN103416112A CN 103416112 A CN103416112 A CN 103416112A CN 2012800126757 A CN2012800126757 A CN 2012800126757A CN 201280012675 A CN201280012675 A CN 201280012675A CN 103416112 A CN103416112 A CN 103416112A
Authority
CN
China
Prior art keywords
base plate
electric component
multilager base
substrate layer
internally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800126757A
Other languages
English (en)
Other versions
CN103416112B (zh
Inventor
加藤登
小泽真大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103416112A publication Critical patent/CN103416112A/zh
Application granted granted Critical
Publication of CN103416112B publication Critical patent/CN103416112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在多层基板(10)中内置电气元件(20)的电气元件内置型多层基板(100)包括：由具有挠性的多个基材层(10A～10G)层叠而成的多层基板(10)；具有主表面(21)、且以夹在基材层(10A～10G)之间的方式内置于多层基板(10)中的电气元件(20)；以及设置在电气元件(20)的主表面(21)与基材层(10C)之间的滑动构件(30)。

Description

电气元件内置型多层基板及其制造方法
技术领域
本发明涉及在多层基板中内置有电气元件的电气元件内置型多层基板及其制造方法。
背景技术
移动电话等各种电子设备具有小型化的趋势。构成电子设备的电路元件等电气元件也随之有小型化的趋势。在这种状况下，将电路元件等电气元件以与安装该电气元件的多层基板一体化的状态，作为电气元件一体型多层基板来使用。
参照图13，说明通常的电气元件一体型多层基板100Y。电气元件一体型多层基板100Y具有由多个基材层层叠而成的多层基板10。在多层基板10的内部形成有面内布线43及层间布线44。在多层基板10的表面11上形成有表面电极41。在多层基板10的背面12上形成有背面电极42。
在电气元件一体型多层基板100Y中，有源元件20及无源元件24作为电气元件安装在多层基板10的表面11上。有源元件20及无源元件24与表面电极41进行电连接。有源元件20例如是半导体集成电路(Integrated Circuit)芯片等。无源元件24例如是电容器贴片或电阻贴片等。
参照图14，作为其它通常的电气元件一体型多层基板，对电气元件内置型多层基板100Z进行说明。在电气元件内置型多层基板100Z中，在多层基板10的表面11上安装有源元件20。在多层基板10的内部安装无源元件24。内置于多层基板10中的无源元件24与面内布线43进行电连接。
在多层基板10中内置无源元件24的结构在日本专利特开2006-121005号公报(专利文献1)中也有公开。在专利文献1的电气元件内置型多层基板中，在电气元件的上表面及下表面上配置有多个通孔导体。这些多个通孔导体是在多个连接通孔导体用孔的内部填充有连接材料而得到的。
在对多个树脂薄膜(基材层)进行加压及加热时，这些多个通孔导体配置在对电气元件在层叠方向的倾斜、填充有连接材料的通孔导体的压曲、及导体图案在层叠方向的倾斜进行限制的位置上。专利文献1中有如下阐述：即，根据该电气元件内置型多层基板，能提高内置的电气元件与导体图案之间的电连接的可靠性。
现有技术文献
专利文献
专利文献1：日本专利特开2006-121005号公报
发明内容
发明所要解决的技术问题
在日本专利特开2006-121005号公报(专利文献1)的电气元件内置型多层基板中，在将电气元件和多层基板(基材层)一体化的状态下，电气元件和多层基板(基材层)相互牢固地固定。
在该电气元件内置型多层基板因掉落等外因而受到冲击应力的情况下，该应力也直接作用于内置的电气元件。在该电气元件内置型多层基板上作用有因翘起或弯曲等变形而产生的应力、或因振动等而产生的应力时，这些应力也直接作用于内置的电气元件。由于传递到电气元件的应力的作用，有时会发生如下故障：电气元件本身受到损伤，或电气元件与布线图案的连接发生脱离。
本发明的目的在于提供一种电气元件内置型多层基板及其制造方法，其在多层基板中内置有电气元件，即使在有冲击或弯曲等应力作用的情况下，也能抑制电气元件受到损伤、或电气元件与布线图案的连接发生脱离。
解决技术问题所采用的技术方案
基于本发明的电气元件内置型多层基板包括：由具有挠性的多个基材层层叠而成的多层基板；具有主表面、且以夹在多个所述基材层之间的方式内置于所述多层基板中的电气元件；以及设置在所述电气元件的所述主表面与所述基材层之间的滑动构件。
优选为，所述滑动构件是配置于所述基材层上的金属薄板。优选为，所述基材层是具有热塑性的树脂片材，所述金属薄板是包含光面及表面粗糙度比所述光面要大的粗糙面的金属箔，所述光面形成为与所述电气元件的所述主表面接触的接触面。
优选为，还包括由配置于所述基材层上的所述金属薄板形成的辅助构件，所述辅助构件在多个所述基材层层叠的方向上，与所述滑动构件夹着所述基材层相邻配置。
优选为，还包括层间布线，所述滑动构件和所述辅助构件由所述层间布线连接。
优选为，还包括层间布线，所述滑动构件与引出到所述多层基板的表面或背面上的所述层间布线连接。
优选为，从所述基材层的层叠方向对所述滑动构件进行俯视时，所述滑动构件设置成包含所述电气元件的角部。
优选为，在所述基材层与所述电气元件的侧面之间设置有间隙部。优选为，还包括层间布线，所述电气元件的端子电极与所述层间布线直接连接。
基于本发明的电气元件内置型多层基板的制造方法包括：准备具有挠性的多个基材层、具有主表面的电气元件、以及滑动构件的工序；在多个所述基材层之间夹置所述电气元件，使得所述滑动构件配置在所述电气元件的所述主表面与所述基材层之间的工序；以及通过层叠多个所述基材层，从而形成内置有所述电气元件的多层基板的工序。
发明效果
根据本发明，获得一种电气元件内置型多层基板及其制造方法，其在多层基板中内置电气元件，即使在有冲击或弯曲等应力作用的情况下，也能抑制电气元件受到损伤、或电气元件与布线图案的连接发生脱离。
附图说明
图1是表示实施方式1中的电气元件内置型多层基板的剖视图。
图2是从多层基板的层叠方向(图1中的箭头II方向)对实施方式1中的电气元件内置型多层基板所使用的滑动构件进行观察的俯视图。
图3是沿着图2中的III-III线的向视剖视图。
图4是将图3中的IV线所包围的区域放大表示的剖视图。
图5是表示实施方式1中的电气元件内置型多层基板的制造方法的剖视图。
图6是将实施方式1的第1变形例中的电气元件内置型多层基板的一部分放大表示的剖视图。
图7是从多层基板的层叠方向对实施方式1的第2变形例中的电气元件内置型多层基板所使用的滑动构件进行观察的俯视图。
图8是沿着图7中的VIII-VIII线的向视剖视图。
图9是从多层基板的层叠方向对实施方式1的第3变形例中的电气元件内置型多层基板所使用的滑动构件进行观察的俯视图。
图10是沿着图9中的X-X线的向视剖视图。
图11是表示实施方式2中的电气元件内置型多层基板的剖视图。
图12是表示实施方式2中的电气元件内置型多层基板的制造方法的剖视图。
图13是表示通常的电气元件一体型多层基板的剖视图。
图14是表示通常的电气元件内置型多层基板的剖视图。
具体实施方式
以下，参照附图说明基于本发明的各实施方式。在各实施方式的说明中，当提及个数、量等时，除了有特别记载的情况外，本发明的范围并不一定限于该个数、量等。在各实施方式的说明中，对于同一部件、相应部件标注同一参照编号，有时会不进行重复说明。
[实施方式1]
(电气元件内置型多层基板100)
参照图1，说明本实施方式的电气元件内置型多层基板100。图1是表示电气元件内置型多层基板100的剖视图。电气元件内置型多层基板100包括多层基板10、有源元件20(电气元件)、无源元件24、以及滑动构件30。
多层基板10通过将具有挠性的多个基材层10A～10G进行层叠来形成。多层基板10本身也具有挠性。基材层10A～10G作为具有比内置于多层基板10中的有源元件20(细节后述)要高的挠性的构件，例如由聚酰亚胺或液晶聚合物等热塑性树脂片材构成。
液晶聚合物的相对介电常数较小，且Q值较高。在将电气元件内置型多层基板100用作为高频器件的情况下，高频信号的损耗较小，因此，基材层10A～10G由液晶聚合物构成即可。
在多层基板10的表面11形成有表面电极41。在多层基板10的背面12形成有背面电极42。在多层基板10的内部形成有面内布线43及层间布线44。面内布线43设置在基材层10A～10G彼此之间的界面上。层间布线44设置成在层叠方向上贯通基材层10A～10G，并使得表面电极41、面内布线43及背面电极42彼此以规定的图案进行连接。
利用面内布线43及层间布线44，构成规定的内部布线图案。作为规定的内部布线图案，除了单纯的走线用的布线图案以外，也可以构成电容器或电感器。
在多层基板10的表面11安装有贴片电容器或贴片电阻等无源元件24。无源元件24通过焊料等导电性接合材料与表面电极41连接。背面电极42构成连接端子。背面电极42在将电气元件内置型多层基板100安装到印刷布线板等母基板上时使用。
表面电极41、背面电极42及面内布线43可通过由薄膜加工技术(光刻技术及蚀刻技术等)将配置在基材层10A～10G表面上的金属薄板按规定的形状形成图案来构成。层间布线44可由通孔导体等构成，该通孔导体通过将导电性糊料填充到由激光加工对基材层10A～10G开设的微细孔中，并对其进行热处理来得到。
有源元件20形成为大致长方体状，具有表面21(主表面)及背面22。有源元件20以夹置在基材层10A～10G之间的方式内置于多层基板10中。在本实施方式的电气元件内置型多层基板100中，有源元件20位于基材层10C与基材层10E之间。
有源元件20例如由半导体集成电路(Integrated Circuit)芯片等半导体裸芯片构成。有源元件20的表面21构成为非功能面。有源元件20的背面22构成为功能面。在该功能面上形成有晶体管等各种电路元件及外部连接用的端子电极46。端子电极46可以由球状或柱头螺栓状的金属材料构成，也可以由膜状的金属材料构成。
在将电气元件内置型多层基板100例如用作为照相机控制用多层器件的情况下，照相机控制用IC芯片作为有源元件20来使用。在将电气元件内置型多层基板100例如用作为RFIC(Radio-Frequency Integrated Circuit：射频集成电路)用多层器件的情况下，RFIC元件作为有源元件20来使用。
在多层基板10中，不仅可内置有源元件20，还可内置例如贴片电容器、贴片电感器、或贴片电阻等无源元件24。此外，也可以仅内置无源元件24。在此情况下，无源元件24构成本发明中的电气元件。作为内置于多层基板10中的电气元件，也可以是铁氧体烧成板那样的功能元件。
端子电极46与作为由层间布线44形成的连接用电极的层间布线45直接连接即可。根据该结构，能实现多层基板10的小型化及薄型化。
在有源元件20的表面21与基材层10C之间设置有薄板状的滑动构件30。在本实施方式中，滑动构件30与面内布线43同样，由配置在基材层10C(或基材层10D)表面上的金属薄板构成即可。滑动构件30也可以在准备了作为与构成面内布线43的金属薄板不同的构件后，配置在有源元件20的表面21与基材层10C之间。
在滑动构件30是形成于基材层10C的表面上的金属薄板的情况下，滑动构件30的靠近基材层10C一侧的面与基材层10C处于彼此固定连接的状态。另一方面，滑动构件30的靠近有源元件20的表面21一侧的面与有源元件20的表面21没有牢固地固定连接，因此，处于能滑动的状态。这样，与构成为使基材层10C和有源元件20的表面21相互直接接触的多层基板相比，本实施方式中的滑动构件30起到用于使有源元件20易于滑动(在与基材层10C的层叠方向正交的方向上滑动)的构件的功能。即，在构成为不设置滑动构件30而使基材层10C和有源元件20的表面21相互直接接触的多层基板的情况下，与有源元件20的表面21接触的基材层10C在压接工序中软化流动，在基材层10A～10G彼此熔融之后，有源元件20的表面21和基材层10C固定连接(粘接)，由此有源元件20难以沿基材层10C滑动。另一方面，在本实施方式的多层基板10中，将由不易与有源元件20的表面21固定连接(粘接)的金属薄板等构成的滑动构件30配置在基材层10C与滑动构件30之间，由此有源元件20在滑动构件30与有源元件20的表面21的接触面上处于能滑动的状态。
图2是从多层基板10的层叠方向(图1中的箭头II方向)对滑动构件30进行观察的俯视图。图3是沿着图2中的III-III线的向视剖视图。图2中，为了图示及说明上的方便，未对多层基板10进行图示。实际上，如上所述，滑动构件30及有源元件20内置于多层基板10中(参照图3)。
如图2及图3所示，从基材层10A～10G的层叠方向(图1中的箭头II方向)对滑动构件30进行俯视时，本实施方式中的滑动构件30设置成包含(覆盖)有源元件20的整个表面21。
图4是将图3中的IV线所包围的区域放大表示的剖视图。如图4所示，设多层基板10(基材层10C)是具有热塑性的树脂片材，构成滑动构件30的金属薄板是铜或银等的金属箔。金属箔一般以固定于PET(PolyethyleneTerephthalate：聚对苯二甲酸乙二醇酯)薄膜等基材的背面的状态在市场上流通。这样的金属箔具有与PET薄膜等基材接触的面即粗糙面(mat surface)、及不与PET薄膜等基材接触的面即光面(shiny surface)。粗糙面由于与具有一定表面粗糙度的PET薄膜等基材相接触的关系，其表面粗糙度比光面要大。在本实施方式中，该金属箔(滑动构件30)的粗糙面31成为多层基板10(基材层10C)一侧，并形成接触面38，以使得该金属箔(滑动构件30)的光面32成为有源元件20的表面21(主表面)。由于将具有比粗糙面31要小的表面粗糙度的光面32配置成为有源元件20的表面21(主表面)，因此，在与有源元件20的表面21的界面上，能发挥良好的滑动性。作为本实施方式的电气元件内置型多层基板100，如上所述那样构成。
(电气元件内置型多层基板100的制造方法)
参照图5，在电气元件内置型多层基板100(参照图1)的制造方法中，首先，准备基材层10A～10G、具有表面21(主表面)的有源元件20(电气元件)、及滑动构件30。
在基材层10A的表面上，将要构成表面电极41的金属薄板按规定的形状形成图案。在基材层10B～10F的表面上，将要构成面内布线43的金属薄板按规定的形状形成图案。在基材层10C的表面上，将要构成滑动构件30的金属薄板也以包含有源元件20的表面21的方式按规定的形状形成图案。将滑动构件30形成图案的工序、与在基材层10C的表面上形成面内布线43的工序在同一工序中实施即可。
在基材层10G的表面上，将要构成背面电极42的金属薄板按规定的形状形成图案。能利用薄膜加工技术(光刻技术及蚀刻技术等)来实施金属箔膜的图案形成。
对基材层10A～10G设置多个层间布线44，使其在层叠方向上分别贯通基材层10A～10G，并将表面电极41、面内布线43及背面电极42以规定的图案进行连接。在形成层间布线44时，通过穿孔或激光照射在基材层10A～10G的规定位置开设微细孔，并将包含银或铜且在低熔点下金属化的导电性糊料填充到该微细孔中。
有源元件20配置在设置于基材层10D上的开口部10H内。在将基材层10A～10G进行层叠、且将有源元件20配置在开口部10H内的状态下，对基材层10A～10G进行压接。
具体而言，在对基材层10A～10G进行压接时，进行加热以使得基材层10A～10G的至少一部分软化流动。在基材层10A～10G的表面的一部分软化的状态下，基材层10A～10G彼此熔融并一体化。
通过对基材层10A～10G的加热，填充到微细孔中的导电性糊料也金属化。有源元件20的端子电极46及作为连接用电极的层间布线45也通过该加热而相互连接。作为面内布线43，使用其形状不因该加热处理而实质上发生变化(不熔融)的布线。
在将滑动构件30配置在有源元件20的表面21与基材层10C之间的状态下，有源元件20夹在基材层10A～10G(更特定而言，基材层10C及基材层10E)中，形成多层基板10。通过形成该多层基板10，获得内置有源元件20的电气元件内置型多层基板100。
(作用和效果)
在电气元件内置型多层基板100中，在有源元件20的表面21与基材层10C之间设置有滑动构件30。由于有源元件20的表面21和滑动构件30的接触面是非粘接面，因此，可实现有源元件20的表面21与基材层10C之间的滑动。
即使电气元件内置型多层基板100翘起、弯曲、或振动，通过该滑动的作用，也能减小作用于有源元件20的应力。可有效地抑制有源元件20受到损伤、或有源元件20(端子电极46)与层间布线45的连接发生脱离。其结果是，能获得高强度且可靠性优良的电气元件内置型多层基板100。
滑动构件30可由配置在基材层10C的表面上的金属薄板构成。在滑动构件30由金属薄板构成的情况下，滑动构件30起到应对作用于有源元件20的应力的保护构件的作用。即使在由于掉落冲击等原因而导致外部应力作用于有源元件20的情况下，滑动构件30也能减小作用于有源元件20的应力。可有效地抑制有源元件20受到损伤、或有源元件20(端子电极46)与层间布线45的连接发生脱离。
此外，在有源元件20由功率半导体之类的具有散热性的元件构成的情况下，构成滑动构件30的金属薄板起到其散热板的作用。从而可提高有源元件20的散热性。
在基材层10A～10G是具有热塑性的树脂片材、形成于基材层10A～10G表面上的金属薄板是金属箔的情况下(换言之，在基材层10A～10G是单面粘贴金属箔的热塑性树脂片材的情况下)，该金属箔的光面32(参照图4)形成与有源元件20的表面21接触的接触面38(参照图4)。由于将具有比粗糙面31要小的表面粗糙度的光面32配置成与有源元件20的表面21接触的接触面38，因此，在与有源元件20的表面21的界面上，能发挥良好的滑动性。此外，利用粗糙面31的表面粗糙度的大小，还能提高从有源元件20的表面21的散热性。
[实施方式1的变形例]
(第1变形例)
参照图6，说明实施方式1的第1变形例。在基材层10D与有源元件20的侧面25之间设置有间隙部10S。在将作为滑动构件30的金属箔形成得比有源元件20的表面21要大的情况下，在对基材层10A～10G进行层叠及压接时，该金属箔的形状实质上没有变化。在对基材层10A～10G进行加热时，在有源元件20的侧面25上软化并流动的基材层10C～10E的量因该金属箔的作用而变少，由此可形成间隙部10S。
在基材层10D与有源元件20的侧面25之间设置有间隙部10S的情况下，即使电气元件内置型多层基板100弯曲或翘起，对有源元件20的侧面25施加的应力也会降低。从而能进一步提高作为电气元件内置型多层基板100的机械上的可靠性。
(第2变形例)
图7是从多层基板的层叠方向对实施方式1的第2变形例中的电气元件内置型多层基板所使用的滑动构件30A进行观察的俯视图。图8是沿着图7中的VIII-VIII线的向视剖视图。
如图7及图8所示，本变形例中的滑动构件30A以仅覆盖有源元件20的边部26的方式设置成矩形环状。在应力作用于电气元件内置型多层基板的情况下，与有源元件20的表面21的中央部相比，有更大的应力作用于有源元件20的边部26。即使在以仅覆盖有源元件20的边部26的方式部分设置滑动构件30A的情况下，滑动构件30A也能降低该应力。
(第3变形例)
图9是从多层基板的层叠方向对实施方式1的第3变形例中的电气元件内置型多层基板所使用的滑动构件30B进行观察的俯视图。图10是沿着图9中的X-X线的向视剖视图。
如图9及图10所示，本变形例中的滑动构件30B以仅覆盖有源元件20的角部27的方式设置在4个部位。在应力作用于电气元件内置型多层基板的情况下，与有源元件20的表面21的中央部相比，有更大的应力作用于有源元件20的角部27。即使在以仅覆盖有源元件20的角部27的方式部分设置滑动构件30B的情况下，滑动构件30B也能降低该应力。
[实施方式2]
(电气元件内置型多层基板100A)
参照图11，说明本实施方式的电气元件内置型多层基板100A。图11是表示电气元件内置型多层基板100A的剖视图。电气元件内置型多层基板100A包括多层基板10、有源元件20、无源元件24、其它有源元件28、滑动构件30、及辅助构件36。其它有源元件28安装在多层基板10的表面11上。
辅助构件36夹着基材层10E形成在滑动构件30的相反侧。在对基材层10A～10G进行层叠的方向上，辅助构件36配置成与滑动构件30相邻。辅助构件36可由配置在基材层10F的表面上的金属薄板形成。
如图11所示，滑动构件30与辅助构件36由层间布线48连接即可。滑动构件30也可以与引出到背面12上的层间布线48连接。滑动构件30也可以与引出到表面11上的层间布线连接(该情形并未图示)。
在滑动构件30与引出到背面12(或表面11)上的层间布线48进行连接的情况下，引出到背面12(或表面11)上的层间布线48与形成于背面12(或表面11)上的背面电极47(或表面电极)连接即可。作为本实施方式的电气元件内置型多层基板100A，如上所述那样构成。
(电气元件内置型多层基板100A的制造方法)
参照图12，在电气元件内置型多层基板100A(参照图11)的制造方法中，首先，准备基材层10A～10G、具有表面21(主表面)的有源元件20(电气元件)、滑动构件30、及辅助构件36。
滑动构件30通过将配置在基材层10E的表面上的金属薄板以包含有源元件20的表面21的方式按规定的形状形成图案来构成即可。辅助构件36通过从配置在基材层10F的表面上的金属薄板以形成与滑动构件30大致相同的形状及与滑动构件30相对应的位置的方式按规定的形状形成图案来构成即可。将辅助构件36形成图案的工序、与在基材层10F的表面上形成面内布线43的工序在同一工序中实施即可。辅助构件36也可以在准备了作为与构成面内布线43的金属薄板不同的构件后，配置在与滑动构件30相对应的位置。
在将基材层10A～10G层叠、且有源元件20配置在开口部10H内的状态下，对基材层10A～10G进行压接。在将滑动构件30配置在有源元件20的表面21与基材层10E之间的状态下，有源元件20夹在基材层10A～10G(更特定而言，基材层10C及基材层10E)中，形成多层基板10。通过形成该多层基板10，获得内置有源元件20的电气元件内置型多层基板100A。
(作用和效果)
在电气元件内置型多层基板100A中，在将基材层10A～10G层叠的方向上，辅助构件36配置成与滑动构件30相邻。辅助构件36起到应对作用于有源元件20的外部应力的保护构件的作用。即使在由于掉落冲击等原因而导致外部应力作用于有源元件20的情况下，辅助构件36也能减小作用于有源元件20的应力。可进一步有效地抑制有源元件20受到损伤、或有源元件20(端子电极46)与层间布线45的连接发生脱离。
通过利用层间布线48来连接滑动构件30和辅助构件36，从而辅助构件36能进一步减小作用于有源元件20的应力。此外，通过使滑动构件30与引出到多层基板10的背面12上的层间布线48连接，由此层间布线48对有源元件20起到散热构件的作用。在此情况下，可进一步提高有源元件20的散热性。通过使层间布线48与形成在背面12上的背面电极47(金属薄板)连接，从而进一步提高该散热性。
以上，对基于本发明的各实施方式进行了说明，但本次公开的各实施方式在所有方面均是例示，并不是限制性的。可认为本发明的技术范围由权利要求书表示，包含与权利要求书同等意义及范围内的所有变更。例如，上述各实施方式中的滑动构件30由金属箔等金属薄板构成，但滑动构件30只要具有在有源元件20的主表面上、比基材层要易于使有源元件20滑动的功能，就可以由金属薄板以外的构件构成。例如，也可以将在与有源元件20的主表面接触的基材层上涂布硅类树脂或氟类树脂后得到的构件用作为滑动构件30。
标号说明
10多层基板，10A～10G基材层，10H开口部，10S间隙部，11表面，12、22背面，20、28有源元件，21表面(主表面)，24无源元件，25侧面，26边部，27角部，30、30A、30B滑动构件，31粗糙面，32光面，36辅助构件，38接触面，41表面电极，42、47背面电极，43面内布线，44、45、48层间布线，46端子电极，100、100A、100Z电气元件内置型多层基板，100Y电气元件一体型多层基板。

Claims (10)

1.一种电气元件内置型多层基板，其特征在于，包括：
由具有挠性的多个基材层层叠而成的多层基板；
具有主表面、且以夹在多个所述基材层之间的方式内置于所述多层基板中的电气元件；以及
设置在所述电气元件的所述主表面与所述基材层之间的滑动构件。
2.如权利要求1所述的电气元件内置型多层基板，其特征在于，
所述滑动构件是配置于所述基材层上的金属薄板。
3.如权利要求2所述的电气元件内置型多层基板，其特征在于，
所述基材层是具有热塑性的树脂片材，
所述金属薄板是包含光面及表面粗糙度比所述光面要大的粗糙面的金属箔，
所述光面形成为与所述电气元件的所述主表面接触的接触面。
4.如权利要求2所述的电气元件内置型多层基板，其特征在于，
还包括由配置于所述基材层上的所述金属薄板形成的辅助构件，
所述辅助构件在多个所述基材层层叠的方向上，与所述滑动构件夹着所述基材层相邻配置。
5.如权利要求4所述的电气元件内置型多层基板，其特征在于，
还包括层间布线，
所述滑动构件和所述辅助构件由所述层间布线连接。
6.如权利要求1所述的电气元件内置型多层基板，其特征在于，
还包括层间布线，
所述滑动构件与引出到所述多层基板的表面或背面上的所述层间布线连接。
7.如权利要求1所述的电气元件内置型多层基板，其特征在于，
从所述基材层的层叠方向对所述滑动构件进行俯视时，所述滑动构件设置成包含所述电气元件的角部。
8.如权利要求1所述的电气元件内置型多层基板，其特征在于，
在所述基材层与所述电气元件的侧面之间设置有间隙部。
9.如权利要求1所述的电气元件内置型多层基板，其特征在于，
还包括层间布线，
所述电气元件的端子电极与所述层间布线直接连接。
10.一种电气元件内置型多层基板的制造方法，其特征在于，包括：
准备具有挠性的多个基材层、具有主表面的电气元件、以及滑动构件的工序；
在多个所述基材层之间夹置所述电气元件，使得所述滑动构件配置在所述电气元件的所述主表面与所述基材层之间的工序；以及
通过层叠多个所述基材层，从而形成内置有所述电气元件的多层基板的工序。
CN201280012675.7A 2011-03-10 2012-02-20 电气元件内置型多层基板及其制造方法 Expired - Fee Related CN103416112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-053028 2011-03-10
JP2011053028 2011-03-10
PCT/JP2012/053949 WO2012120995A1 (ja) 2011-03-10 2012-02-20 電気素子内蔵型多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN103416112A true CN103416112A (zh) 2013-11-27
CN103416112B CN103416112B (zh) 2016-09-07

Family

ID=46797964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012675.7A Expired - Fee Related CN103416112B (zh) 2011-03-10 2012-02-20 电气元件内置型多层基板及其制造方法

Country Status (4)

Country Link
US (1) US9699892B2 (zh)
JP (1) JP5725152B2 (zh)
CN (1) CN103416112B (zh)
WO (1) WO2012120995A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610105B1 (ja) * 2012-10-22 2014-10-22 株式会社村田製作所 電子部品内蔵モジュール
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法
CN105027692B (zh) * 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
WO2016020396A1 (en) * 2014-08-05 2016-02-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Non-adhesive sliding structure balancing mechanical stress in mounting device
JP6380548B2 (ja) * 2014-10-16 2018-08-29 株式会社村田製作所 複合デバイス
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板，多层印刷电路板及其处理方法
US20080007927A1 (en) * 2005-12-16 2008-01-10 Ibiden Co., Ltd. Multilayered printed circuit board and the manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07314603A (ja) 1993-12-28 1995-12-05 Nippon Denkai Kk 銅張積層体、多層プリント回路板及びそれらの処理方法
JP2006121005A (ja) 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111567A (zh) * 1993-12-28 1995-11-15 日本电解株式会社 敷铜箔层压板，多层印刷电路板及其处理方法
US20080007927A1 (en) * 2005-12-16 2008-01-10 Ibiden Co., Ltd. Multilayered printed circuit board and the manufacturing method thereof

Also Published As

Publication number Publication date
JP5725152B2 (ja) 2015-05-27
CN103416112B (zh) 2016-09-07
JPWO2012120995A1 (ja) 2014-07-17
US20140003011A1 (en) 2014-01-02
US9699892B2 (en) 2017-07-04
WO2012120995A1 (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
KR101161971B1 (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
CN103416112A (zh) 电气元件内置型多层基板及其制造方法
US9484397B2 (en) Component-embedded substrate
US7985926B2 (en) Printed circuit board and electronic component device
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
JP6137360B2 (ja) 高周波線路及び電子機器
US10237978B2 (en) Component built-in multilayer substrate fabricating method
CN101361182B (zh) 无源部件内置式内插板
US10028388B2 (en) Component-embedded substrate
JP5708902B2 (ja) 回路基板およびその製造方法
US9699908B2 (en) Component-embedded board and communication terminal device
JP5708903B2 (ja) 回路基板およびその製造方法
JP5201271B2 (ja) 回路基板及びその製造方法
CN212034479U (zh) 内插器以及电子设备
US8697491B2 (en) Semiconductor package and method of fabricating the same
JP6137789B2 (ja) フラットケーブル
JP2014086617A (ja) 部品内蔵基板およびその製造方法
JP2005026437A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

CF01 Termination of patent right due to non-payment of annual fee