JP2005026437A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005026437A JP2005026437A JP2003190003A JP2003190003A JP2005026437A JP 2005026437 A JP2005026437 A JP 2005026437A JP 2003190003 A JP2003190003 A JP 2003190003A JP 2003190003 A JP2003190003 A JP 2003190003A JP 2005026437 A JP2005026437 A JP 2005026437A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thin film
- main surface
- insulating thin
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタを増設することのできる技術を提供する。
【解決手段】多層配線基板６の主面に導体パターン７ａを形成し、さらに導体パターン７ａを絶縁性薄膜９によって覆った後、この絶縁性薄膜９を介在して、導体パターン７ａ上にその裏面を対向させて半導体チップ１を導電性接着剤１０により接着する。その後、半導体チップ１の主面側に形成されたボンディングパッド４にワイヤ１１を接続して、半導体チップ１からの導通を引き出すことにより、半導体チップ１の裏面と導体パターン７ａとによって絶縁性薄膜９を挟んだ平行平板型のキャパシタＣ１を形成する。
【選択図】 図３
【解決手段】多層配線基板６の主面に導体パターン７ａを形成し、さらに導体パターン７ａを絶縁性薄膜９によって覆った後、この絶縁性薄膜９を介在して、導体パターン７ａ上にその裏面を対向させて半導体チップ１を導電性接着剤１０により接着する。その後、半導体チップ１の主面側に形成されたボンディングパッド４にワイヤ１１を接続して、半導体チップ１からの導通を引き出すことにより、半導体チップ１の裏面と導体パターン７ａとによって絶縁性薄膜９を挟んだ平行平板型のキャパシタＣ１を形成する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、携帯電話用高周波パワーモジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話用高周波パワーモジュールの小型化は、多層配線基板に搭載される受動部品の機能を半導体チップまたは多層配線基板内に取り込むことによって実現されている。
【０００３】
例えば、多層配線基板と、多層配線基板の主面に搭載される少なくとも一つ以上の能動部品および受動部品と、能動部品の電極と多層配線基板の配線とを接続する導電性のワイヤと、多層配線基板の主面を覆うように多層配線基板に固定されるキャップと、多層配線基板の裏面に設けられた多層配線の複数の電極端子とを有する混成集積回路装置が開示されている（例えば、特許文献１参照）。
【０００４】
また、誘電体粉末と樹脂とを混合して成る誘電体基板と、この誘電体基板の両主面に設けられた導体とを備え、積層基板の内部にも配置することができる平板状のコンデンサ内蔵型配線基板が開示されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平９−１１６０９１号公報
【０００６】
【特許文献２】
特開平５−７０６３号公報
【０００７】
【発明が解決しようとする課題】
ところで、携帯電話用高周波パワーモジュールにおける受動部品の多くはキャパシタであり、モジュールの小型化および低価格化のためには、多層配線基板上に搭載されるキャパシタ部品を一つでも多く減らす必要がある。このため、キャパシタを半導体チップまたは多層配線基板内に取り込む製造技術が検討されている。しかしながら、さらなるモジュールの小型化を図るためには、半導体チップまたは多層配線基板内以外においてもキャパシタを構成する必要がある。
【０００８】
本発明の目的は、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタを増設することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、多層配線基板の主面に導体パターンを形成する工程と、導体パターンを厚さ１０μｍ以下の絶縁性薄膜によって覆う工程と、絶縁性薄膜を介在して、導体パターン上にその裏面を対向させて半導体チップを接着する工程と、半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、半導体チップの裏面からの導通を引き出す工程とを有するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
（実施の形態１）
本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法を図１〜図３に示す要部断面図を用いて説明する。図４は、図３に示すキャパシタの回路図である。
【００１４】
まず、図１に示すように、半導体チップ１を用意する。半導体チップ１の主面には、例えばＧａＡｓ素子などの能動素子が形成されている。能動素子に形成された最上層配線２は表面保護膜３で覆われており、その一部に最上層配線２の一部が露出するような開口部が形成されている。この露出した最上層配線２はボンディングパッド４となる。また半導体チップ１の裏面から半導体チップ１の内部にビア５が形成されており、図示はしないが、ビア５を介して半導体チップ１の裏面が半導体チップ１の主面に形成されたボンディングパッド４と電気的に接続されている。
【００１５】
次に、多層配線基板６を用意する。多層配線基板６の内部には、導体層７およびビア（導体膜が埋め込まれたビアホール）８が形成されており、これらを用いて多層配線基板６の内部の配線が形成されている。また多層配線基板６の主面には所定の面積、例えば半導体チップ１の面積とほぼ同程度の面積を有する導体パターン７ａが形成されている。
【００１６】
次に、図２に示すように、導体パターン７ａを厚さ１０μｍ以下の絶縁性薄膜９で覆った後、導電性接着剤１０、例えば銀ペーストを用いて絶縁性薄膜９上にその裏面を対向させて半導体チップ１を接着する。これにより、絶縁性薄膜９が多層配線基板６の主面に形成された導体パターン７ａと半導体チップ１の裏面とに挟まれて平行平板型キャパシタＣ１を構成する。半導体チップ１の裏面と絶縁性薄膜９との間には薄く導電性接着剤１０が入り込むので、平行平板の間隔は絶縁性薄膜９の厚さのみで決定することができる。また半導体チップ１の搭載位置が多少ずれた場合でも導電性接着剤１０のダレによって平行平板の面積はほぼ一定となるので、半導体チップ１の搭載状態によるキャパシタＣ１の容量値のばらつきを防ぐことができる。
【００１７】
例えばＢＳＴまたはＳＴＯなどのペロブスカイト系の強誘電性材料をゾルゲル法などによって多層配線基板６の主面にスピン塗布し、厚さ１０μｍ、比誘電率２００程度の絶縁性薄膜９を形成した場合、２００ｐＦ／ｍｍ２程度の容量値のキャパシタＣ１を実現することができる。
【００１８】
次に、図３に示すように、半導体チップ１の主面に形成されたボンディングパッド４にワイヤ１１を接続し、このワイヤ１１を用いてキャパシタＣ１の一方の電極となる半導体チップ１の裏面からの導通を引き出す。ワイヤ１１は、例えば金細線とすることができる。さらに多層配線基板６の内部に形成された導体層７およびビア８を用いてキャパシタＣ１の他方の電極となる導体パターン７ａからの導通を引き出す。これにより、図４に示すキャパシタＣ１の回路を構成することができる。
【００１９】
このように、本実施の形態１によれば、半導体チップ１の裏面と、半導体チップ１が搭載される多層配線基板６の主面に形成された導体パターン７ａとの間の絶縁性薄膜９を利用してキャパシタＣ１を形成するので、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタＣ１を付け加えることができる。
【００２０】
（実施の形態２）
本発明の実施の形態２である携帯電話用高周波パワーモジュールの一例を図５に示す。図５（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびキャパシタの回路図である。
【００２１】
絶縁性薄膜９を介在して、半導体チップ１の裏面と対向する多層配線基板６の主面に、二つの導体パターン７ｂ，７ｃが形成されている。これにより一つの半導体チップ１を用いて二つのキャパシタＣ２，Ｃ３を構成することができる。なお、ここでは二つの導体パターン７ｂ、７ｃを形成したが、二つ以上の導体パターンを形成してもよく、同時に二つ以上のキャパシタを構成することができる。
【００２２】
（実施の形態３）
本発明の実施の形態３である携帯電話用高周波パワーモジュールの一例を図６に示す。図６（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびＬＣ共振回路の回路図である。
【００２３】
半導体チップ１の主面に導体層からなるインダクタＬ１が形成されており、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｄとの間に絶縁性薄膜９を挟むことによって構成されたキャパシタＣ４とインダクタＬ１とを並列接続することによってＬＣ共振回路が構成されている。
【００２４】
キャパシタＣ４では、半導体チップ１の主面に形成されたボンディングパッド４に接続されるワイヤ１１ａを用いてキャパシタＣ４の一方の電極となる半導体チップ１の裏面からの導通を引き出し、多層配線基板６の内部に形成された導体層７およびビア８を用いてキャパシタＣ４の他方の電極となる導体パターン７ｄからの導通を引き出している。またインダクタＬ１では、一方の電極を半導体チップ１の主面に形成されたボンディングパッド４に接続されたワイヤ１１ａによって引き出し、他方の電極を半導体チップ１の主面に形成されたボンディングパッド１２に接続されたワイヤ１１ｂによって引き出している。
【００２５】
次に、ＬＣ共振回路の変形例を示す。携帯電話用高周波パワーモジュールの変形例を図７に示す。図７（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびＬＣ共振回路の回路図である。
【００２６】
半導体チップ１の主面に導体層からなるインダクタＬ２が形成されており、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｅとの間に絶縁性薄膜９を挟むことによって構成されたキャパシタＣ５とインダクタＬ２とを直列接続することによってＬＣ共振回路が構成されている。
【００２７】
しかしながら、半導体チップ１の主面に形成されたボンディングパッド４に接続されるワイヤ１１がインダクタＬ２の一方の電極、半導体チップ１の裏面がキャパシタＣ５およびインダクタＬ２の共通の電極、導体パターン７ｅがキャパシタＣ５の他方の電極となっており、ワイヤ１１からＬＣ共振回路の一方の配線が引き出され、導体パターン７ｅからＬＣ共振回路の他方の配線が引き出される。
【００２８】
なお、本実施の形態３では、半導体チップ１の主面にインダクタＬ１，Ｌ２を形成したが、これに限定されるものではなく、抵抗素子などの受動素子やＧａＡｓ素子などの能動素子を形成することができる。
【００２９】
このように、本実施の形態３によれば、半導体チップ１の主面に導体膜からなるインダクタＬ１，Ｌ２を形成し、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｄ，７ｅとの間に絶縁性薄膜９を挟み込んだキャパシタＣ４，Ｃ５を形成することにより、高周波信号の整合のために重要な回路を相対的に小さい面積で形成することができる。
【００３０】
（実施の形態４）
本発明の実施の形態４である携帯電話用高周波パワーモジュールの一例を図８に示す。図８（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびキャパシタの回路図である。
【００３１】
半導体チップ１が搭載される多層配線基板６の主面に、面積の異なる導体パターン７ｆおよび導体パターン７ｇを互いに離して形成する。これら導体パターン７ｆ，７ｇは絶縁性薄膜９で覆われており、導体パターン７ｆ上に半導体チップ１を搭載することにより、半導体チップ１の裏面を一方の電極とし、導体パターン７ｆを他方の電極とした第１の容量値を有するキャパシタＣ６が構成され、導体パターン７ｇ上に半導体チップ１を搭載することにより、半導体チップ１の裏面を一方の電極とし、導体パターン７ｇを他方の電極とした第１の容量値とは異なる第２の容量値を有するキャパシタＣ７が構成される。導体パターン７ｆ，７ｇは多層配線基板６の内部に形成された導体層７およびビア８に接続されており、これらを用いて導体パターン７ｆ，７ｇからの導通を引き出す。なお、ここでは二つの導体パターン７ｆ、７ｇを形成したが、二つ以上の導体パターンを形成してもよい。
【００３２】
このように、本実施の形態４によれば、多層配線基板６の主面に複数個の導体パターンを用意し、半導体チップ１を搭載する位置を選択することによって、容量値の異なるキャパシタＣ６またはキャパシタＣ７を接続することができるので、キャパシタの容量値が製造時に選択可能となるモジュールを実現することができる。
【００３３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３４】
例えば、前記実施の形態では、本発明を携帯電話用高周波パワーモジュールに適用した場合について説明したが、例えば化合物半導体を半導体チップに用い、小型化が要求されるハイブリッドＩＣなど、全てのハイブリッドＩＣに適用することができる。
【００３５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３６】
半導体チップの裏面と、半導体チップが搭載される多層配線基板の主面に形成された導体パターンとの間に絶縁性薄膜を挟むことにより、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタを増設することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図２】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図３】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図４】本発明の実施の形態１である携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【図５】（ａ）は、本発明の実施の形態２である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【図６】（ａ）は、本発明の実施の形態３である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるＬＣ回路の回路図である。
【図７】（ａ）は、本発明の実施の形態３である携帯電話用高周波パワーモジュールの変形例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるＬＣ回路の回路図である。
【図８】（ａ）は、本発明の実施の形態４である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【符号の説明】
１ 半導体チップ
２ 最上層配線
３ 表面保護膜
４ ボンディングパッド
５ ビア
６ 多層配線基板
７ 導体層
７ａ 導体パターン
７ｂ 導体パターン
７ｃ 導体パターン
７ｄ 導体パターン
７ｅ 導体パターン
７ｆ 導体パターン
７ｇ 導体パターン
８ ビア
９ 絶縁性薄膜
１０ 導電性接着剤
１１ ワイヤ
１１ａ ワイヤ
１１ｂ ワイヤ
１２ ボンディングパッド
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ３ キャパシタ
Ｃ４ キャパシタ
Ｃ５ キャパシタ
Ｃ６ キャパシタ
Ｃ７ キャパシタ
Ｌ１ インダクタ
Ｌ２ インダクタ
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、携帯電話用高周波パワーモジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話用高周波パワーモジュールの小型化は、多層配線基板に搭載される受動部品の機能を半導体チップまたは多層配線基板内に取り込むことによって実現されている。
【０００３】
例えば、多層配線基板と、多層配線基板の主面に搭載される少なくとも一つ以上の能動部品および受動部品と、能動部品の電極と多層配線基板の配線とを接続する導電性のワイヤと、多層配線基板の主面を覆うように多層配線基板に固定されるキャップと、多層配線基板の裏面に設けられた多層配線の複数の電極端子とを有する混成集積回路装置が開示されている（例えば、特許文献１参照）。
【０００４】
また、誘電体粉末と樹脂とを混合して成る誘電体基板と、この誘電体基板の両主面に設けられた導体とを備え、積層基板の内部にも配置することができる平板状のコンデンサ内蔵型配線基板が開示されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平９−１１６０９１号公報
【０００６】
【特許文献２】
特開平５−７０６３号公報
【０００７】
【発明が解決しようとする課題】
ところで、携帯電話用高周波パワーモジュールにおける受動部品の多くはキャパシタであり、モジュールの小型化および低価格化のためには、多層配線基板上に搭載されるキャパシタ部品を一つでも多く減らす必要がある。このため、キャパシタを半導体チップまたは多層配線基板内に取り込む製造技術が検討されている。しかしながら、さらなるモジュールの小型化を図るためには、半導体チップまたは多層配線基板内以外においてもキャパシタを構成する必要がある。
【０００８】
本発明の目的は、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタを増設することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、多層配線基板の主面に導体パターンを形成する工程と、導体パターンを厚さ１０μｍ以下の絶縁性薄膜によって覆う工程と、絶縁性薄膜を介在して、導体パターン上にその裏面を対向させて半導体チップを接着する工程と、半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、半導体チップの裏面からの導通を引き出す工程とを有するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
（実施の形態１）
本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法を図１〜図３に示す要部断面図を用いて説明する。図４は、図３に示すキャパシタの回路図である。
【００１４】
まず、図１に示すように、半導体チップ１を用意する。半導体チップ１の主面には、例えばＧａＡｓ素子などの能動素子が形成されている。能動素子に形成された最上層配線２は表面保護膜３で覆われており、その一部に最上層配線２の一部が露出するような開口部が形成されている。この露出した最上層配線２はボンディングパッド４となる。また半導体チップ１の裏面から半導体チップ１の内部にビア５が形成されており、図示はしないが、ビア５を介して半導体チップ１の裏面が半導体チップ１の主面に形成されたボンディングパッド４と電気的に接続されている。
【００１５】
次に、多層配線基板６を用意する。多層配線基板６の内部には、導体層７およびビア（導体膜が埋め込まれたビアホール）８が形成されており、これらを用いて多層配線基板６の内部の配線が形成されている。また多層配線基板６の主面には所定の面積、例えば半導体チップ１の面積とほぼ同程度の面積を有する導体パターン７ａが形成されている。
【００１６】
次に、図２に示すように、導体パターン７ａを厚さ１０μｍ以下の絶縁性薄膜９で覆った後、導電性接着剤１０、例えば銀ペーストを用いて絶縁性薄膜９上にその裏面を対向させて半導体チップ１を接着する。これにより、絶縁性薄膜９が多層配線基板６の主面に形成された導体パターン７ａと半導体チップ１の裏面とに挟まれて平行平板型キャパシタＣ１を構成する。半導体チップ１の裏面と絶縁性薄膜９との間には薄く導電性接着剤１０が入り込むので、平行平板の間隔は絶縁性薄膜９の厚さのみで決定することができる。また半導体チップ１の搭載位置が多少ずれた場合でも導電性接着剤１０のダレによって平行平板の面積はほぼ一定となるので、半導体チップ１の搭載状態によるキャパシタＣ１の容量値のばらつきを防ぐことができる。
【００１７】
例えばＢＳＴまたはＳＴＯなどのペロブスカイト系の強誘電性材料をゾルゲル法などによって多層配線基板６の主面にスピン塗布し、厚さ１０μｍ、比誘電率２００程度の絶縁性薄膜９を形成した場合、２００ｐＦ／ｍｍ２程度の容量値のキャパシタＣ１を実現することができる。
【００１８】
次に、図３に示すように、半導体チップ１の主面に形成されたボンディングパッド４にワイヤ１１を接続し、このワイヤ１１を用いてキャパシタＣ１の一方の電極となる半導体チップ１の裏面からの導通を引き出す。ワイヤ１１は、例えば金細線とすることができる。さらに多層配線基板６の内部に形成された導体層７およびビア８を用いてキャパシタＣ１の他方の電極となる導体パターン７ａからの導通を引き出す。これにより、図４に示すキャパシタＣ１の回路を構成することができる。
【００１９】
このように、本実施の形態１によれば、半導体チップ１の裏面と、半導体チップ１が搭載される多層配線基板６の主面に形成された導体パターン７ａとの間の絶縁性薄膜９を利用してキャパシタＣ１を形成するので、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタＣ１を付け加えることができる。
【００２０】
（実施の形態２）
本発明の実施の形態２である携帯電話用高周波パワーモジュールの一例を図５に示す。図５（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびキャパシタの回路図である。
【００２１】
絶縁性薄膜９を介在して、半導体チップ１の裏面と対向する多層配線基板６の主面に、二つの導体パターン７ｂ，７ｃが形成されている。これにより一つの半導体チップ１を用いて二つのキャパシタＣ２，Ｃ３を構成することができる。なお、ここでは二つの導体パターン７ｂ、７ｃを形成したが、二つ以上の導体パターンを形成してもよく、同時に二つ以上のキャパシタを構成することができる。
【００２２】
（実施の形態３）
本発明の実施の形態３である携帯電話用高周波パワーモジュールの一例を図６に示す。図６（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびＬＣ共振回路の回路図である。
【００２３】
半導体チップ１の主面に導体層からなるインダクタＬ１が形成されており、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｄとの間に絶縁性薄膜９を挟むことによって構成されたキャパシタＣ４とインダクタＬ１とを並列接続することによってＬＣ共振回路が構成されている。
【００２４】
キャパシタＣ４では、半導体チップ１の主面に形成されたボンディングパッド４に接続されるワイヤ１１ａを用いてキャパシタＣ４の一方の電極となる半導体チップ１の裏面からの導通を引き出し、多層配線基板６の内部に形成された導体層７およびビア８を用いてキャパシタＣ４の他方の電極となる導体パターン７ｄからの導通を引き出している。またインダクタＬ１では、一方の電極を半導体チップ１の主面に形成されたボンディングパッド４に接続されたワイヤ１１ａによって引き出し、他方の電極を半導体チップ１の主面に形成されたボンディングパッド１２に接続されたワイヤ１１ｂによって引き出している。
【００２５】
次に、ＬＣ共振回路の変形例を示す。携帯電話用高周波パワーモジュールの変形例を図７に示す。図７（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびＬＣ共振回路の回路図である。
【００２６】
半導体チップ１の主面に導体層からなるインダクタＬ２が形成されており、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｅとの間に絶縁性薄膜９を挟むことによって構成されたキャパシタＣ５とインダクタＬ２とを直列接続することによってＬＣ共振回路が構成されている。
【００２７】
しかしながら、半導体チップ１の主面に形成されたボンディングパッド４に接続されるワイヤ１１がインダクタＬ２の一方の電極、半導体チップ１の裏面がキャパシタＣ５およびインダクタＬ２の共通の電極、導体パターン７ｅがキャパシタＣ５の他方の電極となっており、ワイヤ１１からＬＣ共振回路の一方の配線が引き出され、導体パターン７ｅからＬＣ共振回路の他方の配線が引き出される。
【００２８】
なお、本実施の形態３では、半導体チップ１の主面にインダクタＬ１，Ｌ２を形成したが、これに限定されるものではなく、抵抗素子などの受動素子やＧａＡｓ素子などの能動素子を形成することができる。
【００２９】
このように、本実施の形態３によれば、半導体チップ１の主面に導体膜からなるインダクタＬ１，Ｌ２を形成し、半導体チップ１の裏面と多層配線基板６の主面に形成された導体パターン７ｄ，７ｅとの間に絶縁性薄膜９を挟み込んだキャパシタＣ４，Ｃ５を形成することにより、高周波信号の整合のために重要な回路を相対的に小さい面積で形成することができる。
【００３０】
（実施の形態４）
本発明の実施の形態４である携帯電話用高周波パワーモジュールの一例を図８に示す。図８（ａ）および（ｂ）は、それぞれモジュールの要部断面図およびキャパシタの回路図である。
【００３１】
半導体チップ１が搭載される多層配線基板６の主面に、面積の異なる導体パターン７ｆおよび導体パターン７ｇを互いに離して形成する。これら導体パターン７ｆ，７ｇは絶縁性薄膜９で覆われており、導体パターン７ｆ上に半導体チップ１を搭載することにより、半導体チップ１の裏面を一方の電極とし、導体パターン７ｆを他方の電極とした第１の容量値を有するキャパシタＣ６が構成され、導体パターン７ｇ上に半導体チップ１を搭載することにより、半導体チップ１の裏面を一方の電極とし、導体パターン７ｇを他方の電極とした第１の容量値とは異なる第２の容量値を有するキャパシタＣ７が構成される。導体パターン７ｆ，７ｇは多層配線基板６の内部に形成された導体層７およびビア８に接続されており、これらを用いて導体パターン７ｆ，７ｇからの導通を引き出す。なお、ここでは二つの導体パターン７ｆ、７ｇを形成したが、二つ以上の導体パターンを形成してもよい。
【００３２】
このように、本実施の形態４によれば、多層配線基板６の主面に複数個の導体パターンを用意し、半導体チップ１を搭載する位置を選択することによって、容量値の異なるキャパシタＣ６またはキャパシタＣ７を接続することができるので、キャパシタの容量値が製造時に選択可能となるモジュールを実現することができる。
【００３３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３４】
例えば、前記実施の形態では、本発明を携帯電話用高周波パワーモジュールに適用した場合について説明したが、例えば化合物半導体を半導体チップに用い、小型化が要求されるハイブリッドＩＣなど、全てのハイブリッドＩＣに適用することができる。
【００３５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３６】
半導体チップの裏面と、半導体チップが搭載される多層配線基板の主面に形成された導体パターンとの間に絶縁性薄膜を挟むことにより、携帯電話用高周波パワーモジュールのサイズを変えることなく、キャパシタを増設することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図２】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図３】本発明の実施の形態１である携帯電話用高周波パワーモジュールの製造方法の一例を示す要部断面図である。
【図４】本発明の実施の形態１である携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【図５】（ａ）は、本発明の実施の形態２である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【図６】（ａ）は、本発明の実施の形態３である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるＬＣ回路の回路図である。
【図７】（ａ）は、本発明の実施の形態３である携帯電話用高周波パワーモジュールの変形例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるＬＣ回路の回路図である。
【図８】（ａ）は、本発明の実施の形態４である携帯電話用高周波パワーモジュールの一例を示す要部断面図、（ｂ）は、同図（ａ）に示した携帯電話用高周波パワーモジュールが備えるキャパシタの回路図である。
【符号の説明】
１ 半導体チップ
２ 最上層配線
３ 表面保護膜
４ ボンディングパッド
５ ビア
６ 多層配線基板
７ 導体層
７ａ 導体パターン
７ｂ 導体パターン
７ｃ 導体パターン
７ｄ 導体パターン
７ｅ 導体パターン
７ｆ 導体パターン
７ｇ 導体パターン
８ ビア
９ 絶縁性薄膜
１０ 導電性接着剤
１１ ワイヤ
１１ａ ワイヤ
１１ｂ ワイヤ
１２ ボンディングパッド
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ３ キャパシタ
Ｃ４ キャパシタ
Ｃ５ キャパシタ
Ｃ６ キャパシタ
Ｃ７ キャパシタ
Ｌ１ インダクタ
Ｌ２ インダクタ
Claims (5)
- （ａ）多層配線基板の主面に導体パターンを形成する工程と、
（ｂ）前記導体パターンを絶縁性薄膜によって覆う工程と、
（ｃ）前記絶縁性薄膜を介在して、前記導体パターン上にその裏面を対向させて半導体チップを接着する工程と、
（ｄ）前記半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、前記半導体チップの裏面からの導通を引き出す工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）多層配線基板の主面に導体パターンを形成する工程と、
（ｂ）前記導体パターンを厚さ１０μｍ以下の絶縁性薄膜によって覆う工程と、
（ｃ）前記絶縁性薄膜を介在して、前記導体パターン上にその裏面を対向させて半導体チップを接着する工程と、
（ｄ）前記半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、前記半導体チップの裏面からの導通を引き出す工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）多層配線基板の主面に複数の導体パターンを形成する工程と、
（ｂ）前記複数の導体パターンを絶縁性薄膜によって覆う工程と、
（ｃ）前記絶縁性薄膜を介在して、前記複数の導体パターン上にその裏面を対向させて半導体チップを接着する工程と、
（ｄ）前記半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、前記半導体チップの裏面からの導通を引き出す工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）多層配線基板の主面に導体パターンを形成する工程と、
（ｂ）前記導体パターンを絶縁性薄膜によって覆う工程と、
（ｃ）前記絶縁性薄膜を介在して、前記導体パターン上にその裏面を対向させて半導体チップを接着する工程と、
（ｄ）前記半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、前記半導体チップの裏面からの導通を引き出す工程とを有し、
前記半導体チップの主面に受動素子が形成されていることを特徴とする半導体装置の製造方法。 - （ａ）多層配線基板の主面に面積が互いに異なる複数の導体パターンを形成する工程と、
（ｂ）前記複数の導体パターンを絶縁性薄膜によって覆う工程と、
（ｃ）前記絶縁性薄膜を介在して、前記複数の導体パターンのうちいずれか一つの導体パターン上にその裏面を対向させて半導体チップを接着する工程と、
（ｄ）前記半導体チップの主面に形成されたボンディングパッドにワイヤを接続して、前記半導体チップの裏面からの導通を引き出す工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190003A JP2005026437A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003190003A JP2005026437A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026437A true JP2005026437A (ja) | 2005-01-27 |
Family
ID=34188011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003190003A Pending JP2005026437A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005026437A (ja) |
-
2003
- 2003-07-02 JP JP2003190003A patent/JP2005026437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424233B1 (en) | Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted | |
| US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| US7046501B2 (en) | Capacitor-embedded substrate | |
| US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR101401863B1 (ko) | 커패시터 내장형 인쇄회로기판 및 그 제조방법 | |
| WO2007037275A1 (ja) | 電子回路接続構造体およびその製造方法 | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| JP2004296613A (ja) | 半導体装置 | |
| CN103460822A (zh) | 芯片元器件内置树脂多层基板及其制造方法 | |
| WO2005122247A1 (ja) | 複合型電子部品 | |
| US20040207059A1 (en) | Package structure with a cavity | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| US20040209387A1 (en) | Method for making a package structure with a cavity | |
| JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW201228490A (en) | Wiring board | |
| JP2004022667A (ja) | 半導体モジュール構造 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP2003060107A (ja) | 半導体モジュール | |
| KR20080058987A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2019179865A (ja) | 回路基板及び回路基板の製造方法 | |
| JP2005026437A (ja) | 半導体装置の製造方法 | |
| JP4078723B2 (ja) | コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。 | |
| JP4413305B2 (ja) | Ｉｃカード | |
| JP4458033B2 (ja) | 積層型電子回路構造体とその製造方法 | |
| KR101382706B1 (ko) | 적층형 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |