CN103404245A - 混合芯部通孔和过孔 - Google Patents

混合芯部通孔和过孔 Download PDF

Info

Publication number
CN103404245A
CN103404245A CN2011800595702A CN201180059570A CN103404245A CN 103404245 A CN103404245 A CN 103404245A CN 2011800595702 A CN2011800595702 A CN 2011800595702A CN 201180059570 A CN201180059570 A CN 201180059570A CN 103404245 A CN103404245 A CN 103404245A
Authority
CN
China
Prior art keywords
pth
semiconductor device
conductive welding
welding disk
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800595702A
Other languages
English (en)
Other versions
CN103404245B (zh
Inventor
M·K·罗伊
I·A·萨拉马
Y·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103404245A publication Critical patent/CN103404245A/zh
Application granted granted Critical
Publication of CN103404245B publication Critical patent/CN103404245B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种半导体器件基板，包括作为层叠芯部的前侧区段和后侧区段，所述层叠芯部设置在第一芯部的前侧表面和后侧表面上。所述第一芯部具有圆柱形的镀覆通孔，该镀覆通孔被镀覆了金属且填充有空芯材料。所述前侧区段和所述后侧区段具有激光钻的锥形过孔，所述锥形过孔填充有导电材料且被耦合至所述镀覆通孔。所述后侧区段包含与所述前侧区段连通的整体的电感器线圈。所述第一芯部和层叠芯部形成具有整体的电感器线圈的、混合芯部半导体器件基板。

Description

混合芯部通孔和过孔
背景技术
所公开的实施例涉及半导体器件基板以及将它们耦合到半导体器件的工艺。
附图说明
为了理解获得实施例的方式，将参考附图对上面简述的各种实施例进行更具体的描述。这些附图所示出的实施例未必是按照比例绘制的，也不应理解为对范围的限制。某些实施例将通过使用附图来更加具体详细地描述和解释，在附图中:
图1a是根据示例性实施例的半导体器件基板在处理过程中的截面图；
图1b是根据实施例的图1a所示的半导体器件基板在进一步处理后的截面图；
图1c是根据实施例的图1b所示的第一半导体器件基板在进一步处理后的截面图；
图1d是根据实施例的图1c所示的半导体器件基板在进一步处理后的截面图；
图2是根据示例性实施例的半导体器件基板的一部分的透视图；
图3是根据示例性实施例的半导体器件基板的一部分的俯视图；
图4是根据示例性实施例的半导体器件基板的所选择的特征的截面图；
图5是根据几个实施例的工艺和方法流程图；以及
图6是根据实施例的计算机系统的示意图。
具体实施方式
现在将参考附图，其中相同的结构被赋予相同的附图标记。为了将各个实施例的结构表示得更清楚，在此所包含的附图是集成电路结构的图解表示。因此，所制造的集成电路结构的实际的形态（例如在显微照片中）可能呈现为不同的形态，然而仍然包含所例示的实施例的所要求保护的结构。此外，这些附图可以仅示出对理解所例示的实施例有帮助的结构。本领域所公知的另外的结构可能没有包含在附图中以保持附图的清晰。
图la是根据示例性实施例的半导体器件基板100在处理过程中的截面图。用钻有通孔112的第一芯部（core）110来处理所述半导体器件基板100，该通孔112从第一前侧表面114连通到第一后侧表面116。在成品设备被用作刀片式服务器的一部分的情况下，第一芯部110根据实施例整体具有从400μm到700μm范围的厚度122。在实施例中，所述通孔112已被机械钻钻孔，从而使得通孔112具有基本上正圆柱的形状因子，其中以宽度118和厚度122的实施例作为尺寸的描述。在实施例中，所述通孔112已由激光钻孔工艺形成，从而使得该形状因子可以是锥形的。如所示出的，所述通孔112具有正圆柱形形状因子。
在实施例中，所述第一芯部110是诸如机织玻璃纤维材料以及环氧树脂（FR4）材料之类的预浸渍材料。根据给定的应用，第一芯部110可以采用其他的结构。
通孔112可以具有在从80微米（μm）到200μm的范围内的宽度118。在实施例中，通孔112具有在从100μm到120μm的范围内的宽度。对称线120将第一芯部110垂直于Z方向二等分，该对称线120位于X-Y方向（Y方向是进入和离开该图的平面的方向）的平面内。
图lb是根据实施例的图la中所示的半导体器件基板在进一步处理之后的截面图。已对半导体器件基板101进行了处理，以在通孔壁上形成通孔镀覆层124，由此形成镀覆通孔（PTH）。根据实施例，通过无电镀覆工艺来形成PTH124。在形成PTH124之后，对前侧表面114和后侧表面116进行抛光以去除任何不在PTH124的形状因子内的镀覆层。
在实施例中，PTH124是铜金属。在实施例中，采用无电镀铜技术来形成PTH124，该技术通过使用铜溶液来实施，该铜溶液使用胞嘧啶作为稳定剂并且使用乙二胺四乙酸（EDTA），PH值为13，温度为50°C。在示例性实施例中，快速无电镀覆通过铜溶液来实施，该铜溶液使用苯并三唑作为稳定剂并且使用EDTA，PH值为13，温度为50°C。在示例性实施例中，快速无电镀覆通过铜溶液来实施，该铜溶液使用2-巯基苯并噻唑作为稳定剂并且使用EDTA，PH值为13，温度为50°C。
PTH124填充有例如环氧材料之类的具有较低或零磁性质（quality）的填充物126。像这样，在填充物126是无磁性的情况下，它可以称为“空芯（air core）”填充物126。可以通过将流体填充物材料126压入PTH124，使其固化，并将前侧表面114和后侧表面116平坦化以除去任何不在PTH124的形状因子内的不必要的填充物材料。在实施例中，填充物126是具有颗粒无机填充物的块体（bulk）有机材料。在实施例中，填充物126是具有二氧化硅颗粒填充物的环氧树脂块体材料。其他的材料可以用于块体填充物和所述颗粒填充物。
在安置了填充物126之后，例如通过使用PTH124作为阴极的电镀进一步处理PTH124使其具有PTH盖128。其后，进一步进行抛光和平坦化以去除任何处于PTH124的形状因子之外的、PTH盖128的多余的导电材料。在实施例中，PTH124的镀覆层是通过无电镀覆形成的铜，且PTH盖128是电镀铜。除了明确地另外阐明的情况，以下可以将PTH124的形状因子内的整个结构（包括填充物126和PTH盖128）称为PTH124。
图1c是根据实施例的图1b所示的第一半导体器件基板在进一步处理后的截面图。已通过对金属膜进行减成构图处理了半导体器件基板102，以形成第一前侧通孔导电焊盘1F以及第一后侧通孔导电焊盘1B，所述第一前侧通孔导电焊盘1F在第一侧114上与PTH124接触（参见图1b），所述第一后侧通孔导电焊盘1B在第二侧116上与PTH124接触。在下文中，第一前侧通孔导电焊盘1F将称为第一前侧焊盘1F。在下文中，第一后侧通孔导电焊盘IB将称为第一后侧焊盘IB。可以看出的是，第一前侧焊盘1F在X方向上具有前侧尺寸130，且可以看出的是，第一后侧焊盘IB具有与所述第一前侧焊盘1F的前侧尺寸不同的后侧尺寸132。如将要例示的那样，第一后侧焊盘1B是电感器线圈结构的一部分。如图所示，第一后侧焊盘1B也可以比其他的通孔导电焊盘更厚。
根据区段（section），半导体器件基板102可以分为前侧板区段102F和后侧板区段102B。该前侧板区段100F典型地将更靠近例如服务器型处理器之类的半导体器件，该后侧板区段100B典型地将更靠近例如刀片式母板之类的母板，且靠近例如AC电源之类的电源和电源连接部。根据实施例，后侧板区段102B将包括用于服务器处理器的整体的（integral）电感器线圈，所述服务器处理器将被安装在前侧板区段102F之上。
进一步的处理包括形成第二芯部134（包括第二前侧芯部134F和第二后侧芯部134B），该第二芯部134被设置为前侧板区段102F和后侧板区段102B两者的一部分。第二芯部134可以称为层叠第二芯部134。第二芯部134可以称为层叠-芯部基板134。可以通过针对前侧区段和后侧区段中的每一个区段旋涂流体材料、固化、平坦化并重复来形成第二芯部134。其后，使用激光钻孔技术来形成通孔，该通孔大致配合在PTH124的形状因子的垂直投影（在Z方向上）内或者至少部分地配合在PTH124的形状因子的垂直投影（在Z方向上）内。如图所示，第一前侧锥形接触部136具有锥形形状因子，因为第二芯部134是被激光钻孔的。通过电镀例如铜来形成第一前侧锥形接触部136以及第一后侧锥形接触部137，之后进行平坦化以得到第二前侧表面214和第二后侧表面216。第一前侧锥形接触部l36具有顶部宽度146，该顶部宽度146在PTH124的Z方向的投影（通孔宽度118）之内或至少部分地在PTH124的Z方向投影之内。在进行处理期间可能发生一些偏移，根据给定的设计规则该偏移可以是有益处的，但是电连接连续性通过第一前侧导电焊盘IF的存在而保持。
半导体器件基板102的层间的垂直间距包括导电焊盘的厚度和第二芯部134的厚度两者。在实施例中，第一后侧导电焊盘1B具有在从30μm到70μm的范围内的厚度138。在实施例中，第一后侧导电焊盘1B具有35μm的厚度138。在实施例中，第一前侧导电焊盘具有在从30μm到70μm的范围内的厚度140。在实施例中，第一前侧导电焊盘1F具有35μm的厚度140。
第二芯部134的厚度（在Z方向上）被测量为除了导电焊盘的厚度之外的那部分。在实施例中，第二前侧芯部134F和第二后侧芯部134B中的每一个都分别具有附加厚度142和144，该附加厚度在从50-100μm的范围内。在实施例中，第二前侧芯部134F和第二后侧芯部134B中的每一个都分别具有附加厚度142和144，该附加厚度在从60-75μm的范围内。
进一步的处理包括形成第二前侧锥形接触导电焊盘2F以及第二后侧锥形接触导电焊盘2B。以下，第二前侧锥形接触导电焊盘2F将称为第二前侧焊盘2F，第二后侧锥形接触导电焊盘2B将称为第二后侧焊盘2B。如本公开内容所介绍的那样，这些锥形接触导电焊盘的厚度可以与第一前侧通孔导电焊盘IF和第一后侧通孔导电焊盘IB的厚度范围分别相同。
图1d是根据实施例的图1c所示的半导体器件基板在进一步处理后的截面图。根据区段，半导体器件基板103可以分为前侧板区段103F和后侧板区段103B。半导体器件基板103可以称为包含电感器的半导体器件基板103。如图lc所示，可以看出后侧板区段103B是增强的后侧板区段102B。类似地，可以看出前侧板区段103F是增强的前侧板区段102B。总地来说，半导体器件基板103可以称为混合芯部半导体器件基板103。
已利用包括后继（subsequent）前侧芯部148F和后继后侧芯部148B的后继芯部148对半导体器件基板103进行了处理。后继芯部148可以称为层叠后继芯部148。总地来说，前侧板区段103F和后侧板区段103B可以称为层叠在第一芯部110上的层叠芯部基板。
处理也包括对后继过孔进行激光钻孔，该后继过孔是层叠芯部的通孔。所述层叠芯部的通孔填充有相应的前侧后继锥形接触部150和后侧后继锥形接触部152。进一步的处理也包括通过减成工艺形成前侧后继通孔导电焊盘3F和后侧后继通孔导电焊盘3B。在下文中，所述前侧后继通孔导电焊盘3F将称为前侧后继焊盘3F，所述后侧后继通孔导电焊盘3B将称为后侧后继焊盘3B。
目前可以理解的是，根据给定的应用功用，可以在第一芯部层110上制造多于两个的层叠芯部层，以形成层叠芯部基板。在示例性实施例中，在相应的第一前侧后继芯部层和第一后侧后继芯部层之间制造第二前侧芯部层和第二后侧芯部层。命名采用“后继”作为最后一个层叠芯部层，以使得在这个实施例中，第一、第二以及后继层叠芯部层在前侧板区段103F上合计为三层，且在后侧板区段103B上合计为三层。在实施例中，对于前侧板区段103F和后侧板区段103B中的每一个区段，层叠芯部层的数量在1-5之间。在实施例中，对于前侧板区段103F和后侧板区段103B中的每一个区段，层叠芯部层的数量在6-10之间。
半导体器件基板103的整体厚度的范围可以为约850μm-1400μm。在实施例中，每一个通孔导电焊盘均具有35μm的厚度，每一个层叠芯部层增加60μm的附加高度，以使得与厚度为400μm第一芯部层110一起，得到半导体器件基板103的总计650μm的厚度。在实施例中，每一个通孔导电焊盘均具有35μm的厚度，每一个层叠芯部层增加60μm的附加高度，以使得与厚度为700μm的第一芯部层110一起，得到半导体器件基板103的总计950μm的厚度。在实施例中，每一个通孔导电焊盘均具有35μm的厚度，每一个层叠芯部层增加75μm的附加高度，以使得与厚度为400μm的第一芯部层110一起，得到半导体器件基板103的总计910μm的厚度。在实施例中，每一个通孔导电焊盘均具有35μm的厚度，每一个层叠芯部层增加75μm的附加高度，以使得与厚度为700μm的第一芯部层110一起，得到半导体器件基板103的总计1210μm的厚度。在实施例中，每5个层叠芯部层基板合计具有1400μm的厚度。
可以看出，半导体器件基板103包括3个层叠层。可以理解的是，半导体器件基板103可以分为两个层叠芯部层134F和134B，两个层叠芯部层148F和148B，以及第一芯部层110。将每一个芯部层与任意其它层相关联地称为层叠层是有用的。
图2是根据示例性实施例的半导体器件基板的一部分的透视图。半导体器件基板200可以称为包含电感器的半导体器件基板200。所述半导体器件基板200所代表的后侧结构的位置与图1d中示出的对称线120以下描绘的后侧板区段103B类似；图中示出了类似的对称线220。对称线220指出在线220之上和之下的PTH224的对称的量。可以看出，PTH224是连通来自整体的电感器线圈的电感器变换电流的耦合部。
PTH224被组装到第一后侧通孔导电焊盘1B（第一后侧焊盘1B）。未示出但存在：与图1d中示出的第一后侧锥形接触部138类似的第一后侧锥形接触部，以及位置与也在图1d中示出的后侧后继锥形接触部152的位置类似的第二后侧填充过孔。第一后侧锥形接触部基本上在PTH224的投影形状因子的正下方，且第一后侧锥形接触部使第一后侧焊盘1B和第二后侧焊盘2B之间电接触。第二后侧填充过孔使第二后侧焊盘2B和第三后侧焊盘3B之间电接触。
存在第三后侧填充过孔，该第三后侧填充过孔与第二后侧填充孔和第一后侧锥形接触部类似。所述第三后侧填充过孔未示出但其使第三后侧焊盘3B和后侧后继焊盘4B之间电接触。可以看出，在例示的实施例中，后侧后继焊盘4B是第四通孔导电焊盘4B，且在该实施例中示出为底部，或在该实施例中，示出为半导体器件基板200中的最后一个导电焊盘。
互补的结构被示出为半导体器件基板200的一部分，该互补的结构包括互补的PTH224C以及与对称线220位于同一水平位置的互补的对称线220C。互补的PTH224C被组装到互补的第一后侧通孔导电焊盘1BC（“互补的第一后侧焊盘1BC”）。未示出但存在：与图1d中示出的第一后侧锥形接触部138类似的互补的第一后侧锥形接触部，以及位置与后侧后继锥形接触部152的位置类似的互补的第二后侧填充过孔。互补的第一后侧锥形接触部使互补的后侧焊盘1BC和互补的第二后侧焊盘2BC之间电接触。互补的第二后侧填充过孔使互补的第二后侧焊盘2BC和互补的第三后侧焊盘3BC之间电接触。
互补的第三后侧填充过孔未示出但是其使互补的第三后侧焊盘3BC和互补的后侧后继焊盘4BC之间电接触。可以看出，在例示的实施例中，互补的后侧后继焊盘4BC是互补的第四焊盘4BC，且在该实施例中被示出为半导体器件基板200中的互补的底部导电焊盘4BC。在实施例中，从前景观察，采用了连接器过孔260和262。连接器过孔也可以用在半导体器件基板200后面或背景中，这在图中挡住了。
仅使用互补的第一后侧焊盘1BC和第一后侧焊盘1B在半导体器件中建立电感线圈。通过使电流能够首先流过互补的第一后侧焊盘1BC然后流到第一后侧焊盘1B来建立感应效应。最终，在建立感应效应之后，电流向上流经PTH224并流向安装在前侧板区段之上的处理器（未图示）。
在实施例中，通过使用若干个通孔导电焊盘中的每一个导电焊盘来在半导体器件基板200中建立电感线圈，因为它们每一个都具有模拟新月形状。感应通过以下方式建立：使电流能够在导电焊盘和互补的导电焊盘之间流动以使得该电流可以首先在X-Y平面内、以螺旋线圈电流的形式流经相继的互补的焊盘和初始焊盘，接着向上流经PTH以接近前侧板区段且最终向例如刀片式服务器处理器之类的管芯提供电力或信号。
在实施例中，电感线圈可以通过第一电流流入互补的后侧后继焊盘4BC而形成。在半导体器件基板200之后，在互补的后侧后继焊盘4BC和后继后侧焊盘4B之间存在电连接部。电流向上攀升一个等级且跨到（crossto）互补的第三后侧焊盘3BC。在半导体器件基板200之后，在互补的第三后侧焊盘3BC和第三后侧焊盘3B之间存在电连接部。电流向上攀升一个等级且跨到互补的第二后侧焊盘2BC。在半导体器件基板200之后，在互补的第二后侧焊盘2BC和第二后侧焊盘2B之间存在电连接部。电流向上攀升一个等级且跨到互补的第一后侧焊盘1BC。在半导体器件基板200之后，在互补的第一后侧焊盘1BC和第一后侧焊盘1B之间存在电连接部。在第一后侧通孔导电焊盘1B之后，电流在Z方向上流入PTH224，电流在此处穿过对称线220流到位置与前侧板区段（例如图1d中示出的前侧板区段102F）的位置类似的前侧结构。可以看出，绝缘环264将互补的PTH224C与若干个互补的导电焊盘电隔离。因此，电源电流或信号电流在流经PTH224之前，使用导电焊盘中的至少两个来产生感应效应。
目前可以理解的是，所需的电感器的性质可以通过线圈的数量以及电感器的特定的整体形状来改变。单个线圈正好是互补的第一后侧焊盘1BC和第一焊盘1B。双线圈可以是互补的第二后侧焊盘2BC、第二后侧焊盘2B、互补的第一后侧焊盘1BC以及第一焊盘1B。
在示例性实施例中，导电焊盘被并联在一起（be shunted together）以将电流倍增但是保持给定的有益的垂直（Z方向）形状因子。并联的导电焊盘的该实施例典型地如图2所示，其中互补的后侧后继焊盘4BC和互补的第三后侧焊盘3BC分别由连接器过孔260并联在一起。在这个实施例中，电流在后继后侧焊盘4B和第三后侧焊盘3B中开始并联流动，顺时针方向（在X-Y平面中）流动到互补的后侧后继焊盘4BC和互补的第三后侧焊盘3BC。连接器过孔262使电流攀升至第二后侧焊盘2B，在此处电流可以继续在后侧板区段200B中环绕半导体器件基板200流动以产生有用的感应效应。连接器过孔260和262可以在形成给定的激光钻通孔的同时制造。
可以看出的是，半导体器件基板200包括三个层叠的层，该三个层叠的层不包括第一芯部层。
电流在经受了有用的感应效应之后，通过PTH224和互补的PTH224C中的一个穿过对称线220。可以看出，绝缘环264是为了防止电流向上流动经过互补的PTH224C。电流从PTH224流向前板区段，在此处电流可以被分到若干引线中，所述若干引线向例如
Figure BDA00003329745900081
处理器之类的多个管芯馈电，这些管芯安装在半导体器件基板200的前板区段之上。其他处理器可以用在有用的地方。
图3是根据示例性实施例的半导体器件基板300的一部分的俯视图。半导体器件基板300可以称为整体的电感器线圈半导体器件基板300。若干个通孔导电焊盘中的每一个焊盘具有模拟新月形状。类似于其他公开的实施例，半导体器件基板300是后侧板区段的一部分。所述半导体器件基板300展现出包括第一线圈301到第八线圈308的多个结构。第一线圈301包括第一后侧锥形接触导电焊盘1B（“第一后侧焊盘1B”）和互补的第一后侧锥形接触导电焊盘1BC（“互补的第一后侧焊盘1BC”）。半导体器件基板300也展现出PTH234和互补的PTH324C。在感应效应有利于向半导体器件基板300的前侧板区段供电的情况下，电流可以已经被引导通过互补的第一后侧焊盘1BC，通过连接器过孔360而跨越到第一后侧焊盘1B，然后垂直地（与图中平面垂直地）流至前侧板区段。根据实施例，目测的比例表明电流的分别绕过互补的第一焊盘1BC和第一焊盘1BC的基本上圆形的路线（如曲线箭头309所示）。可以理解的是，可以根据初始的焊盘和互补的焊盘的给定结构来建立偏心电流。
图4是根据示例性实施例的半导体器件基板400的所选择的特征的截面图。半导体器件基板400可以称为包含整体的电感器的半导体器件基板400。总地来说，半导体器件基板400可以称为混合芯部半导体器件基板400。
图中未示出将填充厚度422的第一芯部。同样未示出的是将填充若干个锥形接触导电焊盘之间的间隔的若干个层叠芯部。如图所示，半导体器件基板400具有初始的结构和互补的结构两者。第一芯部的厚度422可以在从400μm至700μm的范围内。在电感器于第一后侧焊盘1B处离开后侧焊盘的情况下，绝缘环464将互补的PTH424C以及互补的锥形接触部与若干个互补的导电焊盘电隔离。
前侧板区段400F被示出为具有1F、2F、3F、4F、5F和6F合计六个前侧通孔导电焊盘，其中，第六前侧焊盘6F也可以称为前侧后继焊盘6F。类似的术语可以适用于前侧板区段400F的互补的前侧结构，该前侧板区段400F具有1FC、2FC、3FC、4FC、5FC和6FC合计六个互补的前侧通孔导电焊盘，其中互补的第六前侧焊盘6FC也可以称为互补的前侧后继焊盘6FC。
后侧板区段400B被示出为具有1B、2B、3B、4B、5B、6B、7B、8B、9B和10B合计十个前侧通孔导电焊盘，其中，第十后侧焊盘10B也可以称为后侧后继焊盘10B。类似的术语可以适用于后侧板区段400B的互补的前侧结构，该后侧板区段400B具有1BC、2BC、3BC、4BC、5BC、6BC、7BC、8BC、9BC和10BC合计十个互补的后侧通孔导电焊盘，其中互补的第十后侧焊盘10BC也可以称为互补的后侧后继焊盘10BC。
目前可以理解的是，前侧焊盘的数目可以与后侧焊盘的数目不同。在要求给定的半导体器件基板的有用的刚度且整体电感器线圈需要具有给定线圈匝数的情况下，在一个前侧区段中的导电焊盘可以比在后侧区段中的导电焊盘更多，反之亦然。类似地，在要求给定的半导体器件基板的有用的刚度且整体电感器线圈需要具有给定线圈匝数的情况下，在每一前侧区段中可以有与后侧区段相同数目的线圈焊盘。例如，图1d可以理解为图4的缩略图。因此，前侧焊盘和后侧焊盘的数目可以相等。目前可以理解的是，实施例包括多达10个前侧焊盘和10个后侧焊盘，它们可以是半导体器件基板400的一部分，但是前侧焊盘的数目可以比后侧焊盘的数目多。目前可以理解的是，多达10个前侧焊盘和10个后侧焊盘可以是半导体器件基板400的一部分，但是前侧焊盘的数目可以比后侧焊盘的数目少。
目前可以理解的是，全部的初始的后侧焊盘和互补的后侧焊盘均可以被单独耦合以形成多达10匝的电感器线圈。目前可以理解的是，全部的初始的后侧焊盘和互补的后侧焊盘均可以相互并联以形成多达9匝的电感器线圈。例如，每两个初始的后侧焊盘和互补的后侧焊盘可以相互并联以形成5匝的电感器线圈。目前可以理解的是，初始的后侧焊盘和互补的后侧焊盘的子集可以单独地排列，而初始的后侧焊盘和互补的后侧焊盘的另一子集可以相互并联以形成多达8匝的电感器线圈。例如，图2可以理解为四个焊盘的结构，即后继后侧焊盘和第三后侧焊盘相互并联的三匝电感器线圈。
可以看出的是，半导体器件基板400包括17个层叠的层。可以理解的是，半导体器件基板400可以分为在前侧区段400F中的六个层叠芯部层，在后侧区段400B中的10个层叠芯部层，以及占据厚度422的第一芯部层。将每一个芯部层与任意其它层相关联地称为层叠层是有用的。
若干个实施例的其他特征包括后侧焊盘堆叠高度490除以后侧焊盘宽度492的高宽比。在实施例中，高宽比小于1。在实施例中，高宽比等于0.5。在实施例中，高宽比等于1。在实施例中，高宽比大于1。在实施例中，高宽比等于1.5。在实施例中，高宽比为2。在实施例中，高宽比大于2，例如为3。
图5是根据几个实施例的工艺和方法流程图500。
在510处，所述工艺包括在第一基板中钻通孔。在非限定性的示例性实施例中，采用厚度在100μm和120μm之间的钻头来在第一芯部110中形成通孔112。在实施例中，通孔112具有400μm的厚度。在实施例中，通孔112具有700μm的厚度。在实施例中，通孔112具有大于400μm且小于700μm的厚度。
在520处，所述工艺包括形成镀覆通孔。在非限定性的示例性实施例中，由无电镀覆铜形成PTH124，形成填充物126以制作空芯，且通过电镀而由铜形成PTH盖128，所述电镀采用PTH124作为阴极。
在530处，所述工艺包括在所述PTH上形成前侧通孔接合焊盘和后侧通孔接合焊盘。在非限定性的示例性实施例中，通过减成镀覆技术来形成第一前侧焊盘1F和第一后侧焊盘1B。
在540处，形成层叠芯部。在540处，作为非限制性的示例，所述工艺包括从一到十的算法以形成层叠芯部。在示例性实施例中，在540处通过设定i=1至3来形成图1d中示出的半导体器件基板103，其中第三次迭代分别形成前侧和后侧后继焊盘3F和3B。目前可以理解的是，互补的结构的形成也同时在540处完成。
目前可以理解的是，与所述后侧区段相比，在540处所描述的算法对于前侧区段而言可以包括不同的i=1至“后继”。
处理包括对前侧和后侧层叠芯部基板进行层叠，随后用激光钻通孔以及形成填充过孔。接着，处理包括在相应的前侧填充孔和后侧填充过孔上形成前侧通孔导电焊盘和后侧通孔导电焊盘。
目前可以理解的是，在540处，所述工艺包括配置导电焊盘的数目，该配置可以包括将某些或者全部的导电焊盘并联在一起。也可以理解的是，在一个给定的迭代之后，所述算法可以重复以制造附加的后侧结构而不是附加的前侧结构。
在550处，方法实施例包括将半导体器件基板组装到计算机系统。在非限定性的示例性实施例中，如图1d所示，处理器被安装在半导体器件基板103的前侧板区段103F之上。在非限定性的示例性实施例中，如图2所示，处理器被安装在与半导体器件基板200的后侧板区段200B耦合的前侧板区段（未图示）之上。根据实施例，半导体器件基板200被组装到包含服务器处理器的刀片式服务器。在非限定性的示例性实施例中，多个处理器被安装在半导体器件基板300之上，且至少焊盘IB和1BC在后侧区段200B中形成整体的电感器线圈。
图6是根据实施例的计算机系统600的示意图。图示的计算机系统600（也称为电子系统600）能够根据本公开内容中所介绍的若干个所公开的实施例中的任意一个以及它们的等同形式来具体实现包含电感器的半导体器件基板。计算机系统600可以是具有包含电感器的半导体器件基板实施例的刀片式服务器的一部分或者附属物，该刀片式服务器被安装在服务器群中。计算机系统600可以是在多个处理器器件中的具有包含电感器的半导体器件基板的母版。计算机系统600可以是台式计算机。
计算机系600可以是例如上网本之类的移动设备。计算机系统600可以是例如无线智能手机之类的移动设备。计算机系统600可以是手持式阅读器。计算机系统600可以集成到汽车上。计算机系统600可以集成到电视上。
在实施例中，电子系统600是计算机系统，该计算机系统包括电耦合电子系统600的多个部件的系统总线620。根据多个实施例，系统总线620是单总线或总线的任意组合。电子系统600包括向集成电路610提供电力的电压源630。在某些实施例中，电压源630通过系统总线620向集成电路610提供电流。
根据实施例，集成电路610与系统总线620电耦合，且包括任意电路或者电路的组合。在实施例中，集成电路610包括可以是任何类型的处理器。如这里所采用的，处理器612表示任何类型的电路，例如但不限于：微处理器、微控制器、图形处理器、数字信号处理器或另外的处理器。在实施例中，SRAM实施例存在于处理器的存储器高速缓存中。集成电路610中可以包括的其他类型的电路是定制电路或专用集成电路（ASIC），例如用于无线设备中的通信电路614，所述无线设备例如是：蜂窝电话、智能手机、传呼机、便携式计算机、双向无线电设备以及类似的电子系统。在实施例中，处理器610包括例如静态随机存取存储器（SRAM）之类的管芯上存储器616。在实施例中，处理器610包括例如嵌入式动态随机存取存储器（eDRAM）之类的嵌入式管芯上存储器616。
在实施例中，集成电路610被补充有后继集成电路611，例如在由结合更通用的处理器610的包含电感器的半导体器件基板实施例支撑的刀片式服务器上的后继处理器。在实施例中，集成电路610被补充有耦合到集成电路610的后继集成电路611。有用的实施例包括双处理器613以及双通信电路615以及双管芯上存储器617（例如SRAM）。在实施例中，双集成电路610包括嵌入式管芯上存储器617（例如eDRAM）。
在实施例中，电子系统600也包括外部存储器640，该外部存储器640又可以包括：一个或多个适用于特定应用的存储器元件，例如RAM形式的主存储器642；一个或多个硬盘驱动器644；和/或处理可移动介质646的一个或多个驱动器，所述可移动介质例如为软盘、光盘（CD）、数字多功能盘（DVD）、闪存驱动器以及其他本领域公知的可移动介质。根据实施例，外部存储器640也可以是嵌入式存储器648。
在实施例中，电子系统600也包括显示设备650、音频输出660。在实施例中，电子系统600包括例如控制器之类的输入设备670，该输入设备670可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别设备、或者将信息输入电子系统600的其他输入设备。在实施例中，输入设备670是照相机。在实施例中，输入设备670是数字录音机。在实施例中，输入设备670是照相机和数字录音机。
计算机系统600也可以包括耦合到例如集成电路610之类的有源器件的无源器件680。在实施例中，无源器件680是用于射频电路的电感器。在实施例中，无源器件680是包含电感器的半导体器件基板实施例。
基础基板690可以是计算系统600的一部分。在实施例中，基础基板690是支撑有包含电感器的半导体器件基板实施例的母板。在实施例中，基础基板690是在其上安装有包含电感器的半导体器件基板实施例的板。在实施例中，基础基板690集成了虚线690所含括的功能块中的至少一个，且是例如无线通信器的用户外壳（shell）之类的基板。
如这里所示，集成电路610可以以多个不同的实施例来实施，这些实施例包括：根据若干个所公开的实施例中的任意一个以及它们的等同形式的包含电感器的半导体器件基板实施例；电子系统；计算机系统；制造包含电感器的半导体器件基板实施例的一个或多个方法；以及根据本文中在多个实施例以及本领域公知的它们的等同形式中介绍的若干个所公开的实施例中的任意一个实施例，制造包含电感器的半导体器件基板实施例的一个或多个方法。根据若干个所公开的包含电感器的半导体器件基板实施例以及它们的等同形式中的任一者，元件、材料、几何形状、尺寸和操作的次序都可以改变以适应特定的I/O耦合要求，包括：阵列接触部数量，用于包含电感器的半导体器件基板实施例的阵列接触部结构。
尽管管芯可以指处理器芯片，在同一句子中还可以是指射频芯片或存储器芯片，但是不应将它们理解为具有等同的结构。本公开内容全文所提到的“一个实施例”或“实施例”意指结合该实施例描述的特定的特征、结构或特性包含在本发明的至少一个实施例中。在本公开内容全文各处出现的短语“在一个实施例中”或“在实施例中”未必全都指代同一个实施例。此外，那些特定的特征、结构或特性可以以任何适当的方式组合在一个或多个实施例中。
术语如“上”和“下”、“之上”和“之下”可以通过参照图示的X-Z坐标来理解，术语如“附近”可以通过参照X-Y坐标或非Z坐标来理解。
说明书摘要是遵循37C.F.R.§1.72（b）作出的，其要求说明书摘要能够让读者很快的确定技术公开内容的本质和要点。其是基于不应当被用来解释或限制权利要求的范围或含义的认识而提出的。
在前述具体实施方式中，各种特征集中在一个实施例中是出于串联起本公开内容的目的。这种公开方法不应理解为反映了如下意图：所要求保护的本发明的实施例需要比各权利要求明确记载的特征更多的特征。相反，正如下面权利要求所反映的，本发明的主题体现为少于单个所公开的实施例的所有特征。因此，下列权利要求在此并入具体实施方式中，每个权利要求自身可以作为独立的优选实施例。
本领域技术人员容易理解，在不脱离由所附权利要求所表明的本发明的原则和范围的情况下，可以对用来解释本发明本质所描述和说明的细节、材料、以及部件的布置做出各种其他改变。

Claims (20)

1.用于多个处理器的半导体器件基板，包括：
具有前侧表面和后侧表面的第一芯部；
构建在所述第一芯部的前侧表面和后侧表面上的层叠芯部基板，其中，所述层叠芯部基板包括前侧区段和后侧区段，且其中所述后侧区段包括整体的电感器线圈；
其中，所述第一芯部包括镀覆通孔（PTH）以及与所述PTH接触的前侧PTH导电焊盘和后侧PTH导电焊盘，其中，所述PTH是正圆柱形的PHT，且其中所述PTH是空芯的PTH；
其中，所述层叠芯部基板在所述前侧区段和所述后侧区段中的每一个区段中均包括锥形过孔，所述锥形过孔暴露出所述PTH导电焊盘且包括接触所述PTH导电焊盘的前侧锥形接触部和后侧锥形接触部，且所述前侧区段和所述后侧区段中的每一个区段均包括耦合到所述前侧锥形过孔和所述后侧锥形过孔的锥形过孔导电焊盘。
2.根据权利要求1所述的半导体器件基板，其中，所述前侧区段包括用于所述多个处理器的耦合部，且其中，至少一个耦合部传送来自所述整体的电感器线圈的、被电感器改变了的电流。
3.根据权利要求1所述的半导体器件基板，其中，所述后侧区段包括至少三个层叠层，且其中，所述至少三个层叠层中的两个层被并联在一起。
4.根据权利要求1所述的半导体器件基板，其中，所述前侧区段包括第一多个层叠芯部层，其中，所述后侧区段包括第二多个层叠芯部层，且其中，所述第一多个层叠芯部层比所述第二多个层叠芯部层的数目少。
5.根据权利要求1所述的半导体器件基板，其中，所述前侧区段包括第一多个层叠芯部层，其中，所述后侧区段包括第二多个层叠芯部层，且其中，所述第一多个层叠芯部层与所述第二多个层叠芯部层的数目相等。
6.根据权利要求1所述的半导体器件基板，其中，所述前侧区段包括第一多个层叠芯部层，其中，所述后侧区段包括第二多个层叠芯部层，且其中，所述第一多个层叠芯部层比所述第二多个层叠芯部层的数目多。
7.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘。
8.根据权利要求1所述的半导体器件基板，进一步包括：
其中，所述前侧区段包括第一多个层叠芯部层，其中，所述后侧区段包括第二多个层叠芯部层，且其中，所述第一多个层叠芯部层与所述第二多个层叠芯部层的数目相等；并且
其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘。
9.根据权利要求1所述的半导体器件基板，进一步包括：
其中，所述前侧区段包括第一多个层叠芯部层，其中，所述后侧区段包括两个层叠芯部层；并且
其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘。
10.根据权利要求1所述的半导体器件基板，进一步包括：
其中，所述前侧区段包括两个层叠芯部层，其中，所述后侧区段包括两个层叠芯部层；并且
其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘。
11.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘。
12.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘，且其中，所述整体的电感器线圈具有大于1的、高度相对于宽度的高宽比。
13.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘，且其中，所述整体的电感器线圈具有等于1的、高度相对于宽度的高宽比。
14.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘，且其中，所述整体的电感器线圈具有小于1的、高度相对于宽度的高宽比。
15.根据权利要求1所述的半导体器件基板，其中，所述整体的电感器线圈包括具有模拟新月形状且与所述PTH接触的第一后侧通孔导电焊盘，且另外其中，所述整体的电感器线圈包括具有模拟新月形状且与互补的PTH接触的互补的第一后侧通孔导电焊盘，其中，所述后侧焊盘是后侧焊盘堆叠的一部分，其中，所述互补的后侧焊盘是互补的后侧焊盘堆叠的一部分，且其中，所述整体的电感器线圈具有一高度相对于宽度的高宽比，该高宽比是从大于1、等于1和小于1三者中选出的。
16.根据权利要求1所述的半导体器件基板，其中，所述基板的高度在从650微米（μm）至1400μm的范围内。
17.一种形成半导体器件基板的工艺，包括：
用钻头在第一芯部中钻通孔，所述第一芯部具有前侧表面和后侧表面；
在所述通孔中形成镀覆通孔（PTH）；
在所述PTH上形成前侧通孔接合焊盘和后侧通孔接合焊盘；以及
层叠至少一个层叠芯部层到所述第一芯部，其中，每一个层叠芯部层均包括被填充至利用激光钻的过孔中的至少一个前侧锥形过孔和后侧锥形过孔，其中，每一个层叠芯部层均包括相应的锥形过孔导电焊盘，且其中，所述锥形过孔耦合到所述PTH上的所述前侧通孔接合焊盘和所述后侧通孔接合焊盘，其中，层叠至少一个层叠芯部包括在所述第一芯部的前侧表面和后侧表面上均层叠至少两个层叠芯部，其中，每个层叠芯部具有至少一个锥形过孔，所述至少一个锥形过孔耦合到所述PTH上的所述前侧通孔接合焊盘和所述后侧通孔接合焊盘，且其中，层叠包括形成多个层叠芯部锥形过孔和相应的多个锥形过孔导电焊盘。
18.根据权利要求17所述的工艺，其中，形成所述PTH包括：
无电地镀覆铜作为所述PTH；
在所述铜PTH上的所述通孔中形成空芯，其中，形成所述PTH包括插入包含有机块体材料的填充物，所述有机块体材料具有无机颗粒填充物；
通过电镀形成PTH铜盖层；以及
去除任何PTH铜盖层残余，以与所述前侧表面和所述后侧表面齐平。
19.根据权利要求17所述的工艺，其中，根据一算法形成所述层叠芯部以制造前侧板区段和后侧板区段，所述算法针对所述前侧板区段和所述后侧板区段中的每个区段独立地从1到10进行迭代。
20.根据权利要求17所述的工艺，进一步包括将所述半导体器件基板组装至计算机系统的方法，其中，所述计算机系统是包括多个处理器的刀片式服务器。
CN201180059570.2A 2010-12-09 2011-11-17 混合芯部通孔和过孔 Expired - Fee Related CN103404245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/964,457 2010-12-09
US12/964,457 US8552564B2 (en) 2010-12-09 2010-12-09 Hybrid-core through holes and vias
PCT/US2011/061239 WO2012078335A2 (en) 2010-12-09 2011-11-17 Hybrid-core through holes and vias

Publications (2)

Publication Number Publication Date
CN103404245A true CN103404245A (zh) 2013-11-20
CN103404245B CN103404245B (zh) 2016-12-21

Family

ID=46198512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180059570.2A Expired - Fee Related CN103404245B (zh) 2010-12-09 2011-11-17 混合芯部通孔和过孔

Country Status (6)

Country Link
US (3) US8552564B2 (zh)
KR (1) KR101525002B1 (zh)
CN (1) CN103404245B (zh)
DE (1) DE112011104326T5 (zh)
TW (2) TWI595622B (zh)
WO (1) WO2012078335A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552564B2 (en) 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
US20150289372A1 (en) * 2014-04-03 2015-10-08 Yikang Deng Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same
WO2016161434A1 (en) 2015-04-02 2016-10-06 Nanopac Technologies, Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
US9997428B2 (en) * 2015-07-14 2018-06-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Via structures for thermal dissipation
US10129972B2 (en) 2015-10-30 2018-11-13 Avago Technologies International Sales Pte. Limited Frame elements for package structures comprising printed circuit boards (PCBs)
TWI757279B (zh) * 2016-03-31 2022-03-11 美商伊雷克托科學工業股份有限公司 用於導電電鍍的雷射種晶之方法
EP3542396A4 (en) 2016-11-18 2020-06-17 Samtec Inc. FILLING MATERIALS AND METHOD FOR FILLING THROUGH HOLES OF A SUBSTRATE
GB2608434A (en) * 2021-07-01 2023-01-04 Everyware Ltd Holder for an electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188476A (ja) * 1998-12-21 2000-07-04 Ibiden Co Ltd 多層プリント配線板の製造方法
CN1350771A (zh) * 1999-05-13 2002-05-22 揖斐电株式会社 多层印刷配线板及其制造方法
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板
JP2007150111A (ja) * 2005-11-29 2007-06-14 Ngk Spark Plug Co Ltd 配線基板
JP2008270532A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd インダクタ内蔵基板及びその製造方法
CN101690436A (zh) * 2007-06-28 2010-03-31 英特尔公司 使用顺序微通路激光钻凿形成多层衬底芯层结构的方法和根据该方法形成的衬底芯层结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP4173507B2 (ja) * 2003-09-04 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
US8552564B2 (en) 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188476A (ja) * 1998-12-21 2000-07-04 Ibiden Co Ltd 多層プリント配線板の製造方法
CN1350771A (zh) * 1999-05-13 2002-05-22 揖斐电株式会社 多层印刷配线板及其制造方法
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板
JP2007150111A (ja) * 2005-11-29 2007-06-14 Ngk Spark Plug Co Ltd 配線基板
JP2008270532A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd インダクタ内蔵基板及びその製造方法
CN101690436A (zh) * 2007-06-28 2010-03-31 英特尔公司 使用顺序微通路激光钻凿形成多层衬底芯层结构的方法和根据该方法形成的衬底芯层结构

Also Published As

Publication number Publication date
DE112011104326T5 (de) 2013-09-26
US20120146180A1 (en) 2012-06-14
WO2012078335A3 (en) 2012-08-16
TW201234555A (en) 2012-08-16
TW201701435A (zh) 2017-01-01
KR20130084693A (ko) 2013-07-25
US20140008760A1 (en) 2014-01-09
TWI595622B (zh) 2017-08-11
US20150089806A1 (en) 2015-04-02
CN103404245B (zh) 2016-12-21
US9820390B2 (en) 2017-11-14
US8928151B2 (en) 2015-01-06
US8552564B2 (en) 2013-10-08
TWI538139B (zh) 2016-06-11
KR101525002B1 (ko) 2015-06-09
WO2012078335A2 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
CN103404245A (zh) 混合芯部通孔和过孔
TWI567918B (zh) 無凸塊增層與層疊核心混合式結構及其組裝方法
US10297542B2 (en) Land side and die side cavities to reduce package z-height
RU2504863C2 (ru) Корпусы с многослойной укладкой кристаллов в устройстве типа корпус на корпусе, способы их сборки и системы, содержащие их
US11728294B2 (en) Capacitor die embedded in package substrate for providing capacitance to surface mounted die
US20100078781A1 (en) Input/output package architectures, and methods of using same
CN101455129A (zh) 屏蔽式过孔
CN106663670B (zh) 包括嵌入式电容器的封装基板
US20220181227A1 (en) Multi-use package architecture
JP2017524245A (ja) 埋込型パッケージ基板コンデンサ
US20200176417A1 (en) Stacked embedded passive substrate structure
JP2014082245A (ja) 半導体記憶装置及びその製造方法
CN101472403B (zh) 印刷线路板及其制作方法
CN106165093A (zh) 包括表面互连和包含无电镀填充物的空腔的封装基板
JP2009252893A (ja) 半導体装置
CN109983570A (zh) 具有晶片级有源管芯和外部管芯底座的半导体封装
US11670578B2 (en) Ball grid arrays and associated apparatuses and systems
CN107482002A (zh) 具有层叠封装结构的半导体组件及包括该组件的电子设备
CN103871906A (zh) 通过组合工艺形成的电互连
Klink et al. Evolution of organic chip packaging technology for high speed applications
US11996359B2 (en) Apparatuses including ball grid arrays and associated systems and methods
CN209627510U (zh) 一种车机视频核心板结构及车辆
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
Lee et al. Design space exploration (DSE) for over-136GB/s IO bandwidth with LPDDR5X SDRAM packages on SOC package in 200mm 3
WO2023056180A1 (en) Glass core package substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1191500

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1191500

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20211117