CN103403804B - 带有压电或铁电应力诱发垫的相变材料单元 - Google Patents
带有压电或铁电应力诱发垫的相变材料单元 Download PDFInfo
- Publication number
- CN103403804B CN103403804B CN201180059448.5A CN201180059448A CN103403804B CN 103403804 B CN103403804 B CN 103403804B CN 201180059448 A CN201180059448 A CN 201180059448A CN 103403804 B CN103403804 B CN 103403804B
- Authority
- CN
- China
- Prior art keywords
- phase
- change material
- pore
- electrode
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012782 phase change material Substances 0.000 title claims abstract description 124
- 230000005621 ferroelectricity Effects 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims abstract description 78
- 239000011148 porous material Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 30
- 230000010287 polarization Effects 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 239000002305 electric material Substances 0.000 claims description 4
- 210000001367 artery Anatomy 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 210000003462 vein Anatomy 0.000 claims description 3
- 230000002269 spontaneous effect Effects 0.000 claims description 2
- 239000013049 sediment Substances 0.000 claims 1
- 239000012071 phase Substances 0.000 description 40
- 230000002463 transducing effect Effects 0.000 description 18
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000009466 transformation Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910002113 barium titanate Inorganic materials 0.000 description 6
- 108010067216 glycyl-glycyl-glycine Proteins 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 239000011669 selenium Substances 0.000 description 6
- GZXOHHPYODFEGO-UHFFFAOYSA-N triglycine sulfate Chemical compound NCC(O)=O.NCC(O)=O.NCC(O)=O.OS(O)(=O)=O GZXOHHPYODFEGO-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910018321 SbTe Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004927 fusion Effects 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910009567 YMnO3 Inorganic materials 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- QNZFKUWECYSYPS-UHFFFAOYSA-N lead zirconium Chemical compound [Zr].[Pb] QNZFKUWECYSYPS-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0095—Write using strain induced by, e.g. piezoelectric, thermal effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
所揭示的一个示范性实施例是一种相变存储单元。这种存储单元包括相变材料和被定位成接近相变材料的换能件。相变材料是可在至少一个非晶状态与结晶状态之间转换的材料。换能件被配置成在相变材料从非晶状态被改变到结晶状态时激活。在一个特定实施例中，换能件是铁电材料。
Description
技术领域
本发明涉及计算机存储器，具体地说与非易失相变存储器件有关。
背景技术
计算机存储器有两种主要类型：非易失性存储器和易失性存储器。为了保留信息，在非易失性存储器中不需要而在易失性存储器中需要持续的能量输入。非易失性存储器件的例子有只读存储器、闪速电可擦只读存储器、铁电随机存取存储器、磁随机存取存储器和相变存储器（Phase Change Memory）。易失性存储器件的例子有动态随机存取存储器（DRAM）和静态随机存取存储器（SRAM）。本发明所涉及的是相变存储器。
在相变存储器中，信息存储在可以被操控成处于不同相位的材料内。这些相位各呈现不同的电特性，这可以用来存储信息。非晶相和晶相通常是两个用于比特存储（1和0）的相位，因为它们在电阻上具有可检测的差别。具体地说，非晶相具有比晶相高的电阻。此外，在相变材料中非晶相和晶相是可逆的。
玻璃硫族化物是一组通常可用作相变材料的材料。这组材料含有硫族元素（周期表组16/VIA）和多正电性元素。在制作相变存储器单元时用来生产玻璃硫族化物的这组中，硒（Se）和碲（Te）是两种最常用的半导体。这种玻璃硫族化物的例子可以是Ge2Sb2Te5(GST)、SbTe和In2Se3。然而，有些相变材料没有应用硫族元素，诸如GeSb。因此，许多材料都可以用于相变材料单元，只要它们可以保留非晶状态和结晶状态。
相变存储单元通过施加强度足以改变相变材料内部的相位的脉冲予以编程。这通常是通过通过相变材料施加电脉冲来实现的。在初始状态是非晶态时，在雪崩电流要开始流动前电脉冲必须克服与门限电场相应的门限电压（Vt），由于电阻加热，相变材料就改变它的相位。后沿快速转换的强度较高的短持续时间电流脉冲导致相变材料熔化和迅速冷却。相变材料没有时间形成有组织的晶体，从而产生非晶态的固相。强度较低的长持续时间脉冲使相变材料加热和缓慢冷却，因此结晶成晶相。可以调整脉冲的强度和持续时间，以产生不同等级的电阻，从而可用于在一个存储单元内存储多个比特。
相变存储单元通过施加强度不足以编程，即不足以改变材料相位的脉冲来读取。于是可以将对这个脉冲的阻抗读作"1"或"0"。具有较大阻抗的非晶相通常用来表示二进制0（复位状态）。具有较小阻抗的晶相可以用来表示二进制1（置位状态）。在有不同等级的阻抗的单元中，这些态相可以用来表示例如"00"、"01"、"10"和"11"。
发明内容
本发明的一个示范性实施例是一种存储单元。这种存储单元包括相变材料和被定位成接近相变材料的压电换能件。相变材料是可在至少一个非晶状态与结晶状态之间转换的材料。换能件被配置成在相变材料处于非晶状态时被激活。
在一个实施例中，压电换能件是铁电材料。可以将相变材料和铁电材料制造成使得与相变材料的门限电压（Vt）关联的电场大于铁电材料的矫顽场。在这个实施例中，在电场撤除后换能件可以保持在被极化的状态。
在第二实施例中，压电换能件不是铁电材料。在这个实施例中，换能件只有在存在电场时动作。
本发明的另一个示范性实施例是一种操作带有接近相变材料的铁电换能件的存储单元的方法。这种方法包括将接近处于非晶状态的相变材料的铁电材料极化的极化步骤。此外，这种方法可以包括被设计成使非晶相稳定的步骤和增大相变材料的置位速度的步骤。
本发明的又一个示范性实施例是制造相变存储单元的过程。这种方法包括形成底电极、在底电极之上的绝缘层内形成管孔、将压电材料淀积在管孔内、将相变材料淀积在管孔内接近压电材料和在相变材料上形成顶电极。将压电材料淀积在管孔内的步骤可以包括使压电材料与限定管孔的至少一个壁相符，使得压电材料淀积在相变材料与壁之间。这种共形淀积可以用化学气相淀积（CVD）或用原子层淀积（ALD）实现。
附图说明
在本说明书后的权利要求书中具体指出和明确给定了本发明的主题。从以下结合附图所作的详细说明中可以清楚地看到本发明的上述这些和其他一些目的、特征和优点，在这些附图中：
图1A例示了本发明所设想的一个示范性存储单元的剖视图；
图1B例示了本发明所设想的另一个示范性存储单元的剖视图；
图2示出了操作本发明所设想的存储单元的示范性流程图；
图3示出了操作本发明所设想的存储单元的另一个示范性流程图；
图4示出了制造根据本发明的一个相变存储单元的示范性流程图；
图5示出了制造根据本发明的另一个相变存储单元的示范性流程图；
图6示出了本发明的实施例的示范性半成品结构(intermediatefabrication structure)；和
图7示出了本发明的实施例的另一个半成品结构的剖视图。
具体实施方式
下面将参照本发明的实施例对本发明进行说明。在对本发明的说明中都参照了图1-4。
图1A例示了本发明所设想的示范性存储单元102的剖视图。所设想的是，存储单元102是被封装成例如PCRAM集成电路的存储单元阵列的一部分。示范性存储单元102包括绝缘层104、底电极106和在绝缘层104内的管孔108。管孔108衬有换能层110和填有相变材料112。相变材料112盖有顶电极114。
存储单元102通常形成在带有金属氧化物半导体场效应晶体管（MOSFET）（未示出）的基片上。本领域技术人员所知的其他开关器件，诸如结型FET和双极型结型晶体管，可以配合本发明一起使用。
顶电极106和底电极114是导电体，被配置成产生穿过传感器层110和相变材料112的电场。可以用许多材料来制造电极106和114，诸如但不局限于，氮化钛（TiN）、钨（W）、银（Ag）、金（Au）、氮化钽（TaN）、氮化钽硅（tantalum silicon nitride，TaSiN）、钌（Ru）或铝（Al）。
绝缘层104是电绝缘的，而且可以还是热绝缘的。绝缘层104可以由例如二氧化硅（SiO2）组成。绝缘层104内的管孔108（有时称为通孔）可以用许多已知制造技术，诸如湿蚀刻形成。在本发明的一个实施例中，管孔108的深度对于180nm CMOS技术来说近似为500nm，而长宽比至少为2:1。
管孔108衬有换能层110。共形换能层110可以用本领域技术人员所知的许多技术形成，诸如化学气相淀积（CVD）、原子层淀积（ALD），随后再用各向异性工艺蚀刻，以便打开底端接触。
在本发明的一个实施例中，换能层110由压电材料组成。许多已知的压电材料可以用于换能层110，诸如氮化铝（AlN）和氧化锌（ZnO）之类。压电材料被配置成使得跨在压电材料两端的电压降可以产生需施加到相变材料112上的应力。因此，压电材料起着换能件的作用；将电能转换成机械能。也就是说，换能件所施加的应力是可重新编程的。
在存储单元102的一个实施例中，压电材料是铁电材料，诸如锆钛酸铅（PZT）、BaTiO3（BTO）、YMnO3（YMO）、Pb(Mg0.33Nb0.66)1-xTixO3（PMN-PT）或硫酸三甘肽（TGS）之类。铁电材料的特征至少表现为矫顽场和居里温度。矫顽场是为翻转极化所必需的横贯铁电材料的电场。居里温度是超过这个温度铁电材料就不呈现自发极化的温度。
相变材料层112也是淀积在管孔108内，接近换能层110。如上所述，相变材料112是可在至少一个非晶状态与结晶状态之间转换的材料。相变材料112可以包括诸如Ge2Sb2Te5（GST）、SbTe和In2Se3之类的材料。
管孔内的相变材料的特征至少表现为门限电压、结晶温度和熔化温度。门限电压是为产生雪崩电流加热相变材料112并使之从非晶状态改变为结晶状态所必需的加在相变材料112两端的电压。在本发明的一个实施例中，将相变材料112和换能层110内的铁电材料构造成使得与相变材料112的门限电压关联的电场大于铁电材料的矫顽场。
结晶温度是超过这个温度处于非晶状态的相变材料112就开始结晶的温度。在本发明的一个实施例中，将相变材料112和换能层110内的铁电材料构造成使得相变材料112的结晶温度小于铁电材料的居里温度。因此，即使在相变材料从非晶状态改变为结晶状态后，换能层110所给予的应力也将继续保持下去。
熔化温度是超过这个温度相变材料112开始熔化的温度。在本发明的一个实施例中，将相变材料112和换能层110内的铁电材料构造成使得相变材料112的熔化温度小于铁电材料的居里温度。因此，即使在相变材料复位状态被刷新后，换能层所给予的应力也将继续保持下去。
应注意的是，为了例示起见已对这个所示的示范性存储单元102作了简化。可以设想，可以使用不背离本发明的精神和范围的存储单元设计。例如，可以只是将相变材料112部分设置在底电极108与顶电极114之间。
存储单元可以与控制器116耦合。如在下面要更为详细讨论的那样，控制器116被配置成在将相变材料从非晶状态改变到结晶状态前激活换能层110。在一个实施例中，由控制器116将一电脉冲加到换能层110上。电脉冲的幅度是低于门限电压的电压。这个第一电脉冲使压电材料极化成使得换能件将张应力加到相变材料112上。由于将张应力加到相变材料上，相变材料就通过提高的门限电压和降低的电阻率漂移来稳定非晶相而作出响应。
图1B示出了本发明所设想的示范性存储单元150的另一个实施例。在这个实施例中，顶电极164盖住换能层166，并延伸到管孔的边际。然而，存储单元150可以制成带有在换能层166内形成的顶电极164，如图1A中所示。
图1B的存储单元150包括在绝缘基片中形成的底电极152。通过淀积一层诸如二氧化硅或氮化硅之类的绝缘介质材料154和导电层155形成层叠。导电层155被构图以形成中央在底电极之上的一些导电线156。单元150包括由铁电材料组成的换能层166。相变材料162淀积在管孔内，接近换能层166，并与底电极152接触。在相变材料162上形成顶电极164。
控制器160被配置成将第一电脉冲加到换能层166上。这个电脉冲的幅度是低于门限电压的电压。这个第一电脉冲使铁电材料极化，并且即使在脉冲撤除后也保持在矫顽值，使得换能件将张应力加到相变材料162上。由于将张应力加到相变材料上，相变材料162就通过提高的门限电压和降低的电阻率漂移来稳定非晶相而作出响应。
在另一个实施例中，控制器116或160被配置成在将相变材料112或162从晶相改变到非晶相后施加第二电脉冲。这个第二脉冲具有与第一脉冲相反的极性但低于Vcoercive（与矫顽场相应的电压），因此使换能件将压应力(compressive stress)加到相变材料112或162上。由于将压应力加到相变材料112或162上，相变材料就降低它的电阻率和门限电压，这导致加快重新结晶。
应注意的是，用铁电作为换能件的实施例与使用压电而非铁电的换能件相比具有许多优点。在极化步骤后，铁电材料的剩余极化导致有剩余应力施加到相变材料上。可以通过改变在铁电材料已被极化后加到铁电材料上的电压脉冲的极性，改变铁电施加到相变材料上的应力的方向。在后一种情况下，在所施加的电场与铁电极化相反时，铁电材料受到压张力(compressive strain)（因此将压应力施加到相变材料上）。相反，在所施加的电场与铁电极化平行时，铁电材料呈现进一步伸长，因此将张应力施加到相变材料上。此外，在压电材料也是铁电的情况下，与张力有关的压电系数随着所施加的电压而增大。
现在来看图2，图中示出了操作本发明所设想的存储单元的示范性流程图202。如在本领域技术人员可以看到的，本发明可以具体体现为一种系统、方法或计算机程序产品。因此，本发明可以呈现为完全硬件实施形式、完全软件实施形式（包括固件、常驻软件、微码等）或软件和硬件组合实施形式，这些可以在这里通常都称为“电路”、“模块”或“系统”。此外，本发明还可以呈现为以一个或多个具有计算机可读程序代码的计算机可读媒体形式体现的计算机程序产品。
过程一开始是供电操作204。在这个步骤期间，对接近处于非晶状态的相变材料的换能件供电。这使换能件将张应力加到相变材料上。如上所述，这个应力降低了非晶态的相变材料的电阻率和门限电压，从而导致加快重新结晶。
电流被配置成使得压电材料两端的电压降小于相变材料的门限电压。在供电操作204完成后，过程进至加热操作206。
接着，在加热操作206，将相变材料加热到使得相变材料至少一部分从结晶状态改变到非晶状态。也就是说，使相变材料的温度上升到超过它的熔化温度。在这个操作期间，换能件不可能受到激活，因为结晶状态是导电的，因此相变材料旁路了压电制动器。
在一个实施例中，在加热操作208期间，换能件维持加到相变材料上的张应力。这使熔化温度降低。加热操作208一完成，控制就转到供电操作210。
在供电操作210，在相变材料从结晶状态改变到非晶状态后换能件将张应力加到相变材料上。如以上所讨论的，加到非晶态的相变材料上的张应力可以有助于增加存储单元的保持时间，因此改善了存储单元的性能。
现在来看图3，图中示出了操作带有接近相变材料的铁电换能件的存储单元的示范性流程图302。
在极化步骤304，使接近处于非晶状态的相变材料的铁电材料极化。如以上所讨论的，这个步骤稳定了非晶相和增大了相变材料的置位速度。这个极化步骤可以在复位步骤后进行，造成剩余的铁电极化。
由于极化，电压脉冲幅度低于相变材料的门限电压，而产生的电场比铁电材料的矫顽场强。此外，铁电的极化方向取决于电压脉冲的极性，但是这剩余极化方向导致有张应力施加到相变材料上。
在施加操作306，沿与在极化铁电换能件后铁电换能件的极化方向相同的方向施加电场。沿极化方向施加电场将进一步增大加到相变材料上的张应力。施加到相变存储器材料上的张应力将降低电阻率和门限电压的漂移，从而增大非晶相的稳定性。
稍后，施加操作308沿与在极化铁电换能件后铁电换能件的极化方向相反的方向施加电场。这个步骤调整通过铁电材料所施加的应力，因此调整正要结晶（置位步骤）或正在结晶的相变材料。在置位步骤期间或刚好在其之前，所施加的电压是使它产生与剩余极化的相反的场，将压应力施加到相变材料上。在结晶前或在结晶期间将压应力施加到相变材料上导致加快结晶过程。
然后，加热步骤310将相变材料加热到使得相变材料至少一部分从非晶状态改变到结晶状态。在这个操作期间，通过施加产生热的电流脉冲，使相变材料受到加热，并最终熔化相变材料。相变材料然后受到淬火，以成为非晶相。在复位步骤期间，如果铁电材料被加热到低于它的居里温度，它将仍呈现为铁电性的，保持剩余铁电极化。如果它被加热到超过居里温度，剩余极化就会消失。不论哪种情况，在非晶相形成后，所希望的是再次使铁电材料极化，以诱发最大剩余极化。
图4示出了制造根据本发明的相变存储单元的示范性流程图402。方法一开始是操作404，在绝缘基片内形成底电极。如以上所讨论的，可以用许多导电材料来制造底电极，诸如但不局限于，氮化钛（TiN）、氮化钽（TaN）、氮化钽硅（TaSiN）、钌（Ru）、钨（W）、银（Ag）、金（Au）或铝（Al）。此外，绝缘基片可以是例如二氧化硅（SiO2）。本领域技术人员将认识到，可以用诸如溅射淀积之类的许多方法将底电极淀积到绝缘基片上。
然后，在操作406，在中央在底电极之上的绝缘层内形成管孔。这个管孔可以例如用化学蚀刻形成。如以上所讨论的，在一个实施例中，对于180nm CMOS技术来说管孔近似为500nm，而它的长宽比至少为2:1。
然后，在操作408，将管孔内的压电材料淀积在管孔内。在本发明的一个实施例中，将压电材料淀积在管孔内包括使压电材料与限定管孔的至少一个壁相符，使得压电材料淀积在相变材料与这至少一个壁之间。可以使用许多已知的压电材料，诸如氮化铝（AlN）、氧化锌（ZnO）、锆钛酸铅（PZT）、BaTiO3（BTO）、YMnO3（YMO）、Pb(Mg0.33Nb0.66)1-xTixO3（PMN-PT）或硫酸三甘肽（TGS）之类。可以用本领域技术人员所知的许多技术，诸如化学气相淀积（CVD），将压电材料淀积在管孔内。
然后，在操作410，将相变材料淀积在管孔内接近压电材料。如上所述，相变材料可以包括诸如Ge2Sb2Te5（GST）、SbTe和In2Se3之类的材料。
操作410一完成，过程流程就进至操作412。在操作412，形成在相变材料之上的顶电极。如同底电极那样，顶电极用例如溅射淀积形成。可以用许多导电材料来制造顶电极，诸如但不局限于，氮化钛（TiN）、氮化钽硅（TaSiN）、钌（Ru）、钨（W）、银（Ag）、金（Au）或铝（Al）。
图5示出了按照本发明的制造图1B所示的第二种相变存储单元150的示范性流程图502。方法一开始是操作504，其中在绝缘基片内形成底电极152。如以上所讨论的，底电极可以用许多导电材料制成，诸如氮化钛（TiN）、钨（W）、氮化钽（TaN）、氮化钽硅（TaSiN）、钌（Ru）或铝（Al）。此外，绝缘基片可以是例如二氧化硅（SiO2）。本领域技术人员将认识到，可以用诸如溅射淀积之类的许多方法将底电极淀积到绝缘基片上。
然后，在操作505，通过淀积一层诸如二氧化硅或氮化硅之类的绝缘介质材料154，接着淀积一导电层155，形成至少第一层叠。导电层155可以用许多导电材料制成，诸如氮化钛（TiN）、钨（W）、氮化钽（TaN）、氮化钽硅（TaSiN）、钌（Ru）、银（Ag）、金（Au）或铝（Al）。
然后，在操作506，对导电层155构图，以形成中央在底电极上方的导电线156。
然后，在操作508，通过在经构图的导电线156的顶上淀积另一层绝缘材料157，完成第一层叠。本领域技术人员很清楚，可以重复操作505-508，以形成另外一些导电线层。
然后，在操作509，在由两个绝缘层和插在它们之间的经构图的导电线形成的第二层叠内，形成中央在底电极上方的管孔158。在本发明的一个实施例中，管孔158可以例如用化学蚀刻形成，而至少一个壁露出经构图的导电线156的一部分1155。如以上所讨论的，在一个实施例中，对于180nm CMOS技术来说管孔近似为500nm，而它的长宽比至少为2:1。
然后，在操作510，将压电材料或铁电材料160淀积在管孔内。在本发明的一个实施例中，在管孔内淀积压电材料或铁电材料160包括使压电材料或铁电材料与限定管孔的至少一个壁相符，因此压电材料或铁电材料淀积在相变材料与这至少一个壁之间，与经构图的导电线156的露出部分1155接触。可以使用许多已知的压电材料和铁电材料，诸如氮化铝（AlN）、氧化锌（ZnO）、锆钛酸铅（PZT）、BaTiO3（BTO）、YMnO3（YMO）、Pb(Mg0.33Nb0.66)1-xTixO3（PMN-PT）或硫酸三甘肽（TGS）之类。可以用本领域技术人员所知的许多技术，诸如化学气相淀积（CVD），将压电材料或铁电材料淀积在管孔内。
然后，在操作511，将相变材料162淀积在管孔内，接近压电材料或铁电材料并与底电极接触。如上所述，相变材料可以包括诸如Ge2Sb2Te5（GST）、SbTe和In2Se3之类的材料。
操作511一完成，工艺流程进至操作512。在操作512，在相变材料上形成顶电极164。如同底电极那样，顶电极用例如溅射淀积形成。顶电极可以用许多导电材料制成，诸如氮化钛（TiN）、钨（W）、氮化钽（TaN）、氮化钽硅（TaSiN）、钌（Ru）、银（Ag）、金（Au）或铝（Al）。
现在来看图6，图中示出了本发明的示范性半成品结构602。结构602包括淀积在一个或多个底电极606上的绝缘层604。如以上所讨论的，绝缘层604可以由例如二氧化硅（SiO2）组成。底电极604可以由例如钨（W）组成。
中间电极608由绝缘层604承载。在一个实施例中，中间电极608由铝（Al）组成。如图所示，中间电极形成导电层，该导电层被构图以产生中央在底电极606上方的导电垫612，并且在绝缘层604内一形成管孔610，中间电极就围着这些管孔610。这种配置使中间电极608可以激活一部分压电材料。
图7示出了另一个半成品结构702的剖视图。结构702例示了由绝缘层604承载的几个中间电极608。这些中间电极608与管孔610内的压电材料704电耦合。通过有选择地对中间电极608供电，可以激活压电材料704的各个部分。
附图中的这些流程图和方框图例示了按照本发明的各个实施例的系统、方法和计算机程序产品的可行实现的体系结构、功能和操作。在这方面，在流程图或方框图内的每个方框可以表示包括一个或多个实现所指定的罗辑功能的可执行指令的代码的模块、段或部分。还应指出的是，在有些可供选择的实现中，方框内所示的功能可以并不按附图中所示的次序执行。例如，示为相继的两个方框实际上可以大体同时执行，或者有时可以以相反的次序执行，这取决于所涉及的功能。还要指出的是，这些方框图和/或流程图中所例示的每个方框以及这些方框图和/或流程图中所示的一些方框的组合，可以用执行所指定的功能或操作的基于专用硬件的系统实现，或者用专用硬件和计算机指令的组合实现。
虽然以上对本发明的优选实施例作了说明，但可以理解，本领域技术人员无论现在还是将来都可以对这些实施例进行各种改善和增强，这些改善和增强都在所附权利要求书所给出的本发明的保护范围之内。因此，应将所附权利要求书理解为维护对以上所述发明的正当保护范围。
Claims (20)
1.一种存储单元，包括：
能够在至少一个非晶状态与结晶状态之间转换的相变材料；
被定位成接近相变材料的压电换能件，所述压电换能件被配置成在相变材料处于非晶状态时激活；以及
控制器，被配置成在相变材料从非晶相被改变到晶相前施加极化压电材料的第一电脉冲，使得压电换能件将张应力加到相变材料上，
其中，所述压电换能件包括铁电材料，并且所述压电材料在所述极化之后维持剩余极化。
2.如权利要求1所述的存储单元，还包括：
其中所述相变材料和压电换能件被制造成使得与相变材料的门限电压相应的电场大于铁电材料的矫顽场；以及
其中所述门限电压是加在相变材料两端的、使相变材料从非晶状态改变到结晶状态的第一电压。
3.如权利要求2所述的存储单元，还包括控制器，被配置成在相变材料从非晶相被改变到晶相前施加极化铁电材料的第一电脉冲，使得压电换能件将张应力加到相变材料上，所述第一电脉冲具有低于门限电压的电压。
4.如权利要求3所述的存储单元，其中，所述控制器被配置成在相变材料从晶相被改变到非晶相后施加极化铁电材料的第二电脉冲，使得压电换能件将压应力加到相变材料上，所述第二电脉冲具有极性与第一电脉冲相反的电压。
5.如权利要求1所述的存储单元，还包括：
其中所述相变材料和铁电材料被制造成使得相变材料的结晶温度低于铁电材料的居里温度；
其中所述结晶温度是第一温度，超过第一温度处于非晶状态的相变材料结晶成结晶状态；以及
其中所述居里温度是第二温度，超过第二温度铁电材料就不呈现自然极化。
6.如权利要求1所述的存储单元，还包括：
第一电极；以及
至少一个第二电极，
其中，所述相变材料和压电换能件被定位成至少部分地处在第一电极与第二电极之间。
7.如权利要求1所述的存储单元，还包括：
限定管孔的绝缘层；
被定位成在管孔下的底电极；以及
被定位成在管孔上的顶电极，
其中，所述相变材料被定位在管孔内并在底电极与顶电极之间，以及
所述压电换能件被定位在相变材料与绝缘层之间。
8.如权利要求1所述的存储单元，其中，所述压电换能件被配置成在相变材料从非晶状态被改变到结晶状态前将张应力加到至少一部分相变材料上。
9.如权利要求1所述的存储单元，其中，所述压电换能件被配置成在相变材料从结晶状态被改变到非晶状态后将压应力加到至少一部分相变材料上。
10.如权利要求1所述的存储单元，还包括：
第一电极；以及
至少一个第二电极，
其中，所述相变材料和压电换能件被定位成至少部分地处在第一电极与第二电极之间。
11.如权利要求1所述的存储单元，还包括：
限定管孔的绝缘层；
被定位成在管孔下的底电极；以及
被定位成在管孔上的顶电极，
其中，所述相变材料被定位在管孔内并在底电极与顶电极之间，以及
其中所述压电换能件被定位在相变材料与绝缘层之间。
12.如权利要求1所述的存储单元，其中，所述压电换能件被配置成在相变材料从非晶状态被改变到结晶状态前将张应力加到至少一部分相变材料上。
13.一种操作如权利要求1-12中任一项所述的存储单元的方法，所述方法包括：
将接近处于非晶状态的相变材料的铁电换能件极化成使得铁电换能件维持剩余铁电极化，并将张应力加到至少一部分相变材料上。
14.如权利要求13所述的方法，还包括：
在极化铁电换能件后施加方向与铁电换能件的极化方向相同的电场。
15.如权利要求13所述的方法，还包括：
在极化铁电换能件后施加方向与铁电换能件的极化方向相反的电场；以及
在施加方向与极化方向相反的电场后，将相变材料加热成使得相变材料的至少一部分从非晶状态改变到结晶状态。
16.如权利要求13所述的方法，其中施加电场包括：
通过铁电材料施加电流，使得铁电材料两端的电压降大于铁电材料的矫顽电压且小于相变材料的门限电压。
17.一种制造如权利要求1-12中任一项所述的存储单元的方法，所述方法包括：
在绝缘层内形成管孔；
将压电材料淀积在管孔内；以及
将相变材料淀积在管孔内接近压电材料。
18.如权利要求17所述的方法，还包括：
在管孔下形成底电极；以及
在相变材料上形成顶电极。
19.如权利要求18所述的方法，还包括使至少一个附加电极与限定管孔的至少一个壁相符，使得至少一部分压电材料被激活。
20.如权利要求17所述的方法，其中，将压电材料淀积在管孔内包括：使压电材料与限定管孔的至少一个壁相符，使得压电材料淀积在相变材料与这至少一个壁之间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/964,980 | 2010-12-10 | ||
| US12/964,980 US8559217B2 (en) | 2010-12-10 | 2010-12-10 | Phase change material cell with stress inducer liner |
| PCT/US2011/062970 WO2012078456A1 (en) | 2010-12-10 | 2011-12-01 | Phase change material cell with piezoelectric or ferroelectric stress inducer liner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103403804A CN103403804A (zh) | 2013-11-20 |
| CN103403804B true CN103403804B (zh) | 2016-08-10 |
Family
ID=46199255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180059448.5A Active CN103403804B (zh) | 2010-12-10 | 2011-12-01 | 带有压电或铁电应力诱发垫的相变材料单元 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8559217B2 (zh) |
| JP (1) | JP5706537B2 (zh) |
| CN (1) | CN103403804B (zh) |
| DE (1) | DE112011104319T5 (zh) |
| WO (1) | WO2012078456A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9172031B2 (en) | 2012-05-11 | 2015-10-27 | SK Hynix Inc. | Resistive memory device |
| KR102022554B1 (ko) * | 2012-05-11 | 2019-09-18 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| GB2515101A (en) * | 2013-06-14 | 2014-12-17 | Ibm | Phase-change memory cells |
| WO2015161257A1 (en) * | 2014-04-18 | 2015-10-22 | Northeastern Univeristy | Piezoelectric mems resonator with integrated phase change material switches |
| KR20160094154A (ko) * | 2015-01-30 | 2016-08-09 | 에스케이하이닉스 주식회사 | 데이터 전송 회로 |
| WO2017066195A1 (en) | 2015-10-13 | 2017-04-20 | Northeastern University | Piezoelectric cross-sectional lame mode transformer |
| CN107154401A (zh) * | 2017-05-17 | 2017-09-12 | 南京大学 | 一种铁电高分子相变实现信息存储的方法及其存储器 |
| US10141503B1 (en) | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
| CN108039409B (zh) * | 2017-11-23 | 2020-09-04 | 上海新储集成电路有限公司 | 一种三维超导电极材料相变存储器的制备方法 |
| DE102019112887A1 (de) * | 2019-05-16 | 2020-11-19 | Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen | Phasenwechselspeicher |
| CN112397646B (zh) * | 2019-08-30 | 2022-08-12 | 华中科技大学 | 三端超晶格存算一体器的阈值电压调节方法 |
| CN111740005B (zh) * | 2020-06-17 | 2022-05-24 | 上海新硅聚合半导体有限公司 | 一种压电薄膜高温极化方法 |
| CN112968037A (zh) * | 2021-03-19 | 2021-06-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491338A (en) * | 1991-02-01 | 1996-02-13 | Spitzer; Richard | High resolution imaging and measuring dynamic surface effects of substrate surfaces |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150694A (ja) * | 2003-10-23 | 2005-06-09 | Seiko Epson Corp | 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器 |
| JP4466315B2 (ja) * | 2004-10-21 | 2010-05-26 | 株式会社日立製作所 | 相変化メモリ |
| KR20090097362A (ko) * | 2008-03-11 | 2009-09-16 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| US7864566B2 (en) * | 2008-07-02 | 2011-01-04 | International Business Machines Corporation | Phase change memory programming method without reset over-write |
| JP2010013327A (ja) * | 2008-07-04 | 2010-01-21 | Fujifilm Corp | ペロブスカイト型酸化物単結晶の微細構造体及びその製造方法、複合圧電材料、積層型圧電振動子、超音波探触子、並びに、超音波診断装置 |
| US7848135B2 (en) * | 2008-09-19 | 2010-12-07 | International Business Machines Corporation | Piezo-driven non-volatile memory cell with hysteretic resistance |
| US20100078621A1 (en) * | 2008-10-01 | 2010-04-01 | Breitwisch Mathew J | Method to reduce reset current of pcm using stress liner layers |
| US8031518B2 (en) * | 2009-06-08 | 2011-10-04 | Micron Technology, Inc. | Methods, structures, and devices for reducing operational energy in phase change memory |
| JP2011103323A (ja) * | 2009-11-10 | 2011-05-26 | Hitachi Ltd | 半導体記憶装置 |
-
2010
- 2010-12-10 US US12/964,980 patent/US8559217B2/en not_active Expired - Fee Related
-
2011
- 2011-12-01 WO PCT/US2011/062970 patent/WO2012078456A1/en active Application Filing
- 2011-12-01 JP JP2013543222A patent/JP5706537B2/ja active Active
- 2011-12-01 CN CN201180059448.5A patent/CN103403804B/zh active Active
- 2011-12-01 DE DE112011104319T patent/DE112011104319T5/de not_active Ceased
-
2013
- 2013-07-24 US US13/949,512 patent/US9159920B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491338A (en) * | 1991-02-01 | 1996-02-13 | Spitzer; Richard | High resolution imaging and measuring dynamic surface effects of substrate surfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130309782A1 (en) | 2013-11-21 |
| US20120147666A1 (en) | 2012-06-14 |
| JP5706537B2 (ja) | 2015-04-22 |
| US8559217B2 (en) | 2013-10-15 |
| JP2014504450A (ja) | 2014-02-20 |
| DE112011104319T5 (de) | 2013-09-26 |
| CN103403804A (zh) | 2013-11-20 |
| US9159920B2 (en) | 2015-10-13 |
| WO2012078456A1 (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103403804B (zh) | 带有压电或铁电应力诱发垫的相变材料单元 | |
| JP6708722B2 (ja) | スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法 | |
| US10468495B2 (en) | Integrated circuit including ferroelectric memory cells and methods for manufacturing | |
| TWI255035B (en) | Nonvolatile semiconductor memory device | |
| JP5828570B2 (ja) | 半導体強誘電体記憶トランジスタおよびその製造方法 | |
| US6864503B2 (en) | Spacer chalcogenide memory method and device | |
| KR101133832B1 (ko) | 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법 | |
| TWI357154B (en) | Phase change memory cell with filled sidewall memo | |
| US8541767B2 (en) | Memory component having an electrical contact free of a metal layer | |
| TWI742284B (zh) | 半導體裝置以及其製作方法 | |
| Lederer et al. | Review on the microstructure of ferroelectric hafnium oxides | |
| JP2011103323A (ja) | 半導体記憶装置 | |
| US20220285374A1 (en) | Wakeup free approach to improve the ferroelectricity of feram using a stressor layer | |
| CN106206639A (zh) | 具有针状接面的相变化记忆装置及其制造方法 | |
| EP2924750B1 (en) | Structure and formation method of memory device | |
| US20230099330A1 (en) | Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same | |
| US20220343974A1 (en) | Multiple memory states device and method of making same | |
| Abachi | Preparation and characterization of Sb2Se3 devices for memory applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |