CN103390579A - 具有通孔线路结构的布线设计 - Google Patents

具有通孔线路结构的布线设计 Download PDF

Info

Publication number
CN103390579A
CN103390579A CN2013101640388A CN201310164038A CN103390579A CN 103390579 A CN103390579 A CN 103390579A CN 2013101640388 A CN2013101640388 A CN 2013101640388A CN 201310164038 A CN201310164038 A CN 201310164038A CN 103390579 A CN103390579 A CN 103390579A
Authority
CN
China
Prior art keywords
metallic circuit
contact
circuit structure
grid
line construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101640388A
Other languages
English (en)
Other versions
CN103390579B (zh
Inventor
Y·马
J·桂
H·莱文森
H·吉田
M·拉希德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103390579A publication Critical patent/CN103390579A/zh
Application granted granted Critical
Publication of CN103390579B publication Critical patent/CN103390579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭露一种具有通孔线路结构的布线设计，其中，提供具有通孔线路结构的布线设计的方法。其实施例包含：提供栅极结构及扩散接点于衬底上；提供栅极接点于该栅极结构上；提供不置于该栅极接点、该扩散接点、或其组合的一部分上金属线路结构；以及于该部分上方与该金属线路结构局部下方提供通孔线路结构以耦接该栅极接点、该扩散接点或其组合至该金属线路结构。

Description

具有通孔线路结构的布线设计
技术领域
本揭露涉及布线设计。本揭露尤其可应用于14纳米技术节点以上的设计。
背景技术
随着科技的先进，布线(layout)也必须设计成能达到尺寸缩放（scaling）的要求，例如，基于不断减少的技术节点尺寸，其可能产生中段(MOL)工艺的显著工艺整合风险。举例而言，为了满足尺寸缩放的需求，设计者典型地利用诸如扩散接点跨接(CA跨接)的构造以实现跨线耦接(cross-coupling-based)设计。然而，由于技术节点持续缩小，使用CA跨接会增加晶体管与其它整合结构意外激活的风险，而降低装置整体的整合性。再者，由于技术节点的缩小，MOL工艺中与掩膜(mask)相关(例如扩散接点、金属1层结构等)的成本亦有显著的增加。又，在传统技术之下，MOL工艺中的掩膜数量可能增加，而使成本更加提高。举例而言，传统技术可能需要三倍图案化以形成扩散接点及满足扩散接点(例如电源轨区中)与用于14纳米技术节点以上的金属1层结构间顶对顶间距要求的金属1层结构。
因此，需要具有替代线路结构的布线设计(如通孔线路结构(viarouting structure))及其实现方法以沿利用自对准双图案化(self-aligneddouble patterning；简称SADP)工艺实施的设计做CA跨接。
发明内容
本揭露的一个态样为一种实现具有通孔线路结构的布线设计的方法。
本揭露的另一态样为一种利用具有通孔线路结构的布线设计实现的装置。
本揭露的额外态样及其它技术特征将通过以下内容说明，本领域技术人员可由本说明书及权利要求书所揭示的内容轻易地了解本发明的其它优点及功效。
根据本揭露，某些技术效果可通过一种方法被某种程度上地实现，此方法包含：提供栅极结构及扩散接点于衬底上；提供栅极接点于该栅极结构上；提供不置于该栅极接点、该扩散接点、或其组合的一部分上的金属线路结构；以及于该部分上方与该金属线路结构局部下方提供通孔线路结构以耦接该栅极接点、该扩散接点或其组合至该金属线路结构。
本揭露的态样包含：提供第二栅极结构于该衬底上；以及提供该通孔线路结构以跨越该第二栅极结构而将该扩散接点、该栅极接点、或其组合耦接至该金属线路结构。另外的态样包含：提供第三栅极结构于该衬底上；提供第二金属线路结构于该衬底上方；提供第二栅极接点于该第一、第二、或第三栅极结构上；提供多个鳍状结构横越该第一、第二、及第三栅极结构；以及提供跨越至少一个该鳍状结构的第二通孔线路结构以将该栅极接点、该第二栅极接点、或其组合耦接至该金属线路结构、该第二金属线路结构、或其组合。在又一态样中包含作为通孔0层结构(via0layer structure)的该通孔线路结构与该第二通孔线路结构以及作为金属1层结构(metal1layer structure)的该金属线路结构与第二金属线路结构。在另一态样中包含提供多个不合并该鳍状结构的鳍状结构。
本揭露进一步的实施例包含：提供扩散差距(diffusion gap)区于该衬底中；以及提供该扩散接点于该扩散差距区中。某些态样包含：提供另一栅极结构于该衬底上；以及提供另一栅极接点以耦接该扩散接点至另一栅极结构。各种态样包含利用SADP工艺提供该扩散接点及该金属线路结构。其它态样包含利用核心掩膜及该核心掩膜上方的阻挡掩膜的SADP工艺。
本揭露另外的态样为一种装置，包含：衬底上的栅极结构及扩散接点；该栅极结构上的栅极接点；不置于该栅极接点、该扩散接点、或其组合的一部分上的金属线路结构；以及于该部分上方与该金属线路结构局部下方的通孔线路结构，其中，该通孔线路结构将该栅极接点、该扩散接点或其组合耦接至该金属线路结构。
态样包含一种装置，其具有于该衬底上的第二栅极结构，其中，该通孔线路结构跨越该第二栅极结构以将该扩散接点、该栅极接点、或其组合耦接至该金属线路结构。另外的态样包含一种装置，其具有：该衬底上的第三栅极结构；该衬底上方的第二金属线路结构；该第一、第二、或第三栅极结构上的第二栅极接点；多个横越该第一、第二、及第三栅极结构的鳍状结构；以及跨越至少一个该鳍状结构的第二通孔线路结构，其中，该第二通孔线路结构将该栅极接点、该第二栅极接点、或其组合耦接至该金属线路结构、该第二金属线路结构、或其组合。在一态样中包含作为通孔0层结构的该通孔线路结构与该第二通孔线路结构以及作为金属1层结构的该金属线路结构与第二金属线路结构。在另一态样中包含多个不彼此合并的鳍状结构。
其它的态样包含一种装置，其于该衬底中具有扩散差距区，其中，该扩散接点位于该扩散差距区中。某些态样包含一种装置，其具有：于该衬底上的另一栅极结构；以及将该扩散接点耦接至另一栅极结构的另一栅极接点。各种态样包含利用SADP工艺所提供的该扩散接点及该金属线路结构。其它态样包含利用核心掩膜及该核心掩膜上方的阻挡掩膜的SADP工艺。
本揭露的另一态样包含：提供第一金属线路结构于衬底上方；提供不置于该第一金属线路结构的一部分上的第二金属线路结构；以及提供于该部分上方与该第二金属线路结构局部下方的通孔线路结构以耦接该第一金属线路结构至该第二金属线路结构。
另外的态样包含：提供栅极结构及扩散接点于衬底上；提供栅极接点于该栅极结构上；提供不置于该栅极接点、该扩散接点、或其组合的一部分上的第三金属线路结构，该第三金属结构是在该第二金属线路结构下方的深度层级；以及于该第二部分上方与该第三金属线路结构局部下方提供第二通孔线路结构以将该栅极接点、该扩散接点或其组合耦接至该第三金属线路结构。其它态样包含：提供第二栅极结构于该衬底上；以及提供该第二通孔线路结构以跨越该第二栅极结构而将该扩散接点、该栅极接点、或其组合耦接至该第三金属线路结构，其中，该第二通孔线路结构为通孔0层结构，而该第三金属线路结构为金属1层结构。
对于本领域技术人员而言，本揭露额外的态样及技术效果将随着下列的详细说明变得清楚明白，其中，本揭露的实施例是将通过附图中的范例充分显示并且将在此详细说明。应理解的是，于此图式及详细描述并非有意将本发明限定于所揭露的特定形式，相反地，本发明要涵盖落入附加的权利要求书所定义的本发明的精神及范畴的所有修改、等效物、及替代物。
附图说明
本揭露通过以下参考附图以图标举例方式说明，而非用于限制。以下参考附图中相同的组件符号意指相似的对象，其中：
图1A至图1D为示意性地说明根据本揭露示范性实施例的具有通孔线路结构的布线的组件；
图2A至图2C为示意性地说明根据本揭露示范性实施例的用以提供金属线路结构的SADP工艺；以及
图3A及图3B为示意性地说明根据本揭露示范性实施例的用以提供扩散接点的SADP工艺。
具体实施方式
以下，为了说明的目的，提出具体细节以使示范性实施例变得清楚明白。然而，应理解的是，示范性实施例不需这些具体细节或等效的安排亦可被实行。在其它情况中，常见的结构与装置是以方块图形式呈现以避免不必要地模糊实施例。另外，除非另有指明，否则所有以数字记载的数量、比例、以及成分的属性数值、反应条件、及其它于说明书与权利要求书中所使用的数值皆以用语「大约」来修饰。
本揭露是针对并解决布线整合性降低(如CA跨接构造所造成)、以及与布线设计有关的图案化成本增加的问题。本揭露通过，特别是，提供位于扩散接点及/或门极接点一部分上方的通孔线路结构以耦接该扩散接点及/或栅极接点至不位于该部分上方的金属线路结构。
图1A至图1D为示意性地说明根据本揭露示范性实施例的具有通孔线路结构的布线的组件。如图1A所示，该布线可包含横跨栅极结构103及扩散接点105的鳍状结构101、耦接至该栅极结构103的栅极接点107(例如由第一掩膜所形成)及109(例如由第二掩膜所形成)、以与栅极切割区111。为达简化的目的，图1B仅以扩散接点105与栅极接点109描述图1A的布线。如图所示，至少一个该扩散接点105形成于扩散差距区（diffusion gap region）(或RX差距区)113中，其通过其中一个栅极接点109提供一种握手(hand-shake)构造以使通孔0层结构得以着陆。由于该栅极接点109基于时间相依介电崩溃(TDDB)可靠度的问题而无法被延伸或是被制造得更大，故此握手结构有存在的需要。然而，为使扩散接点105在设计上成为可分解式SADP，至少某些该扩散接点105是在接点多间距网格(contact-poly pitch grid)上。
需注意的是，该鳍状结构101并无合并的情形(例如，无磊晶硅合并该鳍状结构101)。如此，从栅极接点109(例如上栅极切割区111中的电源轨区中)至鳍状结构101的上/下间距与从栅极接点109(例如电源轨区中)至该扩散区(例如该电源轨区之下及扩散差距区113之上)的上/下间距之间的差异可被减少。
图1C及图1D为个别表示该布线的通孔0层(例如连接并位于金属1层下方的通孔层)及金属1层(例如通孔0层以上及通孔1层以下的金属层)。如同所提供的，该通孔0层可包含通孔0层结构115(例如由第一掩膜所形成)及117(例如由第二掩膜所形成)，且该金属1层可包含金属1层结构119。如同所述，某些该通孔0层结构115及117可实现局部布线。该某些通孔0层结构115及117中的狭长设计可允许该些通孔0层结构115及117将扩散接点105、栅极接点107及109等耦接至不置于该些扩散接点105、栅极接点107及109等上方的金属层结构119。举例而言，位于扩散差距区113上方的通孔0结构117是跨越该栅极结构103的其中一个(例如从左边起第三个栅极结构103)并将该扩散差距区113中的该扩散接点105耦接(例如通过栅极接点109)至该金属1层结构119的其中一个。
举其它例子而言，该通孔0层结构115的其中一个(例如从右边起第三个栅极结构103上方)是跨越该鳍状结构101的至少其中一个并将该栅极接点109的其中一个耦接至该金属1层结构119的其中一个(例如最靠近中间的第三个栅极层结构103上方)。再者，该通孔0层结构117中的另外一个(例如从右边起第三个栅极结构103上方)是跨越该鳍状结构101的至少其中一个并将该栅极接点107的其中一个耦接至该金属1层结构119的中的另外一个(例如该五个最左边的栅极结构103上方)。通过使用局部通孔0层布线(或其它通孔层布线)，可实现跨线耦接设计而不需使用CA跨接及/或于扩散接点与栅极接点间过多的握手结构。
然而，应注意的是，虽然图1C及图1D是描述一种跨线耦接设计，但该通孔线路结构所提供的局部线路可被用于无跨接的布线设计。另外，亦应注意的是，虽然图1C及图1D说明利用狭长的通孔0层结构115及117以将特定结构(或部分的结构)耦接至不置于该些特定结构上方的金属1层结构119，其可以推论出通孔线路结构所提供的局部线路可被用于其它通孔层结构及其它金属层结构。在一实施例中，局部线路可通过以下步骤被实现：提供第一金属线路结构于该金属2层上；提供第二金属线路结构于该金属3层上使得该第二金属线路结构不置于该第一金属线路结构上方；以及提供通孔线路结构于该通孔2层结构上使得该通孔线路结构位于该第一金属线路结构上方并位于该第二金属线路结构下方以将该金属2层上的第一金属线路结构耦接至该金属3层上的第二金属线路结构。如此一来，该通孔线路结构可减少关于由SADP或其它双图案化工艺所形成的金属线路结构设计的限制(例如，可在各种任意金属层上)。
图2A至图2C为示意性地说明根据本揭露示范性实施例的用以提供金属线路结构的SADP工艺。为达简明的目的，图2A描述该金属1层结构119以说明经由SADP工艺所形成的该金属1标的(例如所产生的金属1层结构119)。图2B及图2C为分别说明使用核心掩膜201(例如第一图案化)及使用阻挡掩膜203(例如第二图案化)以通过一种SADP兼容方式形成该金属1标的(例如所产生的金属1层结构119)。举例而言，如图2B所示，核心掩膜201可被形成为牺牲轴(sacrificial mandrel)。间隔件可接着沿核心掩膜201而被形成，而牺牲材料可被沉积于间隔件与多个核心掩膜201部分间的开口中。之后，如图2C所示，阻挡掩膜203可被形成于包含有间隔件及核心掩膜201的层上方。之后可进行蚀刻以形成该金属1标的的开口于未受阻挡掩膜203或该间隔件所保护的区域。
图3A及图3B为示意性地说明根据本揭露示范性实施例的用以提供扩散接点的SADP工艺。如其所示，核心掩膜301及阻挡掩膜303可被用于以兼容于SADP工艺的方法形成该扩散接点标的(例如所产生的扩散接点105)。举例而言，如图3A所示，核心掩膜301可被形成为牺牲轴。间隔件可接着沿核心掩膜301而被形成，而牺牲材料可被沉积于间隔件与多个核心掩膜301部分间的开口中。之后，如图3B所示，阻挡掩膜303可被形成于包含有间隔件及核心掩膜301的层上方。之后可进行蚀刻以形成该扩散接点标的的开口于未受阻挡掩膜303或该间隔件所保护的区域。
本揭露的实施例可达到数种技术效果，包含布线整合性的增加及图案化成本的减少。本揭露的实施例具有于各种产业上应用的便利性，举例而言，如微处理器、智能型手机、行动电话、手机、机上盒、DVD录放机、自动导航、打印机及其周边、网络及电信设备、游戏系统、以及数字相机。本揭露因此在各种类型的高度积体半导体装置中皆具有产业利用性。
在前述说明中，本揭露通过特定实施例及其参考附图所描述。然而，清楚明白的，大量变更及修改可于不背离权利要求书所定义的本揭露精神及范畴下达成。因此，说明书及附图是用于说明，而非用于限制。需明暸的是，本揭露可利用各种其它组合及实施例且并可在由此所述的本发明精神范畴内进行变更及修改。

Claims (20)

1.一种方法，其包括：
提供栅极结构及扩散接点于衬底上；
提供栅极接点于该栅极结构上；
提供不置于该栅极接点、该扩散接点、或其组合的一部分上的金属线路结构；以及
于该部分上方与该金属线路结构局部下方提供通孔线路结构，以耦接该栅极接点、该扩散接点或其组合至该金属线路结构。
2.根据权利要求1所述的方法，进一步包括：
提供第二栅极结构于该衬底上；以及
提供该通孔线路结构以跨越该第二栅极结构而将该扩散接点、该栅极接点、或其组合耦接至该金属线路结构。
3.根据权利要求2所述的方法，进一步包括：
提供第三栅极结构于该衬底上；
提供第二金属线路结构于该衬底上方；
提供第二栅极接点于该第一、第二、或第三栅极结构上；
提供多个鳍状结构横越该第一、第二、及第三栅极结构；以及
提供跨越至少一个该鳍状结构的第二通孔线路结构，以将该栅极接点、该第二栅极接点、或其组合耦接至该金属线路结构、该第二金属线路结构、或其组合。
4.根据权利要求3所述的方法，其中，该通孔线路结构与该第二通孔线路结构是通孔0层结构，而该金属线路结构与第二金属线路结构是金属1层结构。
5.根据权利要求3所述的方法，进一步包括：
提供不合并该鳍状结构的该多个鳍状结构。
6.根据权利要求1所述的方法，进一步包括：
提供扩散差距区于该衬底中；以及
提供该扩散接点于该扩散差距区中。
7.根据权利要求1所述的方法，进一步包括：
提供另一栅极结构于该衬底上；以及
提供另一栅极接点以将该扩散接点耦接至该另一栅极结构。
8.根据权利要求1所述的方法，进一步包括：
利用自对准双图案化SADP工艺提供该扩散接点及该金属线路结构。
9.根据权利要求8所述的方法，其中，该自对准双图案化工艺利用核心掩膜及该核心掩膜上方的阻挡掩膜。
10.一种装置，其包含：
衬底上的栅极结构及扩散接点；
该栅极结构上的栅极接点；
不置于该栅极接点、该扩散接点、或其组合的一部分上的金属线路结构；以及
于该部分上方与该金属线路结构局部下方的通孔线路结构，其中，该通孔线路结构将该栅极接点、该扩散接点或其组合耦接至该金属线路结构。
11.根据权利要求10所述的装置，进一步包括：
于该衬底上的第二栅极结构，其中，该通孔线路结构跨越该第二栅极结构，以将该扩散接点、该栅极接点、或其组合耦接至该金属线路结构。
12.根据权利要求11所述的装置，进一步包括：
该衬底上的第三栅极结构；
该衬底上方的第二金属线路结构；
该第一、第二、或第三栅极结构上的第二栅极接点；
多个横越该第一、第二、及第三栅极结构的鳍状结构；以及
跨越至少一个该鳍状结构的第二通孔线路结构，其中，该第二通孔线路结构将该栅极接点、该第二栅极接点、或其组合耦接至该金属线路结构、该第二金属线路结构、或其组合。
13.根据权利要求12所述的装置，其中，该通孔线路结构与该第二通孔线路结构是通孔0层结构，而该金属线路结构与第二金属线路结构是金属1层结构。
14.根据权利要求12所述的装置，其中，该多个鳍状结构不彼此合并。
15.根据权利要求10所述的装置，进一步包括：
该衬底中的扩散差距区，其中，该扩散接点是于该扩散差距区中。
16.根据权利要求10所述的装置，进一步包括：
于该衬底上的另一栅极结构；以及
将该扩散接点耦接至该另一栅极结构的另一栅极接点。
17.根据权利要求10所述的装置，其中，该扩散接点及该金属线路结构利用自对准双图案化SADP工艺而提供，且该自对准双图案化工艺利用核心掩膜及该核心掩膜上方的阻挡掩膜。
18.一种方法，其包括：
提供第一金属线路结构于衬底上方；
提供不置于该第一金属线路结构的一部分上的第二金属线路结构；以及
提供于该部分上方与该第二金属线路结构局部下方的通孔线路结构，以耦接该第一金属线路结构至该第二金属线路结构。
19.根据权利要求18所述的方法，进一步包括：
提供栅极结构及扩散接点于该衬底上；
提供栅极接点于该栅极结构上；
提供不置于该栅极接点、该扩散接点、或其组合的一部分上的第三金属线路结构，该第三金属结构是在该第二金属线路结构下方的深度层级；以及
于该第二部分上方与该第三金属线路结构局部下方提供第二通孔线路结构，以将该栅极接点、该扩散接点或其组合耦接至该第三金属线路结构。
20.根据权利要求19所述的方法，进一步包括：
提供第二栅极结构于该衬底上；以及
提供该第二通孔线路结构，以跨越该第二栅极结构而将该扩散接点、该栅极接点、或其组合耦接至该第三金属线路结构，其中，该第二通孔线路结构为通孔0层结构，而该第三金属线路结构为金属1层结构。
CN201310164038.8A 2012-05-07 2013-05-07 具有通孔线路结构的布线设计 Active CN103390579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/465,129 US8741763B2 (en) 2012-05-07 2012-05-07 Layout designs with via routing structures
US13/465,129 2012-05-07

Publications (2)

Publication Number Publication Date
CN103390579A true CN103390579A (zh) 2013-11-13
CN103390579B CN103390579B (zh) 2015-12-02

Family

ID=49511888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310164038.8A Active CN103390579B (zh) 2012-05-07 2013-05-07 具有通孔线路结构的布线设计

Country Status (3)

Country Link
US (1) US8741763B2 (zh)
CN (1) CN103390579B (zh)
TW (1) TWI528495B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987128B2 (en) * 2012-07-30 2015-03-24 Globalfoundries Inc. Cross-coupling based design using diffusion contact structures
US8843869B1 (en) * 2013-03-15 2014-09-23 Globalfoundries Inc. Via insertion in integrated circuit (IC) designs
US9245076B2 (en) * 2013-06-03 2016-01-26 International Business Machines Corporation Orthogonal circuit element routing
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9589955B2 (en) 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
KR102288869B1 (ko) 2014-10-01 2021-08-10 삼성전자주식회사 시스템 온 칩
KR102254031B1 (ko) 2014-10-10 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9520358B2 (en) * 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
US9431300B1 (en) * 2015-08-27 2016-08-30 Globalfoundries Inc. MOL architecture enabling ultra-regular cross couple
US10163879B2 (en) 2015-10-05 2018-12-25 Samsung Electronics Co., Ltd. Semiconductor device having jumper pattern
US10339249B2 (en) * 2016-03-29 2019-07-02 Synopsys, Inc. Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs
US9793160B1 (en) 2016-07-03 2017-10-17 International Business Machines Coporation Aggressive tip-to-tip scaling using subtractive integraton
KR102633138B1 (ko) 2016-10-17 2024-02-02 삼성전자주식회사 집적 회로 및 반도체 장치
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
KR102419646B1 (ko) 2017-12-22 2022-07-11 삼성전자주식회사 크로스 커플 구조를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10395941B1 (en) 2018-08-21 2019-08-27 Globalfoundries Inc. SADP method with mandrel undercut spacer portion for mandrel space dimension control
US10818494B2 (en) 2018-09-07 2020-10-27 Globalfoundries Inc. Metal on metal multiple patterning
US10651046B2 (en) 2018-10-08 2020-05-12 Globalfoundries Inc. Multiple patterning with late lithographically-defined mandrel cuts
US11417525B2 (en) 2018-10-08 2022-08-16 Globalfoundries U.S. Inc. Multiple patterning with mandrel cuts defined by block masks
US10784119B2 (en) 2018-10-08 2020-09-22 Globalfoundries Inc. Multiple patterning with lithographically-defined cuts
US11069564B2 (en) 2019-04-09 2021-07-20 International Business Machines Corporation Double metal patterning
US11107727B2 (en) 2019-05-10 2021-08-31 International Business Machines Corporation Double metal double patterning with vias extending into dielectric
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045571A1 (en) * 1998-09-23 2001-11-29 Dhrumil Gandhi Cell architecture with local interconnect and method for making same
US20040232445A1 (en) * 2003-05-22 2004-11-25 Nec Electronics Corporation Semiconductor device, layout method and apparatus and program
US6862723B1 (en) * 2002-10-03 2005-03-01 Taiwan Semiconductor Manufacturing Company Methodology of generating antenna effect models for library/IP in VLSI physical design
CN1630062A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 半导体集成电路的制备方法
US20100011330A1 (en) * 2006-03-09 2010-01-14 Tela Innovations, Inc. Semiconductor Device Layout Having Restricted Layout Region Including Linear Shaped Gate Electrode Layout Features Defined Along At Least Four Gate Electrode Tracks with Minimum End-to-End Spacing with Corresponding Non-Symmetric Diffusion Regions
US20100090260A1 (en) * 2008-10-14 2010-04-15 Arm Limited Integrated circuit layout pattern for cross-coupled circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258578B2 (en) * 2009-08-31 2012-09-04 Advanced Micro Devices, Inc. Handshake structure for improving layout density

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045571A1 (en) * 1998-09-23 2001-11-29 Dhrumil Gandhi Cell architecture with local interconnect and method for making same
US6862723B1 (en) * 2002-10-03 2005-03-01 Taiwan Semiconductor Manufacturing Company Methodology of generating antenna effect models for library/IP in VLSI physical design
US20040232445A1 (en) * 2003-05-22 2004-11-25 Nec Electronics Corporation Semiconductor device, layout method and apparatus and program
CN1630062A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 半导体集成电路的制备方法
US20100011330A1 (en) * 2006-03-09 2010-01-14 Tela Innovations, Inc. Semiconductor Device Layout Having Restricted Layout Region Including Linear Shaped Gate Electrode Layout Features Defined Along At Least Four Gate Electrode Tracks with Minimum End-to-End Spacing with Corresponding Non-Symmetric Diffusion Regions
US20100090260A1 (en) * 2008-10-14 2010-04-15 Arm Limited Integrated circuit layout pattern for cross-coupled circuits

Also Published As

Publication number Publication date
US8741763B2 (en) 2014-06-03
US20130292772A1 (en) 2013-11-07
TWI528495B (zh) 2016-04-01
CN103390579B (zh) 2015-12-02
TW201347084A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
CN103390579B (zh) 具有通孔线路结构的布线设计
US8418117B2 (en) Chip-level ECO shrink
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US10998304B2 (en) Conductive line patterning
US8875067B2 (en) Reusable cut mask for multiple layers
JP2007173760A (ja) 半導体集積回路及びその設計方法
US20100325592A1 (en) Computer readable medium having multiple instructions stored in a computer readable device
KR101698248B1 (ko) 집적 회로의 제조 방법 및 레이아웃
JP2009054817A (ja) 半導体集積回路およびダミーパターンの配置方法
US8786094B2 (en) Semiconductor devices and methods of manufacture thereof
JP2008227130A (ja) 半導体集積回路およびレイアウト設計方法
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
JP2009272340A (ja) 半導体集積回路
US7443020B2 (en) Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
KR100849359B1 (ko) 마스크의 설계방법
JP2007165487A (ja) 半導体装置及びその設計方法
CN105807559A (zh) 一种组合掩膜版
KR20090070034A (ko) 반도체 소자 레이아웃 방법
JP2006237123A (ja) 半導体集積回路
US20090193381A1 (en) Power mesh management method
JP4494537B2 (ja) スタンダードセル方式の半導体集積回路の配線設計方法
US8726221B2 (en) Topology density aware flow (TDAF)
CN105807553A (zh) 减少制造成本的组合掩膜版
JP2006344639A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210223

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right