CN103380494A - 三维结构的离子辅助等离子处理 - Google Patents

三维结构的离子辅助等离子处理 Download PDF

Info

Publication number
CN103380494A
CN103380494A CN2012800095496A CN201280009549A CN103380494A CN 103380494 A CN103380494 A CN 103380494A CN 2012800095496 A CN2012800095496 A CN 2012800095496A CN 201280009549 A CN201280009549 A CN 201280009549A CN 103380494 A CN103380494 A CN 103380494A
Authority
CN
China
Prior art keywords
ion
plasma
workpiece
processed
workpiece according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800095496A
Other languages
English (en)
Inventor
路斯·史丁
卢多维克·葛特
派崔克·M·马汀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN103380494A publication Critical patent/CN103380494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

控制等离子与等离子壳层之间的边界，以使得形状的一部分不平行于由面对等离子的工件的前表面所界定的平面。将等离子中的离子导向工件。这些离子可密封工件上的结构中的孔洞或者清洁工件上的结构中的材料。此结构可例如是具有多个侧壁。可进行清洁结构中的材料以及密封结构中的孔洞两者皆进行的工艺。

Description

三维结构的离子辅助等离子处理
技术领域
本发明涉及一种三维结构，且更特别涉及一种三维结构的离子辅助等离子处理。
背景技术
在半导体工业中三维结构被使用于逻辑晶片及记忆体晶片制造中的先进内连线(interconnect)。这些元件的材料可为例如(举例而言)SiCOH的多孔洞性介电材料(porous dielectric material)。此材料的多孔性被用来实现结构的最低电容量，但这些孔洞具有一些缺点。第一，对蚀刻残留物(etchresidue)而言，孔洞作为陷阱。第二，孔洞允许水分穿透介电质，且导致漏电(leakage)或时依性介电崩溃(time dependent dielecuic bfeakdown，TDDB)故障。第三，孔洞在阻障金属(barrier metal)的均匀成核作用上具负效应，且导致阻障金属中的点缺陷或铜晶种层中的缺陷，这些缺陷会降低铜内连线路的可靠度。在阻障金属的沉积作用之前进行密封孔洞可排除这些问题。然而，在三维表面上进行密封孔洞是具挑战性的。因此，亟需一种用于三维结构的离子辅助等离子处理的改良方法，且更特别的是一种用于三维结构的孔洞密封或清洁的改良方法。
发明内容
根据本发明的第一方面，提供一种工件处理的方法。所述方法包括产生具有在工件的表面附近的等离子壳层的等离子。工件界定具有多个侧壁的结构。控制在等离子与等离子壳层之间的边界的形状，以使形状的一部分不平行于由面对等离子的工件的前表面所界定的平面。将在等离子中的离子导向工件。利用离子密封在上述侧壁其中之一上的孔洞。
根据本发明的第二方面，提供一种工件处理的方法。所述方法包括产生具有在工件的表面附近的等离子壳层的等离子。工件界定具有多个侧壁的结构。控制在等离子与等离子壳层之间的边界的形状，以使形状的一部分不平行于由面对等离子的工件的前表面所界定的平面。将在等离子中的离子导向工件。利用离子从结构的上述侧壁其中之一上移除材料。
根据本发明的第三方面，提供一种工件处理的方法。所述方法包括产生具有在工件的表面附近的第一等离子壳层的第一等离子。工件界定具有多个侧壁的沟槽。控制在第一等离子与第一等离子壳层之间的第一边界的第一形状，以使第一形状的一部分不平行于由面对第一等离子的工件的前表面所界定的平面。将在第一等离子中的第一离子导向工件。利用第一离子从沟槽的上述侧壁其中之一移除蚀刻残留物。产生第二等离子，其具有在上述表面附近的等离子壳层。控制在第二等离子与第二等离子壳层之间的第二边界的第二形状，以使第二形状的一部分不平行于上述平面。将在第二等离子中的第二离子导向工件。利用第二离子将在上述侧壁其中之一上的孔洞密封。
附图说明
将参照附图以为了更好地理解本揭示案，所述附图以引用的方式并入本说明书中，且其中：
图1是等离子处理装置的方框图。
图2是与本揭示案的一实施例一致的等离子处理装置的方框图。
图3是第一种三维结构的SEM图像。
图4是第二种三维结构的剖面图。
图5显示孔洞密封的第一实施例。
图6显示孔洞密封的第二实施例。
图7显示孔洞密封的第三实施例。
图8至图10显示孔洞密封的第四实施例。
图11显示清洁的第一实施例。
具体实施方式
本说明书中描述与离子植入器或等离子系统有关的实施例。然而，实施例可与半导体制造中所涉及的其他系统及工艺或使用离子的其他系统一起使用。因此，本发明不以下文所描述的具体实施例为限。
图1是等离子处理装置(plasma processing apparatus)的方框图。等离子140系以本领域中已知的方法产生。此等离子140一般为离子与电子的准中性集合(quasi-neutral Collection)。离子通常具有正电荷，而电子具有负电荷。在大多数等离子140中，等离子140可具有(例如)大约OV/cm的电场。在包含等离子140的系统中，来自等离子140的离子102被吸引朝向工件100。这些离子102以有足够能量被吸引来植入至工件100内。等离子140以工件100附近被称为等离子壳层(plasma sheath)242的区域为界。与等离子140相比，等离子壳层242是具有较少电子的区域。因此，负电荷与正电荷之间的差在等离子壳层242中引起壳层电位。因为等离子壳层242存在较少的电子，来自此等离子壳层242的光发射的强度小于等离子140，因而较少发生激发-松弛碰撞(excitation-relaxation collision)。因此，等离子壳层242有时被称为“暗区(dark space)”。
壳层修改器(sheath modifier)101设置为用以修改等离子壳层242内的电场来控制等离子140与等离子壳层242之间的边界241的形状。因此，受吸引而自等离子140横越等离子壳层242的离子102可以大的入射角范围撞击工件100。此壳层修改器101也可被称为(例如)聚焦板(focushg plate)或壳层工程板(sheath engineering plate)且壳层修改器101可以是半导体、绝缘体或导体。
在图1的实施例中，壳层修改器101包括一对板(panels)212及214，在其彼此之间界定出具有水平间距(G)的开口(aperture)。在其他实施例中，壳层修改器101可仅包括一个板或可包括两个以上的板。板212及214可为具有薄、平坦形状的一对薄片。在其他实施例中，板212及214可为其他形状，例如管状、楔形(Wedge-shape)，及/或具有在开口附近的斜面边缘。板212及214也可定位在由工件100的前表面界定的平面151上方的垂直间距(Z)处。在一实施例中，垂直间距(Z)可为约1.0mm至l0.0mm。
通过不同的机制，离子102可被吸引而自等离子140横越等离子壳层242。在一例子中，对工件100施加偏压(biased)以吸引离子102自等离子140横越等离子壳层242。在另一例子中，对产生等离子140的等离子源及围绕等离子140的壁面施加正偏压，且工件100可接地。在一特定实施例中，偏压可以脉冲的方式来施加。在又一实施例中，使用电场或磁场以吸引离子102自等离子140朝向工件100。
有利的是，壳层修改器101可以修改等离子壳层242内的电场，以控制等离子140与等离子壳层242之间的边界241的形状。在等离子140与等离子壳层242之间的边界241可具有相对于平面151呈凸形的形状(convexshape)或可具有其他不平行于平面151的形状。当对工件100施加偏压时，例如，离子102受吸引而横越等离子壳层242，并以大的入射角范围穿过板212及214之间的开口。举例而言，遵循轨迹路径(trajectory path)271的离子102可以相对于平面151呈+θ°的角度撞击工件100。遵循轨迹路径270的离子102可以相对于相同平面151呈约0°的角度撞击工件100。遵循轨迹路径269的离子102可以相对于平面151呈-θ°的角度撞击工件100。因此，入射角的范围可为介于以约0°为中心的+θ°与-θ°之间。另外，有一些离子轨迹路径可彼此交叉，例如路径269及271。根据一些因素(这些因素包括，但不限于，在板212及214之间的水平间距(G)、在平面151上方板212及214的垂直间距(Z)、板212及214的介电常数或等离子140的其他工艺参数)，入射角(θ)的范围可为介于以约0°为中心的+60°与-60°之间，然而θ的其他范围也是有可能的。在另一实施例中，板212及214相对于工件100可各自县有不同的垂直间距(Z)，其可允许离子102主要地依循着相对于平面151一角度的轨迹。
图2是与本揭示案的一实施例一致的等离子处理装置的方框图。系统500包括等离子源501、壳层修改器101及处理腔室(process chamber)502。将气体源504连接至等离子源501。等离子源501或系统500的其他构件也可被连接至泵，例如涡轮泵(turbopump)。产生等离子140的等离子源501可例如是RF等离子源、感应耦合等离子(inductively-coupled plasma，ICP)源、间接加热阴极(indirectly heated cathode，IHC)、电容耦合等离子(capacitively-coupled plasma，CCP)源、螺旋(helicon)等离子源、微波等离子源或本领域具有通常知识者已知的其他等离子源。处理腔室502、等离子源501或平台503可接地。
壳层修改器101系使用来使离子506聚焦，以用于工件100的植入。等离子140自等离子源501至成为离子506的提取作用可为连续(直流(directcurrent，DC))或可为间隔。在一例子中，可对等离子源501施加偏压。或者，在系统500中RF偏压可以是脉冲或不是脉冲。壳层修改器101具有至少一个开口507，虽然具有多个开口507是可能的。增加一个以上的开口507可增加系统500的产量(throughput)。因此，壳层修改器101的设计不仅以图2所显示的设计为限。
将一个或多个工件100(可为半导体晶圆)设置在处理腔室502之中的平台503上。平台503可使用静电夹持(clamping)、机械夹持或静电夹持与机械夹持的组合来固定工件100。工件100可使用平台503来扫描。在图2的实施例中，平台503可在方向505上进行扫描。然而，根据工件100上的所要植入图案，平台503可进行1D、2D或3D扫描，或者是旋转。在替代性实施例中，壳层修改器101相对于工件100而移动(translate)。可使用各种负载机制及卸载机制将工件100放置在平台503上。在一例子中，平台503可架构成对工件100提供背面气体冷却(backside gas cooling)。在植入之前或植入期间，工件100可利用平台503或一些其他装置来加热或冷却至各种温度。
图3是第一种三维结构的扫描电子显微镜(scanning electron microscope，SEM)图像。在三维结构中会有蚀刻残留物余留且有孔洞造成的侧壁缺陷。图4是第二种三维结构的剖面图。结构300(可为工件100的一部分)包括多孔洞性低介电常数材料(porous low-k material)301，例如SiCOH，然而，也可以使用其他材料。结构300也包括介电质阻障(dielectric barrier)302及铜层303。水可进入多孔洞性低介电常数材料301中。结构300的侧壁305上也具有材料308，其可能是蚀刻残留物。结构300的变化是可能的且本说明书中的实施例不仅限于结构300。
本说明书中的实施例可在一个侧壁上、一个以上的侧壁上或结构的所有表面(包括底部)上进行孔洞密封。图5显示孔洞密封的第一实施例。离子304(可对应于离子506或离子102)被使用来密封在侧壁305上的孔洞并形成密封层306。在此实施例中，一次仅处理一个侧壁305。在此实施例中，离子304会撞击结构300的顶部。如果结构300的顶部可阻挡足够的离子304，则结构300的顶部可遮蔽离子304，以使得并非所有的侧壁305都被处理。此遮蔽效应(shadowing effect)视离子304相对于结构300的形状的角度而定。因此，离子304可以是主要地以特定角度(例如，+60°)引导，或是离子304的入射角范围可被结构300遮蔽。这些两种可能性被显示在角度分布(angle distribution)309(在图5中用虚线显示)及角度分布310中。每一次仅可使用角度分布309或角度分布310中的一个。
离子304的多角度控制(multi-anglecontrol)，例如通过修改如(举例而言)图1至图2中所显示的等离子壳层，能够使结构300依照所要的情况来处理。依据离子304的能量及物种，将结构300的侧壁305非晶化(amorphized)或密实化(densified)至特定深度。在一例子中，可使用低能量植入或等离子工艺(plasma process)来形成密封层306。举例而言，可使用大约100eV至750eV的能量，虽然其他能量是可能的。离子304可以是惰性离子、金属离子、反应性离子(reactiveions)、含碳(carbon-containing)离子或其组合。惰性气体可例如是氩(Ar)、氦(He)、氖(Ne)、其他稀有气体(noble gas)、氮(N)或氢。反应性离子可以是CxFy或另一含卤物种，而金属离子可以是钛(Ti)或铜(Cu)。离子304的组合可以是(例如)将惰性气体与CH4及C2H2、N2及H2、Ar及H2、或是Ar及He一起使用。当然，可使用本领域具有通常知识者已知的其他物种、组合或混合物。
图6显示孔洞密封的第二实施例。在此实施例中，在侧壁306的两侧上皆形成密封层306。此可通过形成离子304的散布(spread)而同时进行。在一实例中，离子304可具有双峰分布(bimodal distribution)。在一例子中，分布不是以0°为中心，而是偏移+25°及-25°且在0°处具有极小量的法线方向离子(normal ions)。此分布显示在角度分布311中。因此，由于控制离子304的散布，故很少的离子304或没有离子304会植入于结构300的底部307。在一实施例中，可将壳层修改器的平面配置在离包含结构300的工件(Z)表面的不同距离处，以产生离子分布311。
图7显示孔洞密封的第三实施例。在此实施例中，密封层306形成在结构300的所有表面(包括底部307)上。在此实施例中，离子304可以约0°为中心(如由离子分布312所显示)。因此，密封层306形成在介电质阻障302及铜层303上。在一例子中，密封层306具有均匀的厚度。在另一例子中，在侧壁305或底部307上的厚度是不相同的。此可通过改变在散布或分布中离子304的相对重量而进行，使得植入于侧壁305的离子304多于底部307的离子304，或反之亦然。所要的离子304的分布可至少部分基于低介电常数材料301的材料组成(material makerp)。
本说明书中所揭示的实施例中的孔洞密封可物理性地封闭结构300中的孔洞。在一例子中，这些封闭的孔洞可为密封层306的一部分。因此，密封层306可包括添加至结构300中的添加材料(additional material)，密封层306可以是结构300的材料改质(material modirication)，或密封层306可以是这些两种可能的组合。如果将添加材料添加至结构300中，则添加材料可封闭或填充任何开放的孔洞。结构300的材料改质可包括(举例来说)例如密实化、沉积、非晶化或溅镀及再沉积(redeposition)的机制。任何非晶化皆可达到一控制的深度。使用材料改质可提供足够能量使得孔洞机械性地封闭。
离子304的特定角度，可以使用例如图1至图2中所显示的系统来架构。当然，可使用本领域具有通常智识者已知的其他系统。图1至图2的系统可使离子304能够低发散(divergence)而不是以所要的角度散布。在这些系统或其他系统中，可选择或控制特定角度或角度的分布。
在一替代性实施例中，在密封层306形成期间之后或部分在密封层306形成期间，将例如铁、铜、钨、铝、钴或其他物种的金属离子植入于所有密封层306或结构300内，或是植入于一些密封层306或结构300内。这些金属离子用来形成结构300的介电质-金属界面(dielectric-metal interface)且可做为后续形成的阻障金属的成核层(nucleation layer)或晶种层(seed layer)。如果离子304单独包含金属离子，或离子304包含金属离子加上做为组合的一部分的另一物种，则上述步骤可在一个步骤中进行。金属离子也可在独立步骤期间植入。
图8至图10显示孔洞密封的第四实施例。在此实施例中，结构300系相对于离子304进行扫描。离子304以一角度散布，使得一些离子304以非垂直角度(non-perpendicular angles)撞击结构300。在图8中，仅有一些离子304(用较长线显示)到达结构300的侧壁305或底部307。因此，密封层306仅形成在结构300的一部分之上或在结构300的一部分之中。当结构300及离子304相对于彼此进行扫描时，则在结构300的底部307上一些离子304形成密封层306(如图9中可见)。接着，在图10中，离子304在另一侧壁305上形成密封层306。在一实例中，离子304的入射角范围介于以约0°为中心的+60°与-60°之间。最初，侧壁305的其中之一的侧视角度呈+60°而不是-60°。在扫描的过程期间，另一侧壁305最终视角度呈-60°而不是+60°。
在一实施例中，图8至图10中所显示的工艺可在单一扫描或扫程(pass)中进行。在另一实施例中，可用多重扫描或扫程进行图8至图10中所显示的工艺。离子304与结构300之间的相对速率或离子304的能量可随各个扫描或扫程而变化。
离子304的一些物种可修补(repair)或改变密封层306中结构300的性质。损伤(damage)或金属格子缺陷(imperfections)的修补可包括例如非晶化、溅镀及再沉积或沉积的机制。某些离子304也可使密封层306呈疏水性(hydrophobic)。在一例子中，植入CF2 +离子可使密封层306呈疏水性。此有助于阻止水进入低介电常数材料301。被植入的离子304的物种可部分地影响疏水性。在植入期间，某些能量位准(energy levels)或剂量可修饰结构300，故也可部分影响疏水性。影响疏水性的其他机制是可能的。
离子也可移除余留在侧壁305上的任何材料，例如是蚀刻残留物。图11显示清洁的第一实施例。材料308可以是蚀刻残留物，其在侧壁305的其中之一上。尽管仅显示出两块材料308，但在另一实施例中，材料308覆盖结构300的一个表面或多个表面。
使用惰性或反应性物种使低能量处理的离子400(可对应于离子506或离子102)进入结构300，可以被用来进行此清洁工艺。可使用例如在图1至图2中所显示的那些系统的系统。此低能量处理可以是大约50eV至1.5keV。在一特定实例中，以750eV进行低能量处理。离子400可以是与离子304相同或不同。此清洁可能需要物理移除任何的材料308，或是化学移除材料308。举例而言，可使用稀有气体、氢、稀有气体与氢的混合或本领域具有通常知识者已知的其他物种以形成能够物理移除任何材料308的离子400。此物理移除可包括溅镀机制。卤素、氢化分子(hydride molecule)、卤化分子(halidemolecule)或本领域具有通常知识者已知的其他物种可用来形成能够化学移除任何材料308的离子400。此化学移除可包括离子辅助溅镀机制或蚀刻机制。离子400的组合可包括物理移除材料308及化学移除材料308两者。
由于所有表面可被离子400撞击，故离子400的角度控制可使结构300能够彻底被清洁。然而，离子400可具有变化的角度散布。举例而言，为了仅清洁侧壁305或主要清洁侧壁305，离子400可具有双峰分布。在另一实施例中，使用离子400仅清洁一个侧壁305或使用离子400清洁结构300的底部307。
在清洁期间，设置离子400的能量以控制材料308的移除深度。此能量可设置为以避免对侧壁305的损伤。在一例子中，感测器(sensor)侦测在包含离子400的等离子中的结构300的构件，且感测器发讯通知清洁工艺应停止。此能量也可设置为以避免例如是低介电常数材料301的非晶化或密实化。在一实例中，使用大约750V氩离子处理来移除在沟槽(trench)的侧壁上的材料。被移除的材料的厚度大约6nm。
在一实施例中，结构的清洁可使用类似于显示在图8至图10中的工艺来进行。可使用一或多次扫描或扫程来清洁结构300。离子400与结构300之间的相对速率或离子400的能量可随各个扫描或扫程而变化。
在孔洞密封发生之前，可清洁结构300。此可使用一种或多种不同等离子且可在不破坏环绕工件的真空环境的情况下以链锁式(chained)工艺来进行。当然，这些步骤也可以是独立的步骤，而在步骤之间工件周围的真空环境会被破坏。
在一特定实施例中，在结构300中进行密封孔洞之前，在结构300上进行清洁工艺。使用稀有气体、卤素、氢、氢化分子、卤化分子或本领域具有通常知识者已知的其他物种来形成第一等离子。第一等离子用来移除结构300的侧壁305的其中之一的蚀刻残留物。接着，使用含碳物种、稀有气体、氢、氮或本领域具有通常知识者已知的其他物种来形成第二等离子。此第二等离子也可包含金属。第二等离子用来密封结构300的侧壁305的其中一上的孔洞。此工艺也可在结构300的多个侧壁305上或底部307上进行。尽管在这些步骤中可使用两种不同离子，但在另一实例中，清洁工艺及孔洞密封工艺两者皆是使用稀有气体或氢的单一等离子。在清洁步骤与孔洞密封步骤之间，可改变各种等离子参数或植入能量。
孔洞密封及清洁也可被使用来修正(correct)由蚀刻结构300所引起的中心至边缘(center-to-edge)的不均匀性。在一例子中，在工件的表面上离子的剂量可以是可变的。因此，在工件中心中的剂量可与工件边缘上的剂量不同，以补偿任何上述的不均匀性。
对于孔洞密封或者清洁而言，如果结构300具有四个侧壁，可使包含结构300的工件相对于离子旋转。举例而言，可使工件相对于离子旋转90°。此将允许离子304或离子400撞击上述结构的所有四个侧壁。可使用三次90°旋转或可使用可达到整个360°的旋转。如果使工件旋转，则可在不同步骤使用不同的离子分布。当然，在无旋转的情况下，离子角度分布可设置为以撞击结构300的所有四个侧壁。离子可经提取以具有横越工件表面的两个维度的角度分布。
在离子304或离子400形成期间，脉冲也可影响孔洞的密封或清洁。举例而言，脉冲的初期，离子304或离子400可能全部都平行于结构300的底部307。在脉冲期间的后期，可形成角度散布较宽的离子304或离子400。此可使结构300的侧壁305及底部307能够进行处理。
本说明书中所揭示的实施例可应用于许多不同种类的结构300，且不仅以本说明书中所显示的结构300为限。举例而言，可将这些实施例应用于3D半导体结构，例如鳍式场效电晶体(finFETs)或沟槽、磁阻式随机存取记忆体(magnetoresistive random-access memory，MRAM)结构、太阳电池结构(solar structures)、微机电系统(microelectromechanical systems，MEMS)结构或本领域具有通常知识者已知的其他结构。
本揭示案不以本说明书中所描述的具体实施例的范围为限。事实上，除本说明书中所描述的实施例之外，通过以上描述及附图，本揭示案的其他各种实施例及修改对本领域具有通常知识者是显而易见的。这些其他实施例及修改意欲落入于本揭示案的范围内。此外，虽然本说明书中已在特定目的的特定环境中以特定实施方案描述本揭示案，本领域具有通常知识者将了解，本揭示案的效用不局限于此，且本发明可有利地出于许多目的而在许多环境中实施。因此，应如本说明书中所描述本揭示案的整个广度及精神来解释本文陈述的权利要求。

Claims (23)

1.一种工件处理的方法，包括：
产生具有在所述工件表面附近的等离子壳层的等离子，其中所述工件界定出具有多个侧壁的结构;
控制在所述等离子与所述等离子壳层之间的边界的形状，以使所述形状的一部分不平行于由面对所述等离子的所述工件的前表面所界定的平面;
将在所述等离子中的离子导向所述工件;以及
利用所述离子密封孔洞，所述孔洞在所述侧壁其中之一上。
2.根据权利要求1所述的工件处理的方法，还包括利用所述离子密封在所述结构的所述侧壁的另一个上的孔洞。
3.根据权利要求2所述的工件处理的方法，其中所述结构是沟槽，所述沟槽也界定出底部，且还包括利用所述离子密封在所述结构的所述底部上的孔洞。
4.根据权利要求3所述的工件处理的方法，还包括在至少一扫程期间相对于所述离子扫描所述工件。
5.根据权利要求4所述的工件处理的方法，其中所述扫描包括至少两个所述扫程且各个扫程具有不同速率。
6.根据权利要求4所述的工件处理的方法，其中在所述扫描期间，所述密封孔洞发生在所述底部上之前，发生在所述侧壁的所述其中之一上，并且所述密封孔洞发生在所述侧壁的另一个上之前，发生在所述底部上。
7.根据权利要求2所述的工件处理的方法，其中所述离子具有双峰分布。
8.根据权利要求1所述的工件处理的方法，其中所述离子包括金属。
9.根据权利要求1所述的工件处理的方法，其中所述离子在所述结构上形成密封层且所述密封层设置为疏水性。
10.根据权利要求1所述的工件处理的方法，其中所述离子包括含碳物种、氢、氮或稀有气体中的至少一种。
11.一种工件处理的方法，包括:
产生具有在所述工件表面附近的等离子壳层的等离子，其中所述工件界定具有多个侧壁的结构;
控制在所述等离子与所述等离子壳层之间的边界的形状，以使所述形状的一部分不平行于由面对所述等离子的所述工件的前表面所界定的平面;
将在所述等离子中的离子导向所述工件;以及
利用所述离子从所述结构的所述侧壁其中之一移除材料。
12.根据权利要求11所述的工件处理的方法，还包括利用所述离子从所述结构的所述侧壁的另一个移除所述材料。
13.根据权利要求12所述的工件处理的方法，其中所述结构是沟槽，所述沟槽也界定出底部，且还包括利用所述离子从所述结构的所述底部移除所述材料。
14.根据权利要求13所述的工件处理的方法，还包括在至少一扫程中相对于所述离子扫描所述工件。
15.根据权利要求14所述的工件处理的方法，其中所述扫描包括至少两个所述扫程，且在各个所述扫程期间所述离子具有不同能量。
16.根据权利要求14所述的工件处理的方法，其中在所述扫描期间，所述移除发生在所述底部上以前，发生在所述侧壁的所述其中之一上，并且所述移除发生在所述侧壁中的所述另一个上之前，发生在所述底部上。
17.根据权利要求12所述的工件处理的方法，其中所述离子县有双峰分布。
18.根据权利要求11所述的工件处理的方法，其中所述离子包括稀有气体、卤素、氢、氢化分子或卤化分子中的至少一种。
19.根据权利要求11所述的工件处理的方法，其中所述材料包括蚀刻残留物。
20.一种工件处理的方法，包括:
产生具有在所述工件表面附近的第一等离子壳层的第一等离子，其中所述工件界定具有多个侧壁的沟槽;
控制在所述第一等离子与所述第一等离子壳层之间的第一边界的第一形状，以便所述第一形状的一部分不平行于由面对所述第一等离子的所述工件的前表面所界定的平面;
将在所述第一等离子中的第一离子导向所述工件;
利用所述第一离子从所述沟槽的所述侧壁中的一侧移除蚀刻残留物;
产生具有在所述表面附近的第二等离子壳层的第二等离子;
控制在所述第二等离子与所述第二等离子壳层之间的第二边界的第二形状，以使所述第二形状的一部分不平行于所述平面;
将在所述第二等离子中的第二离子导向所述工件;以及
利用所述第二离子密封在所述侧壁的一侧上的孔洞。
21.根据权利要求20所述的工件处理的方法，其中所述第一离子包括稀有气体、卤素、氢、氢化分子或卤化分子中的至少一种，而所述第二离子包括含碳物种、稀有气体、氢、氮或金属中的至少一种。
22.根据权利要求20所述的工件处理的方法，其中所述第一离子及所述第二离子包括稀有气体，且其中所述第一等离子是所述第二等离子。
23.根据权利要求20所述的工件处理的方法，其中在产生所述第一等离子之前，形成环绕所述工件的真空环境，且在整个所述密封期间维持所述真空环境。
CN2012800095496A 2011-02-22 2012-02-22 三维结构的离子辅助等离子处理 Pending CN103380494A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161445174P 2011-02-22 2011-02-22
US61/445,174 2011-02-22
US13/401,168 US20120213941A1 (en) 2011-02-22 2012-02-21 Ion-assisted plasma treatment of a three-dimensional structure
US13/401,168 2012-02-21
PCT/US2012/026093 WO2012116056A1 (en) 2011-02-22 2012-02-22 Ion-assisted plasma treatment of a three-dimensional structure

Publications (1)

Publication Number Publication Date
CN103380494A true CN103380494A (zh) 2013-10-30

Family

ID=46652956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800095496A Pending CN103380494A (zh) 2011-02-22 2012-02-22 三维结构的离子辅助等离子处理

Country Status (6)

Country Link
US (1) US20120213941A1 (zh)
JP (1) JP2014507074A (zh)
KR (1) KR20140009354A (zh)
CN (1) CN103380494A (zh)
TW (1) TW201246361A (zh)
WO (2) WO2012116056A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814678A (zh) * 2013-12-16 2016-07-27 应用材料公司 使用处理系统的气隙结构集成
CN106033729A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033728A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN107112239A (zh) * 2015-01-08 2017-08-29 上海凯世通半导体股份有限公司 FinFET的掺杂方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118001B2 (en) 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US8952344B2 (en) * 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions
WO2020077112A1 (en) 2018-10-10 2020-04-16 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158247A1 (en) * 2001-04-27 2002-10-31 Mehrdad Mahanpour Method and system for reducing polymer build up during plasma etch of an intermetal dielectric
US20050051517A1 (en) * 2003-08-12 2005-03-10 Oehrlein Gottlieb S. Method and system for nanoscale plasma processing of objects
US6998343B1 (en) * 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
CN1957104A (zh) * 2004-05-26 2007-05-02 东京毅力科创株式会社 等离子体处理的方法和装置
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
US20100255665A1 (en) * 2009-04-03 2010-10-07 Ludovic Godet Plasma processing apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5885425A (en) * 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7595248B2 (en) * 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158247A1 (en) * 2001-04-27 2002-10-31 Mehrdad Mahanpour Method and system for reducing polymer build up during plasma etch of an intermetal dielectric
US20050051517A1 (en) * 2003-08-12 2005-03-10 Oehrlein Gottlieb S. Method and system for nanoscale plasma processing of objects
US6998343B1 (en) * 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
CN1957104A (zh) * 2004-05-26 2007-05-02 东京毅力科创株式会社 等离子体处理的方法和装置
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
US20100255665A1 (en) * 2009-04-03 2010-10-07 Ludovic Godet Plasma processing apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814678A (zh) * 2013-12-16 2016-07-27 应用材料公司 使用处理系统的气隙结构集成
CN105814678B (zh) * 2013-12-16 2019-06-14 应用材料公司 使用处理系统的气隙结构集成
CN107112239A (zh) * 2015-01-08 2017-08-29 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033729A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033728A (zh) * 2015-03-11 2016-10-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法

Also Published As

Publication number Publication date
TW201246361A (en) 2012-11-16
KR20140009354A (ko) 2014-01-22
JP2014507074A (ja) 2014-03-20
WO2012116044A1 (en) 2012-08-30
WO2012116056A1 (en) 2012-08-30
US20120213941A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN103380494A (zh) 三维结构的离子辅助等离子处理
JP6393446B2 (ja) 集束イオン・ビームを使用した半導体デバイスの平面デプロセッシング用の前駆体
US6641705B2 (en) Apparatus and method for reducing differential sputter rates
JP6224612B2 (ja) 断面観察薄片の裏側薄化用の高スループットｔｅｍ調製プロセスおよびハードウェア
US9118001B2 (en) Techniques for treating sidewalls of patterned structures using angled ion treatment
JP5984424B2 (ja) 基板洗浄方法、基板洗浄装置及び真空処理装置
TWI628702B (zh) 高「高寬比」結構之分析
US20060186336A1 (en) Repetitive circumferential milling for sample preparation
JP2006507670A (ja) 集積回路相互接続構造のｇｃｉｂ処理
JP6271583B2 (ja) 高アスペクト比構造体内への材料の付着
JP2007316073A (ja) サンプルの作製
KR20180132546A (ko) 평면 뷰 라멜라 제조를 위한 면상 기체-보조된 에칭
US20040203249A1 (en) Dummy copper deprocessing
Altmann et al. Cross section analysis of Cu filled TSVs based on high throughput plasma-FIB milling
US20040084408A1 (en) Method for surface preparation to enable uniform etching of polycrystalline materials
KR100600258B1 (ko) 반도체 소자의 콘택 홀 형성방법
Kwon et al. A method of Ga removal from a specimen fabricated on MEMS-based chip for in-situ transmission electron microscopy
Tabean EXPLORING CORRELATIVE MICROSCOPY METHODOLOGIES FOR ENHANCED IMAGING AND ANALYSIS WITH HELIUM ION MICROSCOPE
Rubanov The study of the focused ion beam induced damage in semiconductor materials
KR20050037684A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030