KR100600258B1 - 반도체 소자의 콘택 홀 형성방법 - Google Patents
반도체 소자의 콘택 홀 형성방법 Download PDFInfo
- Publication number
- KR100600258B1 KR100600258B1 KR1019990061778A KR19990061778A KR100600258B1 KR 100600258 B1 KR100600258 B1 KR 100600258B1 KR 1019990061778 A KR1019990061778 A KR 1019990061778A KR 19990061778 A KR19990061778 A KR 19990061778A KR 100600258 B1 KR100600258 B1 KR 100600258B1
- Authority
- KR
- South Korea
- Prior art keywords
- high frequency
- etching
- contact hole
- wafer
- etching process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 61
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000007872 degassing Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 26
- 239000000758 substrate Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 애스팩트 비가 큰 콘택홀의 금속 매립시 발생하는 오버-행 현상을 방지하기 위하여, 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 수직 방향으로 하는 고주파 수직 식각을 진행하여 콘택홀 저면에 생성된 자연 산화막을 제거한 후, 이온의 입사 각도를 웨이퍼에 대해 경사지게 하는 고주파 경사 식각을 진행하여 콘택홀 입구의 모서리를 라운딩지게 하므로써, 금속 배선 매립 특성이 개선되어 소자의 수율 및 신뢰성을 향상시킬 수 있다.
콘택홀, 고주파 식각, 고주파 수직 식각, 고주파 경사 식각
Description
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
10: 기판 11: 제 1 금속 배선
12: 층간 절연막 13: 콘택홀
14: 자연 산화막 15: 제 2 금속 배선
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 애스팩트 비(aspect ratio)가 큰 콘택홀의 금속 매립시 발생하는 오버-행(over-hang) 현상을 방지하여 콘택홀의 금속 매립 특성을 개선시킬 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 증가함에 따라 디자인 룰이 작아져서 콘택홀 크기의 감소와 더불어 증가된 애스팩트 비는 금속 배선 공정시 콘택홀의 매립 특성을 저하시키게 된다. 금속 매립 특성의 저하는 콘택홀 부분에서 전기적 특성을 저하시킬 뿐만 아니라, 금속 배선 공정에서 공정 마진의 감소로 반도체 소자의 고집적화 실현을 어렵게 한다.
금속 배선 공정에서, 반도체 소자의 콘택홀은 통상 입구의 모서리 부분이 각진 형태를 이루게 되며, 금속 배선은 저항 특성을 개선시키기 위해 물리 기상 증착(PVD) 방법으로 Al 금속을 증착 시켜 형성하고 있다. Al은 저항 특성이 우수한 반면, 스텝 커버리지(step coverage) 특성이 나빠 애스팩트 비가 10이상인 콘택홀을 양호하게 매립하기 어려운 단점이 있다. 이는 증착 소오스 가스가 콘택홀 저면보다 콘택홀 입구 및 콘택홀 모서리 부분에 밀집되기 때문에 이 부분에서 Al 생성이 활발하게 되고, 이로 인하여 콘택홀 입구의 모서리 부분에 오버-행이 발생된다. 증착 공정이 진행되는 동안 오버-행은 더욱 커지게 되고, 결국 콘택홀 내부가 Al로 완전하게 매립되기 전에 오버-행에 의해 콘택홀 입구가 봉합되어 콘택홀 내에 키-홀(key-hole)이 만들어진다. 이 키-홀은 금속 배선 형성을 위한 식각 공정시에 식각액이 쉽게 침투되어 키-홀 부분이 점점 커지게 되고, 심할 경우 콘택홀 저면부를 이루는 반도체 기판 또는 하부 금속 배선과 같은 하부의 전도성 패턴이 식각 손상을 당하게 되어 콘택 저항의 증가와 더불어 금속 배선의 브릿지(bridge)를 유발시키는 등의 문제가 있다. 이러한 문제를 개선하기 위해서는 금속 배선의 재료로 스텝 커버리지 특성이 우수한 물질을 사용하여 콘택홀 입구에서 오버-행이 발생되지 않게 해야한다. 그러나, 경제적이면서 저항 측면에서 다른 금속보다 비교적 유리한 Al을 금속 배선의 재료로 널리 사용하고 있는 실정이다. 다른 방법으로는 콘택홀의 형상(profile)을 개선하는 방법이 있는데, 이는 오버-행이 각진 부분에서 빨리 생성되고, 라운딩(rounding)된 부분에서 느리게 생성되는 원리를 이용하는 것이다. 이 원리를 적용한 것이 습식 식각과 건식 식각을 병행하여 형성되는 와인(wine) 구조의 콘택홀이다. 와인 구조의 콘택홀은 두 번의 식각 공정으로 인한 번거로움과 습식 식각의 식각 타겟(etch target)을 설정하는데 어려움이 있다. 즉. 식각 타겟을 높게 설정했을 경우 이웃하는 콘택홀과 연결되는 문제가 발생된다. 또한, 습식 식각으로 라운딩된 부분과 건식 식각으로 수직된 부분과의 경계에서 각진 부분이 발생되어 오버-행 문제를 완전히 해결하지 못하고 있다.
따라서, 본 발명은 단순 공정으로 콘택홀의 각진 부분을 라운딩지게 하여 콘택홀의 금속 매립시 오버-행 현상을 방지하므로써, 금속 배선 매립 특성이 개선되어 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택홀 형성 방법은 콘택홀이 형성된 웨이퍼가 제공되는 단계; 상기 웨이퍼를 고주파 식각 챔버의 웨이퍼 척에 장착한 상태에서, 식각 소오스 이온을 이용한 고주파 수직 식각으로 상기 콘택홀 저면에 생성된 자연 산화막을 제거하는 단계; 및 고주파 경사 식각으 로 상기 콘택홀 입구의 모서리를 라운딩지게 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 하부 구조가 형성된 기판(10) 상에 제 1 금속 배선(11) 및 층간절연막(12)을 형성한 후, 제 1 금속 배선(11)이 노출 되도록 콘택홀(13)을 형성한다. 콘택홀(13)의 저면에는 외부 요인으로 인해 자연 산화막(13)이 생성된다.
상기에서, 콘택홀(13)은 그 입구의 모서리가 직각을 이루고 있기 때문에 이러한 상태로 금속 배선 공정을 진행할 경우 배경 기술에서 설명한 바와 같은 오버-행 현상이 발생된다.
도 1b를 참조하면, 콘택홀(13)이 형성된 웨이퍼를 고주파 식각 챔버의 웨이퍼 척(chuck)에 장착한 상태에서 식각 소오스 이온을 이용한 1차 고주파 식각 공정으로 콘택홀(13) 저면에 생성된 자연 산화막(14)을 제거한다.
상기에서, 1차 고주파 식각 공정은 식각 소오스 이온으로 Ar과 같은 8족의 이온을 사용하며, 이때 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 수직 방향으로 하여 실시한다. 1차 고주파 식각 공정의 조건은 고주파 식각 챔버 내의 압력 을 5 내지 8Torr로 하고, 식각 타겟을 100 내지 200Å의 두께로 한다.
도 1c를 참조하면, 식각 소오스 이온을 이용한 2차 고주파 식각 공정으로 콘택홀(13) 입구의 모서리 부분을 제거하여 콘택홀(13) 입구의 모서리 부분이 라운딩지게 한다.
상기에서, 2차 고주파 식각 공정은 식각 소오스 이온으로 Ar과 같은 8족의 이온을 사용하며, 이때 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 경사진 방향으로 하여 실시한다. 2차 고주파 식각 공정의 조건은 고주파 식각 챔버 내의 압력을 5 내지 8Torr로 하고, 식각 타겟을 100 내지 200Å의 두께로 한다. 입사 각도는 콘택홀의 애스팩트 비에 따라 10° 내지 70°의 각도 범위로 조절되는데, 애스팩트 비가 커질수록 입사 각도를 크게 한다. 이와 같이 입사 각도를 조절하는 것은 2차 고주파 식각 공정시 콘택홀(13)의 저면이 식각 소오스 이온에 의해 식각 손상(etch damage)되는 것을 방지하면서 콘택홀(13) 입구의 모서리 부분만 식각하기 위해서다. 입사 각도를 조절하는 수단은 여러 가지 방법이 있는데, 웨이퍼가 장착된 웨이퍼 척을 전, 후, 좌, 우 방향으로 순차적으로 기울이면서 고주파 경사 식각 공정을 진행하거나, 웨이퍼 척을 일정 각도로 기울인 상태로 회전시키면서 고주파 경사 식각 공정을 진행하여 콘택홀(13) 입구의 모서리 부분이 골고루 균일하게 라운딩되도록 한다.
도 1d를 참조하면, 입구의 모서리 부분이 라운딩된 상태의 콘택홀을 포함한 전체 구조상에 금속 증착 및 패터닝 공정으로 제 2 금속 배선(15)을 형성한다.
상기한 본 발명의 실시 예는 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 수직 방향으로 하는 1차 고주파 식각을 진행하여 콘택홀(13) 저면에 생성된 자연 산화막(14)을 제거한 후, 이온의 입사 각도를 웨이퍼에 대해 경사지게 하는 2차 고주파 식각을 진행하여 콘택홀(13) 입구의 모서리를 라운딩지게 하는 기본적인 원리만을 기술하였으나, 본 발명은 이에 한정되지 않고 기본적인 원리를 그대로 적용하면서 다음의 공정 단계 및 조건을 추가 및 변경하여 본 발명에 따른 반도체 소자의 콘택홀을 형성할 수 있다.
먼저, 1 차 및 2 차 고주파 식각공정 전후에 디게싱(degassing) 공정을 실시하여 고주파 식각 챔버 내에 존재하는 파티클(particle)을 감소시켜 파티클에 의한 소자의 불량요인을 제거한다.
둘째, 동일한 조건으로 1차 및 2차 고주파 식각 공정을 진행하는 것이 공정적인 측면에서 유리하나, 1차 및 2차 고주파 식각 공정의 조건을 다르게 하여 조사되는 이온의 운동량 차이에 따른 식각율을 다르게 하여 콘택홀의 형상(contact hole profile)을 개선시킨다.
셋째, 1차 및 2차 고주파 식각 공정의 순서를 반대로 하여 진행한다.
넷째, 1차 고주파 식각 공정과 2차 고주파 식각 공정을 적어도 2번 이상 교대로 실시하는 다 단계 고주파 식각 공정을 적용한다.
한편, 본 발명은 다층 구조의 금속 배선을 형성하기 위한 콘택홀 형성 방법을 실시예로하여 설명하였지만, 반도체 소자의 제조 공정중에 형성되는 모든 콘택 홀 형성 방법에 본 발명의 원리를 적용할 수 있다. 즉, 콘택홀의 저면을 이루는 층이 제 1 금속 배선뿐만 아니라, 반도체 기판을 비롯하여 모든 전도층 패턴이 포함된다.
상술한 바와 같이, 본 발명은 콘택홀 입구의 모서리 부분을 라운딩지게 하면서 이온의 입사 각도를 조절하여 콘택홀의 금속 매립 특성을 개선하면서 콘택홀 저면의 식각 손상을 방지하므로써, 안정적인 금속 배선 공정과 콘택 저항의 개선에 따른 소자의 수율 및 신뢰성을 향상시킬 수 있다.
Claims (8)
- 콘택홀이 형성된 웨이퍼가 제공되는 단계;상기 웨이퍼를 고주파 식각 챔버의 웨이퍼 척에 장착한 상태에서, 식각 소오스 이온을 이용한 고주파 수직 식각으로 상기 콘택홀 저면에 생성된 자연 산화막을 제거하는 단계; 및고주파 경사 식각으로 상기 콘택홀 입구의 모서리를 라운딩지게 하는 단계를 포함하되, 상기 고주파 수직 공정 및 상기 고주파 경사 식각 공정의 전후에 디게싱 공정을 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 고주파 수직 식각 공정은 식각 소오스 이온으로 Ar과 같은 8족의 이온을 사용하며, 고주파 식각 챔버 내의 압력을 5 내지 8Torr로 하고, 식각 타겟을 100 내지 200Å의 두께로 하고, 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 수직 방향으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 고주파 경사 식각 공정은 식각 소오스 이온으로 Ar과 같은 8족의 이온을 사용하며, 고주파 식각 챔버 내의 압력을 5 내지 8Torr로 하고, 식각 타겟을 100 내지 200Å의 두께로 하고, 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 경사진 방향으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 고주파 경사 식각 공정은 상기 콘택홀 저면이 식각 손상 당하지 않도록 식각 소오스 이온의 입사 각도를 웨이퍼에 대해 10° 내지 70°의 각도 범위로 조절하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 고주파 경사 식각 공정은 웨이퍼가 장착된 웨이퍼 척을 전, 후, 좌, 우 방향으로 순차적으로 기울이면서 실시하거나, 웨이퍼 척을 일정 각도로 기울인 상태로 회전시키면서 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 고주파 수직 식각 공정 및 상기 고주파 경사 식각 공정을 그 진행 순서를 반대로 하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 고주파 수직 식각 공정 및 상기 고주파 경사 식각 공정은 교대로 적어도 2번 이상 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061778A KR100600258B1 (ko) | 1999-12-24 | 1999-12-24 | 반도체 소자의 콘택 홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061778A KR100600258B1 (ko) | 1999-12-24 | 1999-12-24 | 반도체 소자의 콘택 홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063702A KR20010063702A (ko) | 2001-07-09 |
| KR100600258B1 true KR100600258B1 (ko) | 2006-07-13 |
Family
ID=19629353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990061778A KR100600258B1 (ko) | 1999-12-24 | 1999-12-24 | 반도체 소자의 콘택 홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100600258B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672724B1 (ko) * | 2005-07-04 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| KR100833417B1 (ko) | 2006-04-13 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006992A (ko) * | 1994-08-03 | 1996-03-22 | 오오시마 이치로 | 알칼리금속화합물의 저부피밀도 중공미세입자의 제조방법 |
| KR19990026084A (ko) * | 1997-09-22 | 1999-04-15 | 윤종용 | 콘택홀의 측벽 침해를 최소화한 세정방법 |
| KR100226727B1 (ko) * | 1996-12-12 | 1999-10-15 | 구본준 | 배선 형성 방법 |
| KR100230397B1 (ko) * | 1996-12-20 | 1999-11-15 | 윤종용 | 플라즈마 드라이 클리닝방법 |
-
1999
- 1999-12-24 KR KR1019990061778A patent/KR100600258B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006992A (ko) * | 1994-08-03 | 1996-03-22 | 오오시마 이치로 | 알칼리금속화합물의 저부피밀도 중공미세입자의 제조방법 |
| KR100226727B1 (ko) * | 1996-12-12 | 1999-10-15 | 구본준 | 배선 형성 방법 |
| KR100230397B1 (ko) * | 1996-12-20 | 1999-11-15 | 윤종용 | 플라즈마 드라이 클리닝방법 |
| KR19990026084A (ko) * | 1997-09-22 | 1999-04-15 | 윤종용 | 콘택홀의 측벽 침해를 최소화한 세정방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063702A (ko) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030000821A (ko) | 듀얼 다마신 배선 형성방법 | |
| TW201919128A (zh) | 半導體裝置的製作方法 | |
| US5893758A (en) | Etching method for reducing cusping at openings | |
| KR0172026B1 (ko) | 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| KR20010041136A (ko) | 상호연결 구조용 정렬 공차를 증가시키는 방법 | |
| KR100600258B1 (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR20010030091A (ko) | 반도체 장치의 제조방법 | |
| KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US8753974B2 (en) | Charge dissipation of cavities | |
| KR20040027364A (ko) | 폴리실리콘 에칭 방법 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| KR100900680B1 (ko) | 반도체 소자의 제조 방법 | |
| US6468920B2 (en) | Method for manufacturing contact hole in semiconductor device | |
| KR100326262B1 (ko) | 반도체장치제조방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20090067596A (ko) | 반도체 소자 제조 방법 | |
| KR100506871B1 (ko) | 글래스층을 이용한 스토리지 노드 형성 방법 | |
| KR20010059590A (ko) | 반도체 소자의 제조 방법 | |
| KR100398033B1 (ko) | 반도체 소자의 키-홀 제거 방법 | |
| KR100674901B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR101101192B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN113809089A (zh) | 半导体结构、制作方法及三维存储器 | |
| KR100364819B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000041757A (ko) | 디램소자의 절연 필드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |