JP2014507074A - イオンアシストによる三次元構造のプラズマ処理方法 - Google Patents

イオンアシストによる三次元構造のプラズマ処理方法 Download PDF

Info

Publication number
JP2014507074A
JP2014507074A JP2013554686A JP2013554686A JP2014507074A JP 2014507074 A JP2014507074 A JP 2014507074A JP 2013554686 A JP2013554686 A JP 2013554686A JP 2013554686 A JP2013554686 A JP 2013554686A JP 2014507074 A JP2014507074 A JP 2014507074A
Authority
JP
Japan
Prior art keywords
plasma
ions
workpiece material
workpiece
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013554686A
Other languages
English (en)
Inventor
スティーン ルイス
ゴデ ルドヴィック
エム マーティン パトリック
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2014507074A publication Critical patent/JP2014507074A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

ワーク材を処理するに当たり、プラズマとプラズマシースとの境界を、その境界の形状の一部が、プラズマに対向するワーク材の前面で定義される平面に対して非平行となるように制御する。プラズマ中のイオンを、ワーク材に向けて方向付ける。これらのイオンにより、気孔をシールし、又はワーク材上の構造（例えば、複数の側壁を有する構造）から材料を除去することができる。本発明の処理方法は、構造中の材料の除去と、気孔のシールの両者を行うものである。
【選択図】図５

Description

本発明は、三次元構造に関し、特にイオンアシストによる三次元構造のプラズマ処理方法に関する。
ロジックチップ及びメモリーチップの製作における先進的な相互接続のために、半導体産業においては三次元構造が用いられている。これらのデバイスは、例えばSiCOHのような多孔性の絶縁材料で構成されることがある。
この材料の多孔性は、その構造の最低容量を達成するために用いられるが、これらの気孔には欠点がある。第１に、その気孔はエッチング残留物をトラップする働きがある。第２に、その気孔により、水分が絶縁体を通り抜け、リークや経時的な絶縁破壊（ＴＤＤＢ）による破損につながる。第３に、その気孔はバリアメタルへの均一な核形成に対してネガティブな効果をもたらし、相互接続用の銅配線の信頼性を低減させるバリアメタルの点欠陥又は銅シード層の欠陥につながる。バリアメタルの堆積の前にその気孔をシールすることによりこれらの問題を除去できる。しかし、三次元の表面において気孔をシールすることは難しい。
したがって、本発明の課題は、イオンアシストによる三次元構造のプラズマ処理方法を改善すること、特に三次元構造向けに気孔をシール又はクリーニングする方法を改善することである。
本発明は、その第１の態様により、ワーク材の処理方法を提供する。その処理方法は、ワーク材の表面近傍にプラズマシースを有するプラズマの生成を含む。ワーク材は、構造を複数の側壁により定義する。プラズマとプラズマシースの間の境界の形状は、その境界の形状の一部が、プラズマに対向するワーク材の前面で定義される平面に対して非平行となるように制御する。プラズマ中のイオンはワーク材に向けて方向付ける。側壁のうちの１つに存在する気孔をイオンによりシールする。
本発明は、その第２の態様により、ワーク材の処理方法を提供する。その処理方法は、ワーク材の表面近傍にプラズマシースを有するプラズマの生成を含む。ワーク材は、構造を複数の側壁により定義する。プラズマとプラズマシースの間の境界の形状は、その境界の形状の一部が、プラズマに対向するワーク材の前面で定義される平面に対して非平行となるように制御する。プラズマ中のイオンはワーク材に向けて方向付ける。材料を、イオンにより構造の側壁のうちの１つから除去する。
本発明は、その第３の態様により、ワーク材の処理方法を提供する。その処理方法は、ワーク材の表面近傍に第１のプラズマシースを有するプラズマの生成を含む。ワーク材は、複数の側壁と共にトレンチ構造を定義する。第１のプラズマと第１のプラズマシースの間の第１の境界の第１の形状は、その第１の形状の一部が、第１のプラズマに対向するワーク材の前面で定義される平面に対して非平行となるように制御する。第１のプラズマ中の第１のイオンはワーク材に向けて方向付ける。エッチング残留物を、第１のイオンによりトレンチ構造の側壁のうちの１つから除去する。ワーク材の表面近傍にプラズマシースを有する第２のプラズマを生成する。第２のプラズマと第２のプラズマシースの間における第２の境界の第２の形状は、その第２の形状の一部が、その平面に対して非平行となるように制御する。第２のプラズマ中の第２のイオンをワーク材に向けて方向付ける。側壁のうちの１つに存在する気孔を第２のイオンによりシールする。
本発明をより良く理解するために添付図面を参照するが、それは本明細書において参照によって組み込まれる。
プラズマ処理装置の構成図である。 開示された実施形態に対応するプラズマ処理装置の構成図である。 第１の三次元構造を示すＳＥＭ写真である。 第２の三次元構造を示す断面図である。 気孔シールの第１実施形態を示す断面図である。 気孔シールの第２実施形態を示す断面図である。 気孔シールの第３実施形態を示す断面図である。 気孔シールの第４実施形態を示す断面図である。 気孔シールの第４実施形態を示す断面図である。 気孔シールの第４実施形態を示す断面図である。 クリーニングの第１の実施形態を示す断面図である。
本明細書においては、図示の実施形態につき、イオン注入機、又はプラズマシステムに関連して説明する。しかし、これらの実施形態は、半導体製造に関わる他のシステムや処理、又はイオンを用いる他のシステムと共に用いることが出来る。即ち、本発明は後述する特定の実施形態に限定されるものではない。
図１は、プラズマ処理装置の構成図を示す。プラズマ１４０は当業者に知られている方法で生成される。このプラズマ１４０は、一般的にはイオンと電子の準中立状態の集まりである。イオンは一般には正の電荷を持つ一方、電子は負の電荷を持つ。プラズマ１４０は、例えばプラズマ１４０の大部分においてほぼ０Ｖ／ｃｍの電界を有する。プラズマ１４０を有するシステムにおいて、プラズマ１４０からのイオン１０２は、ワーク材１００に向かって引き付けられる。これらのイオン１０２は、ワーク材１００に埋め込むのに十分なエネルギーを有して引き付けられる。プラズマ１４０は、プラズマシース２４２として参照されるワーク材１００近傍の領域により境界付けられる。プラズマシース２４２は、プラズマ１４０よりも電子が少ない領域である。それ故、負の電荷と正の電荷との差異により、プラズマシース２４２内にシース電位が生まれる。このプラズマシース２４２からの光放出は、プラズマ１４０ほど激しくないが、これは電子が少なく、それ故に励起−緩和の為の衝突の発生が少ないからである。従って、プラズマシース２４２は時折「ダークスペース」として参照される。
シース修正部１０１はプラズマシース２４２内の電界を修正するように構成され、プラズマ１４０とプラズマシース２４２との境界２４１の形状の制御を行う。従って、プラズマ１４０から引き付けられプラズマシース２４２を通過するイオン１０２は、広範囲な入射角度でワーク材１００に衝突する。シース修正部１０１はまた、例えば焦点プレート又はシースエンジニアリングプレートとして参照され、半導体、絶縁体又は導体であっても良い。
図１に示す実施形態において、シース修正部１０１は、水平方向間隔（Ｇ）を有する開孔を定義する一対のパネル２１２及び２１４を備える。他の実施形態において、シース修正部１０１は１又は複数のパネルを備える。パネル２１２及び２１４は、薄い平坦な形状を有する一対のシートであってもよい。他の実施形態において、パネル２１２及び２１４は、例えばチューブ形状、くさび形状、及び／又は開孔近傍に傾斜付き端縁を有する他の形状であっても良い。パネル２１２及び２１４はまた、ワーク材１００の前面により定義する平面１５１の上方に垂直方向間隔（Ｚ）をおいて位置決めされる。一実施形態において、垂直方向間隔（Ｚ）は約１．０ｍｍから１０．０ｍｍである。
イオン１０２は、様々なメカニズムによりプラズマ１４０から引き付けられプラズマシース２４２を通過する。一実施例において、ワーク材１００は、プラズマ１４０からイオン１０２を引き付け、プラズマシース２４２を通過させるためにバイアスされる。他の実施例において、プラズマ１４０及びプラズマ１４０を包囲する壁を生成するプラズマ源は正電圧にバイアスされ、ワーク材１００は接地しても良い。特定の実施形態においては、バイアス電圧をパルス印加する。更に他の実施例においては、電界又は磁界を用いてイオン１０２をプラズマ１４０からワーク材に向けて引き付ける。
シース修正部１０１は、プラズマシース２４２内の電界を修正することにより、プラズマ１４０とプラズマシース２４２との境界２４１の形状を都合良く制御する。プラズマ１４０とプラズマシース２４２との境界２４１は、平面１５１に対して凸形状又は平面１５１に平行ではない他の形状を有する。ワーク材１００がバイアスされると、例えば、イオン１０２はプラズマシース２４２を越え、パネル２１２及び２１４の間の開孔を通って、広範囲な入射角度で引き付けられる。例えば、軌道２７１を通るイオン１０２は、平面１５１に対して＋θ度の角度でワーク材１００に衝突する。軌道２７０を通るイオン１０２は、同じ平面１５１に対して０度の角度でワーク材１００に衝突する。軌道２６９を通るイオン１０２は、平面１５１に対して−θ度の角度でワーク材１００に衝突する。従って、入射角度範囲は、約０度を中心として、−θ度と＋θ度の間である。更に、軌道２６９及び２７１のようないくつかのイオンの軌道は、お互いに交差しても良い。パネル２１２と２１４の間の間隔（Ｇ）、平面１５１とその上方のパネル２１２及び２１４までの間隔（Ｚ）、パネル２１２及び２１４の誘電率、又はプラズマ１４０の他の処理パラメータを含む要因の数に依存して、しかしそれに限定されず、入射角度（θ）の範囲は、約０度を中心として−６０度と＋６０度の間であっても良く、他のθの範囲であっても良い。他の実施形態において、パネル２１２及び２１４はワーク材１００に対して各々異なる垂直方向間隔（Ｚ）を有し、これによりイオン１０２は主として平面１５１に対してある角度を持つ軌道に追従する。
図２は、開示の実施形態に対応するプラズマ処理装置の構成図である。システム５００は、プラズマ源５０１、シース修正部１０１、そして処理チャンバ５０２を有する。ガス供給源５０４がプラズマ源５０１に結合される。プラズマ源５０１又はシステム５００の他の構成要素は、ターボポンプのようなポンプに結合しても良い。プラズマ１４０を生成するプラズマ源５０１は、例えば、ＲＦプラズマ源、誘導結合型プラズマ源（ＩＣＰ）、間接加熱型カソード（ＩＨＣ）、容量結合型プラズマ源（ＣＣＰ）、ヘリコンプラズマ源、マイクロウエーブプラズマ源、又は既知の他のプラズマ源であっても良い。処理チャンバ５０２、プラズマ源５０１、又はプラテン５０３は接地しても良い。
シース修正部１０１は、ワーク材１００への埋め込みのためにイオン５０６をフォーカスするのに用いられる。イオン５０６を得るためのプラズマ源５０１からのプラズマ１４０の取り出しは、直流（ＤＣ）又はパルス変調であっても良い。一実施例において、プラズマ源５０１はバイアスされる。代替として、システム５００におけるＲＦバイアスはパルス変調でもよいし、そうでなくても良い。シース修正部１０１は少なくとも１つの開孔５０７を有するが、複数の開孔５０７を有するものでも良い。複数の開孔を有する場合には、システム５００のスループットが向上する。即ち、シース修正部１０１の設計は、図２に示す設計のみに限定されるものではない。
半導体ウエハで構成することのできる１又は複数のワーク材１００は、処理チャンバ５０２内のプラテン５０３上に整列される。プラテン５０３は静電気力クランプ、機構クランプ、又は静電気力クランプと機構クランプの組み合わせを用いてワーク材１００を保持する。ワーク材１００はプラテン５０３を用いて走査する。図２の実施形態において、プラテン５０３は５０５の方向に走査される。プラテン５０３は、しかしながら、ワーク材１００への要求される埋め込みパターンに依存して、一次元，二次元又は三次元の走査又は回転の何れかを行う。代替の実施形態において、シース修正部１０１はワーク材１００に対して移動する。様々なロード・アンロード機構を用いて、ワーク材１００をプラテン５０３上に配置する。プラテン５０３は、一実施例において、ワーク材１００に対して後方サイドからのガス冷却を提供するように構成される。ワーク材１００は、プラテン５０３又はいくつかの他の装置を用いて埋め込みを行う前に又は埋め込みの間に、様々な温度になるように加熱又は冷却することができる。
図３は、第１の三次元構造のＳＥＭ写真を示す。エッチング残留物が三次元構造内に残り、気孔による側壁の欠陥が生じる。図４は、第２の三次元構造の断面図を示す。ワーク材１００の一部である構造３００は、ＳｉＣＯＨのような多孔性の低誘電率材料（Ｌｏｗ−ｋ材料）３０１で構成するが、他の材料を用いることも出来る。構造３００はまた、絶縁バリア３０２及び銅層３０３を有する。水分は多孔性の低誘電率材料３０１に入り込むことができる。構造３００はまた、側壁３０５上にエッチング残留物である材料３０８を有する。構造３００は変形が可能であり、これらの実施形態は構造３００のみに限定されるものではない。
これらの実施形態は、一方の側壁上の気孔シール、複数の側壁上の気孔シール、又は全ての面（底部を含む）の気孔シールを行う。図５には、気孔シールの第１の実施形態を示す。イオン５０６又はイオン１０２に対応するイオン３０４は、側壁３０５上で気孔をシールするために用いられ、シール層３０６を形成する。この実施形態において、一方の側壁のみが一度に処理される。この実施形態において、構造３００の頂部にイオン３０４が衝突する。もし、構造３００の頂部がイオン３０４を十分にブロック出来れば、イオン３０４に影をつくり、それにより全ての側壁３０５が処理されることはない。このシャドウ効果は、構造３００の形状に対するイオン３０４の角度に依存する。従って、イオン３０４は、主として特定の角度（例えば、＋６０度）において導かれるか、又は入射角度範囲を有するが構造３００によって影をつくるかの何れかである。これら２つの可能性が、角度分布３０９（図５に点線で示す）及び角度分布３１０として図示される。角度分布３０９又は角度分布３１０のどちらか一方のみが一度に使用可能である。
例えば、図１，２に示すようにプラズマシースを修正することによるイオン３０４のマルチアングル制御により、構造３００を要求どおりに処理することができる。構造３００の側壁３０５は、イオン３０４のエネルギーと種類に基づき、ある特定の深さまで非晶質化又は高密度化される。シール層３０６は、一実施例において、低エネルギーの埋め込み、又はプラズマ処理を用いて形成される。例えば、約１００ｅＶから７５０ｅＶまでのエネルギーが用いられるが、他のエネルギーも用いられる。イオン３０４は、不活性イオン、金属イオン、反応性イオン、炭素含有イオン、又はそれらの組み合わせであっても良い。不活性物質は、Ａｒ, Ｈｅ, Ｎｅ, その他の不活性ガス、例えばＮやＨなどである。反応性イオンはＣｘＦｙ又は他のハロゲン含有種であり、金属イオンはＴｉ又はＣｕである。イオン３０４の組み合わせは、例えば、ＣＨ４とＣ２Ｈ２，Ｎ２とＨ２，ＡｒとＨ２，又はＡｒとＨｅを用いた不活性物質である。もちろん、当業者に知られている他の種類、組み合わせ、混合物を用いることができる。
図６は、気孔シールの第２実施形態を示す。この実施形態において、シール層３０６は双方の側壁３０５上に形成される。これは、イオン３０４の広がり角を形成することにより同時に実行される。イオン３０４は、一実施例においては、二峰性の分布を有する。一実施例において、分布の中心は０度でないが、その代わりに、オフセットは＋２５度と−２５度であり、０度における通常のイオンの量は最小となる。これは、角度分布３１１に図示される。従って、イオン３０４の広がり角が制御されるため、構造３００の底部に埋め込まれるイオン３０４は殆ど又は全く無い。イオン分布３１１を生成するために、一実施形態においてシース修正器のパネルは、構造３００を含むワーク材表面から異なる距離（Ｚ）に配置しても良い。
図７は、気孔シールの第３実施形態を示す。この実施形態において、シール層３０６は、底部３０７を含む構造３００の全ての面上に形成される。この実施形態において、イオン３０４は、イオン分布３１２により図示するように０度近傍に中心を配置する。従って、シール層３０６は絶縁バリア３０２及び銅層３０３の上に形成する。一実施例において、シール層３０６は均一な厚みを有する。他の実施例においては、側壁３０５又は底部３０７の厚みは異なる。これは、広がり又は分布におけるイオン３０４の相対重量を変化させることにより達成でき、底部３０７よりも側壁３０５の方が埋め込み量を増やすことができ、その逆もまた同様である。イオン３０４に要求される分布は、少なくとも部分的には、低誘電率材料３０１の材料特性をベースにしている。
本明細書に開示される実施形態における気孔シールは、構造３００内の気孔を物理的に塞ぐ。これらの塞いだ気孔は、一実施例においてはシール層３０６の一部である。従って、シール層３０６は、構造３００への付加的な材料を加えることを含んでも良く、構造３００の材料変更であっても良く、これら２つの組み合わせであっても良い。構造３００に付加的な材料を加えると、オープン状態のいかなる気孔をも塞ぎ充填する。構造３００の材料変更には、例えば緻密化、堆積、非晶質化、又はスパッタ及び再析などのメカニズムを含んでも良い。どのような非晶質化も深さが制御される。気孔を機械的に塞ぐための材料変更には十分なエネルギーが供給される。
イオン３０４の特定の角度分布は、例えば図１，２に示すシステムを用いて構成する。もちろん、既知の他のシステムを用いることもできる。図１，２に示すシステムは、要求される角度の広がりよりもイオン３０４の発散を抑制する。これらのシステム又は他のシステムにより、特定の角度又は角度分布を選択し、制御することができる。
代替的な実施形態において、例えばＴｉ，Ｃｕ，Ｗ，Ａｌ，Ｃｏ又は他の種類の金属イオンが、シール層３０６の形成の後に、又は一部は形成の途中に、シール層３０６又は構造３００の全体又は一部に埋め込まれる。これらの金属イオンは、絶縁・金属境界の形成に用いられ、構造３００において後に形成するバリアメタルの為の核生成層又はシード層の役割を果たす。もしイオン３０４が金属イオンのみを含むか、又は組み合わせの一部として別種のイオンを含む場合には、この形成はある１ステップにおいて実行される。金属イオンはまた、別の１ステップにおいて埋め込んでも良い。
図８−１０は、気孔シールの第４実施形態を示す。この実施形態において、構造３００は、イオン３０４に対して走査される。イオン３０４は、その一部が垂直でない角度で構造３００に衝突するような広がり角を有する。図８には、イオン３０４の一部（より長い線で示す）のみが、構造３００の側壁３０５又は底部３０７に到達する。このように、シール層３０６は、構造３００上に、又は構造３００の一部のみに形成される。構造３００及びイオン３０４は互いに関連づけて走査されるため、イオン３０４のいくらかは、図９に示すように構造３００の底部３０７上にシール層３０６を形成する。そして図１０において、イオン３０４は、他の側壁３０５上にシール層３０６を形成する。一実施例において、イオン３０４は、０度を中心として＋６０度と−６０度の間の入射角範囲を有する。初期において、側壁３０５の一方には、＋６０度の角度のイオンが到達するが、−６０度のイオンは到達しない。一連の走査を通じて、他の側壁３０５には−６０度の角度のイオンが到達するが、＋６０度の角度のイオンは到達しない。
一実施形態において、図８−１０に示す処理は単一の走査又はパスにより実行される。他の実施形態において、図８−１０に示す処理は、多数の走査及びパスにより実行される。イオン３０４と構造３００との間の相対速度、又はイオン３０４のエネルギーは各走査又はパスごとに変化する。
いくつかの種類のイオン３０４はシール層３０６における構造３００の特性の修復又は変更を行うことができる。損傷又は欠陥の修復には、非晶質化、スパッタ及び再析、又は堆積のようなメカニズムを含む。あるイオン３０４はまた、シール層３０６を疎水性にする。一実施例において、ＣＦ２イオンを埋め込むことにより、シール層３０６を疎水性にする。これにより水が低誘電率材料３０１に入り込むことを防止する。埋め込まれるイオン３０４の種類により、ある程度疎水性に影響を与える。埋め込みの際の、あるエネルギーレベル又は照射量により構造３００を修正することができ、ある程度疎水性に影響を与える。疎水性に影響を与える他のメカニズムも適用可能である。
イオンは、側壁３０５に残るエッチング残留物のようないかなる材料も取り除くことができる。図１１には、クリーニングの第１の実施形態を示す。エッチング残留物である材料３０８が一方の側壁３０５の上に存在する。材料３０８は２つのみが図示されているが、他の実施形態において、材料３０８は構造３００の１又は複数の表面を覆う。
不活性又は反応性の化学種を用いて、構造３００に対してイオン５０６又はイオン１０２に相当する低エネルギーのイオン４００による処理を行うことにより、このクリーニング処理を実行することができる。図１，２に示すようなシステムを用いることができる。この低エネルギー処理は約５０ｅＶから１．５ｋｅＶで行われる。ある特定の実施例において、低エネルギー処理は７５０ｅＶで行われている。イオン４００は、イオン３０４と同じでも良いし、異なっていても良い。このクリーニングは、材料３０８の物理的な除去又は化学的な除去のどちらかを必要とする。例えば、不活性ガス、H、不活性ガスとHとの混合物、又は既知の他種の物質を用いて、いかなる材料３０８をも物理的に除去可能なイオン４００を形成することができる。この物理的な除去には、スパッタリングメカニズムが含まれる。ハロゲン、水素化物分子、ハロゲン化物分子、又は既知の他種の物質を用いて、いかなる材料３０８をも化学的に除去可能なイオン４００を形成することができる。この化学的な除去には、イオンアシストスパッタリングやエッチングメカニズムが含まれる。イオン４００の組み合わせにより、材料３０８の物理的な除去と化学的な除去の双方を含むことができる。
イオン４００の角度を制御することにより、全ての面にイオン４００を衝突させることができ、構造３００を完全にクリーニングすることができる。しかし、イオン４００の角度の広がりは変化しうる。例えば、イオン４００は、側壁３０５をクリーニングするためだけの為に、又は主としてクリーニングする目的で、二峰性の分布を有する。他の実施形態において、イオン４００を用いて、構造３００の一方の側壁３０５のみ、又は底部３０７がクリーニングされる。
イオン４００のエネルギーは、クリーニング中において、材料３０８の除去深さを制御するように構成する。このエネルギーは、側壁３０５の損傷を抑制するように構成する。一実施例において、センサがイオンを含むプラズマ中で構造３００の構成要素を検出し、これがクリーニング処理を停止すべきかどうかの合図となる。このエネルギーはまた、例えば低誘電率材料３０１の非晶質化、又は緻密化を抑制するように構成される。一実施例において、トレンチ構造の側壁にある材料は約７５０ｅＶのＡｒイオン処理を用いて除去される。除去される材料は約６ｎｍの厚みである。
一実施例において、構造のクリーニングは、図８−１０に示す処理と類似の処理を用いることにより達成できる。１又は複数の走査又はパスの利用により、構造３００をクリーニング可能である。イオン４００と構造３００との相対速度や、イオン４００のエネルギーは、各走査及びパスごとに変化させる。
構造３００は、気孔シールの前にクリーニングを行う。この処理には、１又は複数の異なるプラズマを用い、ワーク材周りで真空破壊させることなく、一連の処理として実行しうる。もちろん、これらの処理はまた、ステップ間でワーク材周りの真空を解除し、個別のステップとすることができる。
特定の実施形態においては、構造３００内の気孔をシールするに先立って、構造３００のクリーニング処理を実行する。不活性ガス、ハロゲン、Ｈ、水素化物分子、ハロゲン化物分子、又は既知の他種の物質を用いて第１のプラズマが形成される。この第１のプラズマは、構造３００の一方の側壁３０５上のエッチング残留物を除去するのに用いられる。次に、炭素を含有する種類の物質、不活性ガス、Ｈ、Ｎ、又は既知の他種の物質を用いて第２のプラズマが形成される。この第２のプラズマはまた、金属を含んでも良い。第２のプラズマは、構造３００の一方の側壁３０５上において気孔をシールするのに用いられる。この処理は、構造３００の複数の側壁３０５又は底部３０７において実行されても良い。２つの異なるイオンをこれらのステップにおいて用いる一方、他の実施例においては、不活性ガス又はHの単一のプラズマを用いてクリーニングと気孔シール処理の双方を実行する。クリーニングステップと気孔シールステップとの間において、様々なプラズマのパラメータ又は埋め込みエネルギーを変化させても良い。
気孔シール及びクリーニングはまた、構造３００のエッチングに起因する、中心から端縁にかけての不均一性の修正に用いることもできる。一実施例において、イオンの照射量は、ワーク材の面全体にわたって変化している。このようにワーク材の中心における照射量とワーク材の端縁における照射量とを変えることにより、そのような不均一性を補正することができる。
構造３００が４つの側壁を有している場合、気孔シール又はクリーニングのどちらか一方の為に、構造３００を含むワーク材をイオンに対して回転させても良い。例えば、ワーク材は、イオンに対して９０度回転させても良い。これにより、イオン３０４又はイオン４００は、そのような構造の４つの側壁全てに衝突することができる。９０度回転を３回行ったり、完全な３６０度回転まで行うこともできる。ワーク材を回転すれば、異なるステップにおいて異なるイオン分布を用いることができる。もちろん、回転すること無く構造３００の４つの側壁全てに衝突するようにイオン角度分布を構成することができる。イオンは、ワーク材表面の両方向にわたって角度分布を有するようにして取り出される。
イオン３０４又はイオン４００を形成する際のパルスは、気孔シール、又はクリーニングに影響を及ぼす。例えば、パルスの開始時において、イオン３０４又はイオン４００は、全て構造３００の底部３０７に平行とすることができる。その後、パルスが発生している間、より広い角度の広がりを持ったイオン３０４又はイオン４００が形成される。これにより、構造３００の側壁３０５及び底部３０７の処理が可能となる。
本明細書に開示される実施形態は、本明細書に示す構造３００に限定されるものではなく、多くの異なる種類の構造３００に適用可能である。例えば、これらの実施形態は、ｆｉｎＦＥＴ又はトレンチ構造、磁気抵抗型ランダムアクセスメモリー（ＭＲＡＭ）構造、ソーラー構造、マイクロエレクトロメカニカルシステムズ（ＭＥＭＳ）、又は既知の他の構造などの、三次元半導体構造に適用可能である。
本発明は、本明細書に記載した特定の実施形態の範囲に限定されない。実際のところ、本明細書の記載に加え、開示された本発明の他の様々な実施形態や変形例が、先述の説明や添付図面から当業者には明らかである。これらの他の実施形態及び変形例は、開示された本発明の範囲に属することが意図されている。更に、本発明は、特定の実施状況において、特定の環境において、特定の目的のために、本明細書に記載されてきたが、本発明の適用対象は開示された実施形態に限定されず、開示された実施形態は、様々な環境において様々な目的のために有利な方法で実施可能である。そして、特許請求の範囲の記載は、明細書および図面の開示を最大限に斟酌して解釈すべきことは、言うまでもない。

Claims (23)

  1. 複数の側壁を有する構造を定義するワーク材の処理方法であって、
    ・前記ワーク材のほぼ表面に位置するプラズマシースを有するプラズマを生成し、
    ・前記プラズマと前記プラズマシースとの境界の形状を制御し、前記形状の一部を、前記プラズマに対向する前記ワーク材の前面で定義される平面に対して非平行とし、
    ・前記プラズマ中のイオンを前記ワーク材に向かって導き、
    ・前記側壁のうちの１つにある気孔を前記イオンでシールする
    ワーク材の処理方法。
  2. 前記構造における前記側壁のうちの他の側壁にある気孔を前記イオンでシールする、請求項１に記載の方法。
  3. 前記構造は底部も定義するトレンチ構造であって、更に前記構造の前記底部にある気孔に前記イオンでシールする、請求項２に記載の方法。
  4. 少なくとも１回のパスの間に、前記イオンに対して前記ワーク材を走査する、請求項３に記載の方法。
  5. 前記走査は少なくとも２回のパスを含み、各パスは異なる速度を有する、請求項４に記載の方法。
  6. 前記走査時において、前記気孔のシールは前記底部の前方にある前記側壁のうちの１つに発生させ、前記気孔のシールは前記側壁のうちの他の側壁の前方にある前記底部に発生させる、請求項４に記載の方法。
  7. 前記イオンは、二峰性の分布を有する、請求項２に記載の方法。
  8. 前記イオンは、金属を含む、請求項１に記載の方法。
  9. 前記イオンは前記構造上にシール層を形成し、前記シール層は疎水性を有するように構成する、請求項１に記載の方法。
  10. 前記イオンは、炭素含有種、水素、窒素、又は不活性ガスのうちの少なくとも１つを有する、請求項１に記載の方法。
  11. 複数の側壁を有する構造を定義するワーク材の処理方法であって、
    ・前記ワーク材のほぼ表面に位置するプラズマシースを有するプラズマを生成し、
    ・前記プラズマと前記プラズマシースとの境界の形状を制御し、前記形状の一部は、前記プラズマに対向する前記ワーク材の前面で定義される平面に対して非平行とし、
    ・前記プラズマ中のイオンを前記ワーク材に向かって導き、
    ・前記構造の前記側壁のうちの１つから前記イオンにより材料を除去する
    ワーク材の処理方法。
  12. 前記構造の前記側壁のうちの他の側壁から前記イオンにより前記材料を除去する、請求項１１に記載の方法。
  13. 前記構造は底部をも定義するトレンチ構造であって、更に前記構造の前記底部から前記イオンにより前記材料を除去する、請求項１２に記載の方法。
  14. 少なくとも１回のパスの間に前記イオンに対して前記ワーク材を走査する、請求項１３に記載の方法。
  15. 前記走査は少なくとも２回のパスを含み、前記イオンは各パスの間に異なるエネルギーを有する、請求項１４に記載の方法。
  16. 前記走査時において、前記除去は前記底部の前方にある前記側壁のうちの１つに発生させ、前記除去は前記側壁の他の側壁の前方にある前記底部に発生させる、請求項１４に記載の方法。
  17. 前記イオンは、二峰性の分布を有する、請求項１２に記載の方法。
  18. 前記イオンは、不活性ガス、ハロゲン、水素、水素化物分子、又はハロゲン化物分子のうち少なくとも１つを有する、請求項１１に記載の方法。
  19. 前記材料はエッチング残留物を有する、請求項１１に記載の方法。
  20. 複数の側壁を有するトレンチ構造を定義するワーク材の処理方法であって、
    ・前記ワーク材のほぼ表面に位置する第１のプラズマシースを有する第１のプラズマを生成し、
    ・前記第１のプラズマと前記第１のプラズマシースとの第１の境界の第１の形状を制御し、前記第１の形状の一部は、前記第１のプラズマに対向する前記ワーク材の前面で定義される平面に対して非平行とし、
    ・前記第１のプラズマ中の第１のイオンを前記ワーク材に向かって導き、
    ・前記トレンチ構造の前記側壁のうちの１つから前記第１のイオンによりエッチング残留物を除去し、
    ・ほぼ前記表面に位置する第２のプラズマシースを有する第２のプラズマを生成し、
    ・前記第２のプラズマと前記第２のプラズマシースとの第２の境界の第２の形状を制御し、前記第２の形状の一部を前記平面に対して非平行とし、
    ・前記第２のプラズマ中の第２のイオンを前記ワーク材に向かって導き、
    ・前記側壁のうちの１つにある気孔を前記第２のイオンでシールする
    ワーク材の処理方法。
  21. 前記第１のイオンは、不活性ガス、ハロゲン、水素、水素化物分子、又はハロゲン化物分子のうちの少なくとも１つを有し、前記第２のイオンは、炭素含有種、不活性ガス、水素、窒素、又は金属のうちの少なくとも１つを有する、請求項２０に記載の方法。
  22. 前記第１及び第２のイオンは不活性ガスを有し、前記第１のプラズマは前記第２のプラズマである、請求項２０に記載の方法。
  23. 前記第１のプラズマを生成する前に前記ワーク材の周囲に真空を形成し、前記真空は前記シールを通じて維持する、請求項２０に記載の方法。
JP2013554686A 2011-02-22 2012-02-22 イオンアシストによる三次元構造のプラズマ処理方法 Pending JP2014507074A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161445174P 2011-02-22 2011-02-22
US61/445,174 2011-02-22
US13/401,168 2012-02-21
US13/401,168 US20120213941A1 (en) 2011-02-22 2012-02-21 Ion-assisted plasma treatment of a three-dimensional structure
PCT/US2012/026093 WO2012116056A1 (en) 2011-02-22 2012-02-22 Ion-assisted plasma treatment of a three-dimensional structure

Publications (1)

Publication Number Publication Date
JP2014507074A true JP2014507074A (ja) 2014-03-20

Family

ID=46652956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013554686A Pending JP2014507074A (ja) 2011-02-22 2012-02-22 イオンアシストによる三次元構造のプラズマ処理方法

Country Status (6)

Country Link
US (1) US20120213941A1 (ja)
JP (1) JP2014507074A (ja)
KR (1) KR20140009354A (ja)
CN (1) CN103380494A (ja)
TW (1) TW201246361A (ja)
WO (2) WO2012116056A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118001B2 (en) 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US8952344B2 (en) * 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
WO2016109958A1 (zh) * 2015-01-08 2016-07-14 上海凯世通半导体有限公司 FinFET的掺杂方法
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN112805818B (zh) * 2018-10-10 2024-10-18 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5885425A (en) * 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
WO1999026277A1 (en) * 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US6528332B2 (en) * 2001-04-27 2003-03-04 Advanced Micro Devices, Inc. Method and system for reducing polymer build up during plasma etch of an intermetal dielectric
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7470329B2 (en) * 2003-08-12 2008-12-30 University Of Maryland Method and system for nanoscale plasma processing of objects
US6998343B1 (en) * 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
US20050266173A1 (en) * 2004-05-26 2005-12-01 Tokyo Electron Limited Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7595248B2 (en) * 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source

Also Published As

Publication number Publication date
US20120213941A1 (en) 2012-08-23
WO2012116044A1 (en) 2012-08-30
KR20140009354A (ko) 2014-01-22
TW201246361A (en) 2012-11-16
CN103380494A (zh) 2013-10-30
WO2012116056A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP2014507074A (ja) イオンアシストによる三次元構造のプラズマ処理方法
JP7293211B2 (ja) 高エネルギー原子層エッチング
KR101872708B1 (ko) 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템
CN106030765B (zh) 用于修改基板表面的掠射角等离子体处理
US9118001B2 (en) Techniques for treating sidewalls of patterned structures using angled ion treatment
US9564360B2 (en) Substrate processing method and method of manufacturing semiconductor device
US20110151610A1 (en) Workpiece patterning with plasma sheath modulation
JP2006507670A (ja) 集積回路相互接続構造のｇｃｉｂ処理
US6423175B1 (en) Apparatus and method for reducing particle contamination in an etcher
KR101626079B1 (ko) 비-평면 기판 표면을 갖는 기판을 처리하기 위한 방법
JP2018523922A (ja) 方向性プラズマ及び反応性ガスを用いて基板を処理する装置及び技術
US20170253972A1 (en) Substrate processing apparatus
TW201523791A (zh) 用於三維結構塡充的方法與系統
TWI734033B (zh) 蝕刻設備及執行蝕刻程序之方法
KR102212621B1 (ko) 기판을 프로세싱하기 위한 시스템 및 방법
US3943047A (en) Selective removal of material by sputter etching
JP2019501518A (ja) 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
JP2014524974A (ja) ピンホールフリー誘電体薄膜製造
TW201123274A (en) A technique for processing a substrate having a non-planar surface
CN107039251B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
US7199383B2 (en) Method for reducing particles during ion implantation
KR101456842B1 (ko) 태양 전지 제조 장치 및 태양 전지 제조 방법
JP2018522135A (ja) 多層堆積装置及び方法
TWI795794B (zh) 處理系統、包括高角度提取光學元件之提取總成
JP2007134530A (ja) エッチング処理装置およびエッチング処理方法，半導体デバイス