KR20140009354A - 3 차원 구조의 이온 보조 플라즈마 처리 - Google Patents

3 차원 구조의 이온 보조 플라즈마 처리 Download PDF

Info

Publication number
KR20140009354A
KR20140009354A KR1020137024333A KR20137024333A KR20140009354A KR 20140009354 A KR20140009354 A KR 20140009354A KR 1020137024333 A KR1020137024333 A KR 1020137024333A KR 20137024333 A KR20137024333 A KR 20137024333A KR 20140009354 A KR20140009354 A KR 20140009354A
Authority
KR
South Korea
Prior art keywords
ions
plasma
workpiece
sidewalls
shape
Prior art date
Application number
KR1020137024333A
Other languages
English (en)
Inventor
루이스 스틴
루도빅 고데
패트릭 엠. 마틴
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20140009354A publication Critical patent/KR20140009354A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

플라즈마 및 플라즈마 쉬스사이의 경계의 형상이 제어되어 형상 부분은 플라즈마를 직면하는 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않다. 플라즈마에서 이온들은 작업물 쪽으로 지향된다. 이들 이온들은 작업물상의 기공들을 실링하거나 작업물상의 구조로부터 물질을 세정할 수 있다. 이 구조는 예를 들어, 다수의 측벽들을 가질 수 있다. 구조에서 물질을 세정하고 그리고 기공들을 실링하는 둘 모두의 프로세스가 수행될 수 있다.

Description

3 차원 구조의 이온 보조 플라즈마 처리 {ION-ASSISTED PLASMA TREATMENT OF A THREE-DIMENSIONAL STRUCTURE}
본 발명은 3 차원 구조들에 관한 것으로, 보다 상세하게는, 3 차원 구조들의 이온 보조 플라즈마 처리에 관한 것이다.
3 차원 구조들은 로직 및 메모리 칩 제조에서의 상호연결들을 위해 반도체 산업에서 사용된다. 이들 디바이스들을 위한 물질은 예를 들어, SiCOH와 같은 다공성의(porous) 유전체 물질일 수 있다. 이 물질의 다공성(porosity)은 구조의 최저 정전 용량(capacitance)를 달성하기 위해 사용되지만, 이들 기공들은 단점들을 갖는다. 첫번째, 기공(pore)들은 식각 잔존물에 대하여는 트랩(trap)들로서 역할을 한다. 두번째, 기공들은 수분이 유전체를 침투하는 것을 허용하고 누설(leakage) 또는 TDDB (time dependent dielectric breakdown) 파손들을 초래한다. 세번째, 기공들은 장벽 금속의 균일한 핵형성(nucleation)에 부정적 효과를 가지고 구리 상호연결 라인의 신뢰성을 감소시키는 구리 시드 층(seed layer)에서 결함들 또는 장벽 금속에서의 점 결함들을 초래한다. 장벽 금속의 증착에 앞서서 기공들을 실링(sealing)하는 것이 이들 문제들을 배제시킬 수 있다. 그러나, 3 차원 표면상의 기공들을 실링하는 것은 어렵다. 요구되는 것은 3 차원 구조들을 위한 이온 보조 플라즈마 처리의 개선된 방법이고, 보다 상세하게는, 3 차원 구조들을 위한 세정(cleaning) 또는 기공 실링의 개선된 방법이다.
본 발명의 제 1 측면에 따라, 작업물(workpiece) 프로세싱의 방법이 제공된다. 방법은 작업물의 표면에 근접한 플라즈마 쉬스(plasma sheath)를 갖는 플라즈마를 생성하는 단계를 포함한다. 작업물은 복수개의 측벽(sidewall)들을 갖는 구조를 정의한다. 플라즈마 및 플라즈마 쉬스 사이의 경계의 형상은 제어되고 이에의해 형상 부분은 플라즈마를 직면하는 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않다. 플라즈마에서 이온들이 작업물 쪽으로 지향된다. 측벽들 중 하나 위에 있는 기공들은 이온들로 실링(seal)된다.
본 발명의 제 2 측면에 따라, 작업물(workpiece) 프로세싱의 방법이 제공된다. 방법은 작업물의 표면에 인접한 플라즈마 쉬스(plasma sheath)를 갖는 플라즈마를 생성하는 단계를 포함한다. 작업물은 복수개의 측벽(sidewall)들을 갖는 구조를 정의한다. 플라즈마 및 플라즈마 쉬스사이의 경계의 형상은 제어되고 이에의해 형상 부분은 플라즈마를 직면하는 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않다. 플라즈마에서 이온들이 작업물 쪽으로 지향된다. 물질이 이온들을 갖는 구조의 측벽들 중 하나로부터 제거된다.
본 발명의 제 3 측면에 따라, 작업물(workpiece) 프로세싱의 방법이 제공된다. 방법은 작업물의 표면에 인접한 제 1 플라즈마 쉬스(plasma sheath)를 갖는 제 1 플라즈마를 생성하는 단계를 포함한다. 작업물은 복수개의 측벽(sidewall)들을 갖는 트렌치(trench)를 정의한다. 제 1 플라즈마 및 제 1 플라즈마 쉬스사이의 제 1 경계의 제 1 형상이 제어되고 이에의해 제 1 형상 부분은 제 1 플라즈마를 직면하는 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않다. 제 1 플라즈마에서 제 1 이온들은 작업물 쪽으로 지향된다. 식각 잔존물(etch residue)이 제 1 이온들을 갖는 트렌치의 측벽들 중 하나로부터 제거된다. 표면에 인접한 플라즈마 쉬스(plasma sheath)를 갖는 제 2 플라즈마가 생성된다. 제 2 플라즈마 및 제 2 플라즈마 쉬스 사이의 제 2 경계의 제 2 형상이 제어되고 이에의해 제 2 형상 부분은 평면에 평행하지 않다. 제 2 플라즈마에서 제 2 이온들이 작업물 쪽으로 지향된다. 측벽들 중 하나 위에 있는 기공들은 제 2 이온들로 실링된다.
본 발명의 충실한 이해를 위해, 도면부호가 참조로서 본원에 통합된 첨부한 도면들에 제공된다.
도 1 은 플라즈마 프로세싱 장치의 블럭 다이어그램이다;
도 2 는 발명의 실시예에 부합하는 플라즈마 프로세싱 장치의 블럭 다이어그램이다;
도 3 은 제 1 의 3 차원 구조의 SEM 사진이다;
도 4 는 제 2 의 3 차원 구조의 횡단면도이다;
도 5 는 기공 실링의 제 1 실시예를 예시한다;
도 6 은 기공 실링의 제 2 실시예를 예시한다;
도 7 은 기공 실링의 제 3 실시예를 예시한다;
도면들 8-10 은 기공 실링의 제 4 의 실시예를 예시한다; 및
도 11 은 세정(cleaning)의 제 1 실시예를 예시한다;
이들 실시예들은 이온 주입기 또는 플라즈마 시스템과 관련하여 본 출원에서 설명된다. 그러나, 실시예들은 반도체 제조에 수반되는 다른 시스템들 및 프로세스들 또는 이온들을 사용하는 다른 시스템들과 함께 사용될 수 있다. 따라서, 본 발명은 이하에서 설명되는 특정 실시예들에 한정되지 않는다.
도 1 은 플라즈마 프로세싱 장치의 블럭 다이어그램이다. 플라즈마 (140)는 관련 기술 분야에서 알려진 바대로 생성된다. 이 플라즈마 (140)는 일반적으로 이온들 및 전자들의 준 중성(quasi-neutral) 집합이다. 이온들은 전형적으로 양의 전하를 가지나 반면에 전자들은 음의 전하를 갖는다. 플라즈마 (140)는 플라즈마 (140)의 벌크영역(bulk)에서 예를 들어, 대략 0 V/cm 의 전기장을 가질 수 있다. 플라즈마 (140)를 수용하는 시스템에서, 플라즈마 (140)에서의 이온들 (102)은 작업물 (100)을 향하여 끌어당겨진다. 이들 이온들 (102)은 작업물 (100)로 주입되기 충분한 에너지를 갖고 끌어당겨질 수 있다. 플라즈마 (140)는 플라즈마 쉬스 (242)로서 지칭되는 작업물 (100)에 인접한 영역에 의해 경계 지어진다. 플라즈마 쉬스 (242)는 플라즈마 (140)보다 더 적은 전자들을 갖는 영역이다. 그러므로, 음의 및 양의 전하들 사이의 편차가 플라즈마 쉬스 (242)에서 쉬스 포텐셜(sheath potential)을 야기한다. 더 작은 전자들이 존재하고 따라서 더 작은 여기-완화 충돌(excitation-relaxation collision)들이 일어나기 때문에 이 플라즈마 쉬스 (242)에서의 광 방출은 플라즈마 (140)보다 덜 강하다. 따라서, 플라즈마 쉬스 (242)는 때때로 “암흑부 (dark space)”로 불린다.
쉬스 변경자 (sheath modifier)(101)는 플라즈마 (140) 및 플라즈마 쉬스 (242)사이의 경계 (241)의 형상을 제어하기 위해서 플라즈마 쉬스 (242)내에 전기장을 변경하도록 구성된다. 따라서, 플라즈마 쉬스 (242)를 가로질러 플라즈마 (140)로부터 끌어당겨지는 이온들 (102)이 큰 범위의 입사 각도들에서 작업물 (100)에 충돌할 수 있다. 이 쉬스 변경자 (101)는 또한 예를 들어, 포커싱 플레이트(focusing plate) 또는 쉬스 엔진니어링 플레이트(sheath engineering plate)로서 불릴 수 있고 그리고 반도체, 절연체, 또는 도전체 일 수 있다.
도 1의 실시예에서, 쉬스 변경자 (101)는 그것들 사이에 수평 간격 (G)를 갖는 개구(aperture)를 정의하는 한쌍의 패널(panel)들 (212) 및 (214)을 포함한다. 다른 실시예들에서, 쉬스 변경자 (101)는 단지 하나의 패널 또는 두개보다 많은 패널들을 포함할 수 있다. 패널들 (212) 및 (214)은 얇고, 평평한 형상을 갖는 한쌍의 시트(sheet)들일 수 있다. 다른 실시예들에서, 패널들 (212) 및 (214)은 튜브(tube)-형상, 쐐기 형상(wedge-shaped)와 같은 다른 형상들일 수 있고, 및/또는 개구에 인접하여 베벨 에지(beveled edge)를 가질 수 있다. 패널들 (212) 및 (214)은 또한 작업물 (100)의 전면(front surface)에 의해 정의된 평면 (151) 위에 수직 간격 (Z)에 위치될 수 있다. 일 실시예에서, 수직의 간격 (Z)은 약 1.0 내지 10.0 mm일 수 있다.
이온들 (102)은 상이한 메커니즘들에 의해 플라즈마 쉬스 (242)를 가로질러 플라즈마 (140)로부터 끌어 당겨질 수 있다. 일 예로서, 작업물 (100)은 플라즈마 쉬스 (242)를 가로질러 플라즈마 (140)로부터 이온들 (102)을 끌어당기기 위해서 바이어스(bias)된다. 다른 예에서, 플라즈마 (140)를 생성하는 플라즈마 소스 및 플라즈마 (140)를 에워싸는 벽들은 양(positive)으로 바이어스되고 그리고 작업물 (100)은 접지(ground)될 수 있다. 바이어스 하는 것은 하나의 특정 실시예에서 펄스화될 수 있다. 또 다른 예에서, 이온들 (102)을 플라즈마 (140)로부터 작업물 (100)쪽으로 끌어당기기 위해서 전기장 또는 자기장이 사용된다.
바람직하게는, 쉬스 변경자 (sheath modifier)(101)는 플라즈마 (140) 및 플라즈마 쉬스 (242)사이의 경계 (241)의 형상을 제어하기 위해서 플라즈마 쉬스 (242)내에 전기장을 변경한다. 플라즈마 (140) 및 플라즈마 쉬스 (242) 사이의 경계(241)는 평면 (151)에 대하여 볼록한 형상 또는 평면 (151)에 평행하지 않는 다른 형상을 가질 수 있다. 작업물 (100)이 바이어스 될 때, 예를 들어, 이온들 (102)은 큰 범위의 입사 각도들에서 패널들 (212) 및 (214)사이의 개구를 통하여 플라즈마 쉬스 (242)를 가로질러 끌어 당겨진다. 예를 들어, 궤적 경로 (271)를 진행하는 이온들 (102)은 평면 (151)에 대하여 +θ˚ 의 각도에서 작업물 (100)에 충돌할 수 있다. 궤적 경로 (270)를 진행하는 이온들 (102)은 같은 평면 (151)에 대하여 0˚ 의 각도 주위에서 작업물 (100)에 충돌할 수 있다.궤적 경로 (269)를 진행하는 이온들 (102)은 평면 (151)에 대하여 -θ˚ 의 각도에서 작업물 (100)에 충돌할 수 있다. 따라서, 입사 각도들의 범위는 0˚ 주위에서 중심인 +θ˚ 및 -θ˚사이에 있을 수 있다. 추가하여, 경로들 (269) 및 (271)와 같은 일부 이온 궤적 경로들은 서로 교차할 수 있다. 한정되는 것은 아니지만, 패널들 (212) 및 (214)사이의 수평 간격 (G), 평면 (151)위의 패널들 (212) 및 (214)의 수직 간격 (Z), 패널들 (212) 및 (214)의 유전상수(dielectric constant), 또는 플라즈마 (140)의 다른 프로세스 파라미터들을 포함하는 다수의 요인들에 의존하여, 설사 θ 의 다른 범위들이 가능하다 할지라도 입사 각도들 (θ) 의 범위는 0˚ 주위에서 중심인 +60˚ 및 -60˚ 사이에 있을 수 있다. 다른 실시예에서, 패널들 (212) 및 (214)은 각각 작업물 (100)에 대하여 상이한 수직 간격 (Z)을 가질 수 있고, 이것이 이온들 (102)을 평면 (151)에 대하여 한 각도에서 주로 궤적들을 진행하는 것을 허용할 수 있다.
도 2 는 발명의 실시예에 부합하는 플라즈마 프로세싱 장치의 블럭 다이어그램이다. 시스템 (500)은 플라즈마 소스 (501), 쉬스 변경자 (101), 및 프로세스 챔버 (502)를 포함한다. 가스 소스 (504)는 플라즈마 소스 (501)에 연결된다. 시스템 (500)의 다른 컴포넌트들 또는 플라즈마 소스 (501)는 또한 터보펌프와 같은 펌프에 연결될 수 있다. 플라즈마 (140)를 생성하는 플라즈마 소스 (501)는 예를 들어, RF 플라즈마 소스, 유도적으로-결합된 플라즈마 (ICP) 소스, 간접적으로 가열된 캐소드 (IHC), 용량성으로-결합된 플라즈마 (CCP) 소스, 헬리콘 플라즈마 소스, 마이크로파 플라즈마 소스, 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 플라즈마 소스들일 수 있다. 프로세스 챔버 (502), 플라즈마 소스 (501), 또는 플래튼 (503)는 접지될 수 있다.
쉬스 변경자 (101)는 작업물 (100)의 주입을 위해 이온들 (506)을 포커스(focus)하는데 사용된다. 플라즈마 소스 (501)로부터 이온들 (506)로 플라즈마 (140)의 이 추출은 연속적이거나 (DC) 또는 펄스화될 수 있다. 플라즈마 소스 (501)는 일 예로서 바이어스 될 수 있다. 대안적으로, 시스템 (500)에서 RF 바이어스는 펄스화되거나 또는 펄스화되지 않을 수 있다. 설사 다수의 개구들 (507)이 가능하다 할지라도 쉬스 변경자 (101)는 적어도 하나의 개구 (507)를 갖는다. 하나 이상의 개구 (507)를 추가하는 것은 시스템 (500)의 스루풋을 증가시킬 수 있다. 따라서, 쉬스 변경자 (101) 디자인은 도 2에 예시된 디자인에 전적으로 제한되지 않는다.
반도체 웨이퍼들 일 수 있는 하나 또는 그 이상의 작업물들(100)은 프로세스 챔버 (502)내의 플래튼 (503)상에 배열된다. 플래튼 (503)은 작업물 (100)을 유지하기 위해서 정전기 클램핑(clamping), 기계적인 클램핑, 또는 정전기 및 기계적인 클램핑의 조합을 사용할 수 있다. 작업물 (100)은 플래튼 (503)을 이용하여 스캔 될 수 있다. 도 2의 실시예에서, 플래튼 (503)은 방향 (505)으로 스캔 할 수 있다. 플래튼 (503)은, 그러나, 작업물 (100)상에 희망하는 주입 패턴에 의존하여 1D, 2D, 또는 3D 스캐닝 또는 회전을 수행할 수 있다. 대안적인 실시예에서, 쉬스 변경자 (101)가 작업물 (100)에 관하여 병진이동(translate)한다. 다양한 로드(load) 및 언로드(unload) 메커니즘들이 작업물 (100)을 플래튼 (503) 상에 배치하는데 사용될 수 있다. 플래튼 (503)은 일 예로서 이면(backside) 가스 냉각을 작업물 (100)에 제공하도록 구성될 수 있다. 작업물 (100)은 플래튼 (503) 또는 몇몇 다른 장치를 이용하여 주입 전에 또는 주입 동안에 다양한 온도들로 가열되거나 또는 냉각될 수 있다.
도 3 은 제 1 의 3 차원 구조의 SEM 사진이다. 식각 잔존물이 3 차원 구조에 남아 있고 그리고 기공들에서 측벽 결함들이 있다. 도 4 는 제 2 의 3 차원 구조의 횡단면도이다. 작업물 (100) 의 일부일 수 있는 구조 (300)는 비록 다른 물질들이 사용될 수 있을지라도 SiCOH와 같은 다공성의 낮은-k 물질 (301)을 포함한다. 구조 (300)는 또한 유전체 장벽 (302) 및 구리 층 (303)을 포함한다. 물(water)이 다공성 낮은-k 물질 (301)로 유입될 수 있다. 구조 (300)는 또한 측벽 (305)상에 식각 잔존물(etch residue)일 수 있는 물질 (308)을 갖는다. 구조 (300)의 변형예들이 가능하고 그리고 본원에서의 실시예들은 단지 구조 (300)에 제한되지 않는다.
본원에서의 실시예들은 하나의 측벽, 하나 이상의 측벽, 또는 구조의 모든 표면들(바닥면(bottom)을 포함)상의 기공 실링을 수행할 수 있다. 도 5 는 기공 실링(pore sealing)의 제 1 실시예를 예시한다. 이온들 (506) 또는 이온들 (102)에 대응할 수 있는 이온들 (304)이 측벽 (305)상의 기공들을 실링하고 그리고 실링 층 (306)을 형성하는데 사용된다. 이 실시예에서는, 단지 하나의 벽 (305)이 한번에 프로세스 된다. 이 실시예에서, 구조 (300)의 상부는 이온들 (304)에 의해 충돌된다. 만약 구조 (300)의 상부가 이온들 (304)의 충분한 양으로 막히면, 측벽 (305)의 전부가 프로세스 되지 않도록 하기 위해서 이온들 (304)을 차단할 수 있다. 이 음영효과(shadowing effect)는 구조 (300)의 형상에 대하여 이온들 (304)의 각도에 의존한다. 따라서, 이온들 (304)은 구조 (300)에 차단되는 것 외에는 주로 특정 각도 (예를 들어, +60°)에서 주로 진행될 수 있거나 또는 입사 각도 범위(incident angle range)를 가질 수 있다. 이들 두개의 가능성들이 각도 분포 (309) (도 5에서 점선으로 예시된) 및 각도 분포 (310)로 예시된다. 각도 분포 (309) 또는 각도 분포 (310) 들 중 단지 하나가 한번에 사용될 수 있다.
예를 들어, 도면들 1-2에서 예시된 바와 같이 플라즈마 쉬스를 변경하는 것에 의하는 바와 같은 이온들 (304)의 다중-각도 제어(multi-angle control)가 구조 (300)를 희망하는 바대로 프로세스 되는 것을 가능하게 한다. 구조 (300)의 측벽 (305)은 이온들 (304)의 에너지 및 종들에 기반하여 특정 깊이에 대해 비정질화되거나(amorphized) 또는 고밀도화된다(densified). 실링 층 (306)은 일 예로서 저 에너지 주입 또는 플라즈마 프로세스를 이용하여 형성될 수 있다. 비록 다른 에너지들이 가능하다 할지라도 예를 들어, 대략 100 eV 내지 750 eV의 에너지가 사용될 수 있다. 이온들 (304)은 불활성(inert) 이온들, 금속 이온들, 반응성 이온들, 탄소(C)-함유 이온들, 또는 그것들의 조합들일 수 있다. 불활성 기체들은 예를 들어 Ar, He, Ne, 다른 희가스들, N, 또는 H 일 수 있다. 반응성 이온들은 CxFy 또는 다른 할로겐-함유 종들일 수 있고 그리고 금속 이온들은 Ti 또는 Cu 일 수 있다. 이온들 (304)의 조합은 예를 들어, CH4 및 C2H2, N2 및 H2, Ar 및 H2, 또는 Ar 및 He과 함께 사용되는 불활성 기체일 수 있다. 물론, 당해 기술분야의 통상의 기술자들에 알려진 다른 종들, 조합들, 또는 혼합물들이 사용될 수 있다.
도 6 는 기공 실링의 제 2 실시예를 예시한다. 이 실시예에서, 실링 층 (306)은 양쪽 측벽들 (306)상에 형성된다. 이것은 이온들 (304)의 전개(spread)을 형성함으로써 동시에 수행될 수 있다. 이온들 (304)은 일 예에서 바이모달 분포(bimodal distribution)를 가질 수 있다. 일 예로서, 분포는 0° 에서 중심에 있는 것이 아니라 0° 에서 최소 양의 수직 이온들(normal ion)을 가지면서 +25° 및 -25°로 오프셋 된다. 이것은 각도 분포 (311)에 예시된다. 따라서, 이온들 (304)의 전개가 제어되기 때문에 구조 (300)의 바닥면(307)을 주입하는 이온들 (304)은 거의 없거나 전혀 없다. 이온 분포 (311)를 생성하기 위한 일 실시예에서 쉬스 변경자의 패널들은 구조 (300)를 수용하는 작업물의 표면으로부터 상이한 거리들 (Z)에 배치될 수 있다.
도 7 은 기공 실링의 제 3 실시예를 예시한다. 이 실시예에서, 실링 층 (306)은 바닥면 (307)를 포함하는 구조 (300)의 모든 표면들 상에 형성된다. 이온들 (304)은 이온 분포 (312)에 의해 예시된 바와 같이 이 실시예에서는 0° 주위에 중심이 있을 수 있다. 따라서, 실링 층 (306)은 유전체 장벽 (302) 및 구리 층 (303)상에 형성된다. 일 예로서, 실링 층 (306)은 균일한 두께를 가진다. 다른 예에서, 측벽들 (305) 또는 바닥면 (307) 상의 두께가 다르다. 이것은 바닥면 (307) 보다 측벽들 (305)에 더 많이 주입하거나 또는 반대로 하기 위해 전개(spread) 또는 분포(distribution)에서 이온들 (304)의 상대적 가중치들을 변화시킴으로써 수행될 수 있다. 이온들 (304)의 원하는 분포는 적어도 부분적으로 낮은-k 물질 (301)의 물질 구성(makeup) 에 기반될 수 있다.
본 출원에서 개시된 실시예들에서의 기공 실링은 구조 (300)에서의 기공들을 물리적으로 폐쇄할 수 있다. 이들 폐쇄된 기공들은 일 예로서 실링 층 (306)의 일부일 수 있다. 따라서, 실링 층 (306)은 구조 (300)에 부가된 추가 물질일 수 있고 구조 (300)의 물질 변형일 수 있거나 또는 이들 두 가지의 조합일 수 있다. 만약 추가 물질이 구조 (300)에 부가된 것이라면, 이것은 열린 임의의 기공들을 폐쇄하거나 또는 충전(fill)할 수 있다. 구조 (300)의 물질 변형은 예를 들어, 고밀화(densification), 증착, 비정질화, 또는 스퍼터 및 재증착과 같은 메커니즘들을 포함할 수 있다. 임의의 비정질화는 제어되는 깊이로 될 수 있다. 기공들이 기계적으로 폐쇄되는 물질 변형(material modification)을 이용하여 충분한 에너지가 제공될 수 있다.
이온들 (304)의 특정 각도들은 예를 들어, 도면들 1-2에 예시된 시스템들을 이용하여 구성될 수 있다. 물론, 당해 기술분야의 통상의 기술자들에 알려진 다른 시스템들이 또한 사용될 수 있다. 도면들 1-2 의 시스템들은 희망하는 각도 전개 이외에 이온들 (304)의 낮은 다이버전스(divergence)를 가능하게 할 수 있다. 특정 각도들 또는 각도들의 분포는 이들 또는 다른 시스템들로 선택되거나 또는 제어될 수 있다.
대안적인 실시예에서, Ti, Cu, W, Al, Co, 또는 다른 종들과 같은 금속 이온들이 실링 층 (306)의 형성 후에 또는 일부분은 형성 동안에 실링 층 (306) 또는 구조 (300)의 전부 또는 일부로 주입된다. 이들 금속 이온들은 유전체-금속 인터페이스를 형성하는데 사용될 수 있고 그리고 구조 (300)에서 후속 형성되는 장벽 금속을 위한 핵형성 층 또는 시드 층으로서 역할을 수행할 수 있다. 만약 이온들 (304)이 조합물의 일부로서 다른 종들과 함께 또는 금속 이온들만 함유한다면, 그러면 이것은 하나의 단계에서 수행될 수 있다. 금속 이온들은 또한 개별 단계 동안에 주입될 수 있다.
도면들 8-10 은 기공 실링의 제 4 의 실시예를 예시한다. 이 실시예에서, 구조 (300)는 이온들 (304)에 대하여 스캔 된다. 이온들 (304)은 각도 전개(angle spread)를 가져 이온들 (304)의 일부가 비-수직인(non-perpendicular) 각도들에서 구조 (300)에 충돌한다. 도 8 에서, 이온들 (304)의 일부만 (보다 긴 라인들로 예시된) 구조 (300)의 측벽들 (305) 또는 바닥면 (307)에 도달한다. 따라서, 실링 층 (306)은 구조 (300)의 위쪽에 또는 단지 일부에만 형성된다. 구조 (300) 및 이온들 (304)이 서로에 대하여 스캔 되면서, 이온들(304)의 일부는 도 9 도시된 바와 같이 구조(300) 의 바닥면 (307)위에 실링 층(306)을 형성한다. 그런 다음 도 10에서, 이온들 (304)은 다른 측벽 (305)상에 실링 층 (306)을 형성한다. 일 예에서, 이온들(304)는 0˚ 주위에서 중심인 +60˚ 및 -60˚사이의 입사 각도들의 전개를 가진다. 처음에 측벽 (305) 중 하나는 -60°가 아니라 +60°에 각도들로 판단한다. 스캔 과정 동안에 다른 측벽 (305)은 결국 +60°가 아니라 -60° 각도들로 이해한다.
일 실시예에서, 도면들 8-10 에 예시된 프로세스는 단일 스캔 또는 패스(pass)로 수행될 수 있다. 다른 실시예에서, 도면들 8-10 에 예시된 프로세스는 다수의 스캔들 또는 패스들로 수행될 수 있다. 이온들 (304) 및 구조 (300)간의 상대 속도 또는 이온(304)들의 에너지들은 각각의 스캔 또는 패스에 따라 변화할 수 있다.
이온들 (304)의 일부 종들은 실링 층 (306)에서 구조(300)의 특성들을 정정하거나 또는 변화할 수 있다. 손상 또는 결함들의 정정은 비정질화, 스퍼터링 및 재증착, 또는 증착과 같은 메커니즘들을 포함할 수 있다. 어떤 이온들 (304)은 또한 실링 층 (306) 소수성이 되게 할 수 있다. 일 예로서, CF2+ 이온을 주입하는 것은 실링 층 (306) 소수성이 되게 할 수 있다. 이것은 물이 낮은-k 물질 (301)로 진입하는 것을 방지하는데 도움이 될 수 있다. 주입된 이온들 (304)의 종들은 소수성(hydrophobicity)에 부분적으로 영향을 미칠 수 있다. 주입 동안에 어떤 에너지 레벨들 또는 도우즈(dose)들이 구조 (300)를 변경할 수 있고, 이것은 또한 소수성에 부분적으로 영향을 미칠 수 있다. 소수성에 영향을 미치는 다른 메커니즘들이 가능할 수 있다.
이온들은 또한 측벽 (305)상에 남아있는 식각 잔존물과 같은 임의의 물질을 제거할 수 있다. 도 11 은 세정(cleaning)의 제 1 실시예를 예시한다. 식각 잔존물(etch residue)일 수 있는 물질(308)은 측벽들 (305) 중 하나 상에 있다. 단지 두개의 피스(piece)들이 예시되지만, 다른 실시예에서 물질 (308)은 구조 (300)의 하나 또는 그 이상의 표면들을 덮는다.
불활성(inert) 또는 반응성(reactive) 종들을 이용하여 구조 (300)내로의 이온들 (506) 또는 이온들 (102)에 대응할 수 있는 이온들 (400)의 저 에너지 처리가 이 세정 프로세스를 수행하는데 사용될 수 있다. 도면들 1-2 에 예시된 것들과 같은 시스템들은 사용될 수 있다. 이 저 에너지 처리는 대략 50 eV 내지 1.5 keV일 수 있다. 하나의 특정 예에서, 저 에너지 처리(low energy treatment)는 750 eV에서 수행될 수 있다. 이온들 (400)은 이온들 (304)과 동일하거나 또는 상이할 수 있다. 이 세정(cleaning)은 물질 (308)의 물리적 제거 또는 화학적 제거를 수반할 수 있다. 예를 들어, 희가스, 수소(H), 수소를 가진 희가스의 혼합물(mixture), 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 종들이 임의 물질 (308)의 물리적 제거를 가능하게 하는 이온들 (400)을 형성하기 위해 사용될 수 있다. 이 물리적 제거는 스퍼터링 메커니즘(sputtering mechanism)을 포함할 수 있다. 할로겐(halogen), 수소화물 분자, 할라이드 분자(halide molecule), 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 종들이 임의 물질 (308)의 화학적 제거를 가능하게 하는 이온들 (400)을 형성하기 위해 사용될 수 있다. 이 화학적 제거는 이온 보조의 스퍼터링 또는 식각 메커니즘을 포함할 수 있다. 이온들 (400)의 조합들이 물질 (308)의 화학적 제거와 함께 물리적 제거를 모두 포함할 수 있다.
모든 표면들이 이온들 (400)에 의해 충돌될 수 있기 때문에 이온들 (400)의 각도 제어는 구조 (300)의 완전한 세정을 가능하게 할 수 있다. 그러나, 이온들 (400)은 각도 전개(angle spread)들이 변화할 수 있다. 예를 들어, 이온들 (400)은 측벽들 (305)을 세정만을 위하거나 또는 주로 세정을 위한 바이모달 분포를 가질 수 있다. 다른 실시예에서, 이온들 (400)를 이용하여 단지 하나의 측벽 (305)이 세정되거나 또는 구조 (300)의 바닥면 (307)이 세정된다.
물질 (308)의 제거 깊이를 제어하기 위해 세정 동안에 이온들(400)의 에너지들이 구성된다. 이 에너지는 측벽들 (305)에 손상을 방지하도록 구성될 수 있다. 일 예로서, 센서가 플라즈마에서 이온들 (400)을 함유하는 구조 (300)의 컴포넌트들을 감지하고, 이것이 세정 프로세스가 중지되어야 하는 신호를 보낼 수 있다. 이 에너지는 또한 예를 들어, 낮은-k 물질 (301)의 비정질화(amorphization) 또는 고밀화(densification)를 방지하도록 구성될 수 있다. 일 예에서, 트렌치의 측벽들 상의 물질은 대략 750V Ar 이온 처리를 이용하여 제거된다. 제거된 물질은 대략 6 nm 두께이다.
일 실시예에서, 구조를 세정하는 것은 도면들 8-10에 예시된 것에 비슷한 프로세스를 이용하여 수행될 수 있다. 하나 또는 그 이상의 스캔들 또는 패스들이 구조 (300)를 세정하기 위해 사용될 수 있다. 이온들 (400) 및 구조 (300)간의 상대 속도 또는 이온(400)들의 에너지들은 각각의 스캔 또는 패스에 따라 변화할 수 있다.
구조 (300)는 기공 실링이 일어나기 전에 세정될 수 있다. 이것은 하나 또는 그 이상의 상이한 플라즈마들을 이용할 수 있고 작업물 주위에 진공을 중단함이 없이 연결된 프로세스처럼 수행될 수 있다. 물론, 이들은 또한 단계들간에 작업물 주위에 진공이 중단되는 개별 단계들일 수 있다.
하나의 특정 실시예에서, 세정 프로세스는 구조 (300)에 기공들 실링에 앞서서 구조(300)상에 수행된다. 제 1 플라즈마는 희가스, 할로겐, 수소, 수소화물 분자, 할라이드 분자, 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 종들을 이용하여 형성된다. 이 제 1 플라즈마는 구조 (300)의 측벽들 (305)들 하나로부터 식각 잔존물을 제거하는데 사용된다. 제 2 플라즈마는 그런 다음 탄소(C)-함유 종들, 희가스, 수소, 질소, 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 종들을 이용하여 형성된다. 이 제 2 플라즈마는 또한 금속을 포함할 수 있다. 제 2 플라즈마는 구조 (300)의 측벽들 (305) 중 하나 상에 기공들을 실링하기 위해 사용된다. 이 프로세스는 또한 구조 (300)의 다수의 측벽들 (305) 또는 바닥면 (307)상에 수행될 수 있다. 두개의 다른 이온들이 이들 단계들에서 사용될 수 있지만, 다른 예에서는 희가스 또는 수소의 단일 플라즈마가 세정 및 기공 실링 둘 모두의 프로세스들을 위하여 사용된다. 다양한 플라즈마 파라미터들 또는 주입 에너지가 세정 및 기공 실링 단계들 사이에 변화될 수 있다.
기공 실링 및 세정은 또한 구조 (300) 식각에 의해 생길 수 있는 중심-대-에지(center-to-edge) 비균일성을 교정하기 위해 사용될 수 있다. 일 예로서, 이온들의 도우즈는 작업물의 표면 위에서 변화할 수 있다. 따라서, 작업물의 중심에서의 도우즈는 임의의 이런 불균일들을 보상하기 위해서 작업물의 에지들 위에서의 도우즈와 다를 수 있다.
기공 실링 또는 세정을 위하여, 만약 구조 (300)가 네개의 측벽들을 가지면, 구조 (300)를 포함하는 작업물은 이온들에 대하여 회전될 수 있다. 예를 들어, 작업물은 이온들에 대하여 90° 회전될 수 있다. 이것은 이온들 (304) 또는 이온들 (400)이 이런 구조의 전체 네개의 측벽들을 충돌하는 것을 허용할 것이다. 세번의 90° 회전들이 사용될 수 있거나 또는 전체 360° 만큼의 회전들이 사용될 수 있다. 작업물이 회전되면 상이한 이온 분포들이 상이한 단계들에서 사용될 수 있다. 물론, 이온 각도 분포가 회전없이 구조 (300)의 모든 네개의 측벽들에 충돌하도록 구성될 수 있다. 이온들은 작업물 표면의 양쪽 차원들에 걸친 각도 분포들을 갖도록 추출될 수 있다.
이온들 (304) 또는 이온들 (400)의 형성 동안의 펄스가 또한 기공 실링 또는 세정에 영향을 미칠 수 있다. 예를 들어, 펄스의 초기에 이온들 (304) 또는 이온들 (400)은 구조 (300)의 바닥면 (307)에 전부 평행할 수 있다. 펄스 후반에, 이온들 (304) 또는 이온들 (400)의 폭넓은 각도 전개(angle spread)가 형성될 수 있다. 이것이 구조 (300)의 측벽들 (305) 및 바닥면 (307)의 처리를 가능하게 할 수 있다.
본 출원에서 개시된 실시예들은 구조들 (300)의 많은 다른 종류들에 적용될 수 있고 그리고 본 출원에 예시된 구조(300)에만 제한되지 않는다. 예를 들어, 이들 실시예들은 핀FET들 또는 트렌치들, 자기 저항성의 랜덤-액세스 메모리 (MRAM) 구조들, 솔라 구조들, MEMS(microelectromechanical systems) 구조들, 또는 당해 기술분야의 통상의 기술자들에 알려진 다른 구조들과 같은 3D 반도체 구조들에 적용될 수 있다.
본 발명은 본원에서 설명된 특정 실시예들에 의한 범위에 제한되지 않는다. 실제로, 본 출원에서 설명된 것들에 추가하여 본 발명에 대한 다른 다양한 실시예들 및 변형예들이 앞에서의 설명 및 첨부한 도면들로부터 당해 기술 분야에서의 통상의 기술자들에게 명백할 것이다. 이런 다른 실시예들 및 변형예들은 본 발명의 범위 내에 있는 것으로 의도된다. 더욱이, 비록 본 발명은 특정 목적을 위한 특정 환경에서의 특정 구현의 상황에서 설명되었지만, 당해 기술 분야의 통상의 기술자들은 그것의 유용성이 거기에 한정되지 않고 본 발명이 여러 많은 목적들을 위한 여러 많은 환경들에서 이롭게 구현될 수 있다는 것을 인식할 것이다. 따라서, 이하에 기재된 청구항들은 본원에서 설명된 바의 본 발명의 전체 효과(breadth)와 취지를 고려해서 해석되어야 한다.

Claims (23)

  1. 작업물(workpiece) 프로세싱의 방법에 있어서,
    상기 작업물의 표면에 인접한 플라즈마 쉬스(plasma sheath)를 갖는 플라즈마를 생성하는 단계로서, 상기 작업물은 복수개의 측벽들을 갖는 구조를 정의하는, 상기 플라즈마를 생성하는 단계;
    상기 플라즈마 및 상기 플라즈마 쉬스사이의 경계의 형상을 제어하는 단계로서, 이에의해 상기 형상 부분은 상기 플라즈마를 직면하는 상기 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않는, 상기 형상을 제어하는 단계;
    상기 플라즈마의 이온들을 상기 작업물 쪽으로 지향시키는 단계; 및
    상기 측벽들 중 하나 상의 기공들을 상기 이온들로 실링(sealing)하는 단계;를 포함하는, 방법.
  2. 청구항 1 에 있어서, 상기 이온들로 상기 구조의 상기 측벽들 중 다른 것 상의 기공들을 실링하는 단계를 더 포함하는, 방법.
  3. 청구항 2 에 있어서, 상기 구조는 또한 바닥면(bottom)을 정의하는 트렌치(trench)이고 상기 이온들로 상기 구조의 상기 바닥면 상의 기공들을 실링하는 단계를 더 포함하는, 방법.
  4. 청구항 3 에 있어서, 적어도 하나의 패스(pass) 동안에 상기 이온들에 대하여 상기 작업물을 스캐닝하는 단계를 더 포함하는, 방법.
  5. 청구항 4 에 있어서, 상기 스캐닝은 적어도 두개의 상기 패스들을 포함하고 상기 패스들의 각각은 상이한 속도를 가지는, 방법.
  6. 청구항 4 에 있어서, 상기 스캐닝 동안에 상기 기공들을 실링하는 단계는 상기 바닥면에 앞서서 상기 측벽들 중 상기 하나 위에서 일어나고 및 상기 기공들을 실링하는 단계는 상기 측벽들의 상기 다른 것에 앞서서 상기 바닥면 위에서 일어나는, 방법.
  7. 청구항 2 에 있어서, 상기 이온들은 바이모달 분포(bimodal distribution)를 가지는, 방법.
  8. 청구항 1 에 있어서, 상기 이온들은 금속을 포함하는, 방법.
  9. 청구항 1 에 있어서, 상기 이온들이 상기 구조 위에 실링 층을 형성하고 및 상기 실링 층은 소수성(hydrophobic)이 되도록 구성되는, 방법.
  10. 청구항 1 에 있어서, 상기 이온들은 탄소(C)-함유 종들, 수소(H), 질소(N), 또는 희가스(noble gas) 중 적어도 하나를 포함하는, 방법.
  11. 작업물(workpiece) 프로세싱의 방법에 있어서,
    상기 작업물의 표면에 인접한 플라즈마 쉬스를 갖는 플라즈마를 생성하는 단계로서, 상기 작업물은 복수개의 측벽들을 갖는 구조를 정의하는, 상기 플라즈마를 생성하는 단계;
    상기 플라즈마 및 플라즈마 쉬스사이의 경계의 형상을 제어하는 단계로서, 이에의해 상기 형상 부분은 상기 플라즈마를 직면하는 작업물의 전면(front surface)에 의해 정의된 평면에 평행하지 않는, 상기 형상을 제어하는 단계;
    상기 플라즈마의 이온들을 상기 작업물 쪽으로 지향시키는 단계;
    상기 이온들로 상기 구조의 상기 측벽들 중 하나로부터 물질을 제거하는 단계;를 포함하는, 방법.
  12. 청구항 11 에 있어서, 상기 이온들로 상기 구조의 상기 측벽들 중 다른 것으로부터 상기 물질을 제거하는 단계;를 더 포함하는, 방법.
  13. 청구항 12 에 있어서, 상기 구조는 또한 바닥면(bottom)을 정의하는 트렌치(trench)이고 그리고 상기 이온들로 상기 구조의 상기 바닥면으로부터 상기 물질을 제거하는 단계를 더 포함하는, 방법.
  14. 청구항 13 에 있어서, 적어도 하나의 패스(pass)에서 상기 이온들에 대하여 상기 작업물을 스캐닝하는 단계를 더 포함하는, 방법.
  15. 청구항 14 에 있어서, 상기 스캐닝은 적어도 두개의 상기 패스들을 포함하고 및 상기 이온들은 상기 패스들의 각각 동안에 다른 에너지를 갖는, 방법.
  16. 청구항 14 에 있어서, 상기 스캐닝 동안에 상기 제거하는 단계는 상기 바닥면에 앞서서 상기 측벽들 중 상기 하나 위에서 일어나고 및 상기 제거하는 단계는 상기 측벽들의 상기 다른 것에 앞서서 상기 바닥면 위에서 일어나는, 방법.
  17. 청구항 12 에 있어서, 상기 이온들은 바이모달 분포(bimodal distribution)를 가지는, 방법.
  18. 청구항 11 에 있어서, 상기 이온들은 희가스, 할로겐, 수소(H), 수소화물 분자, 또는 할라이드 분자 중 적어도 하나를 포함하는, 방법.
  19. 청구항 11 에 있어서, 상기 물질은 식각 잔존물(etch residue)를 포함하는, 방법.
  20. 작업물(workpiece) 프로세싱의 방법에 있어서,
    상기 작업물의 표면에 인접한 제 1 플라즈마 쉬스를 갖는 제 1 플라즈마를 생성하는 단계로서, 상기 작업물은 복수개의 측벽들을 갖는 트렌치(trench)를 정의하는, 상기 제 1 플라즈마를 생성하는 단계;
    상기 제 1 플라즈마 및 상기 제 1 플라즈마 쉬스사이의 제 1 경계의 제 1 형상을 제어하는 단계로서, 이에의해 상기 제 1 형상 부분은 상기 제 1 플라즈마를 직면하는 상기 작업물의 전면(front surface)에 의해 정의된 평면(plane)에 평행하지 않는, 상기 제 1 형상을 제어하는 단계;
    상기 제 1 플라즈마의 제 1 이온들을 상기 작업물을 향하여 지향시키는 단계;
    상기 제 1 이온들로 상기 트렌치의 상기 측벽들 중 하나로부터 식각 잔존물(etch residue)을 제거하는 단계;
    상기 표면에 인접한 제 2 플라즈마 쉬스를 가지는 제 2 플라즈마를 생성하는 단계;
    상기 제 2 플라즈마 및 상기 제 2 플라즈마 쉬스 사이의 제 2 경계의 제 2 형상을 제어하는 단계로서, 이에의해 상기 제 2 형상 부분이 상기 평면에 평행하지 않는, 상기 제 2 형상을 제어하는 단계;
    상기 제 2 플라즈마의 제 2 이온들을 상기 작업물 쪽으로 지향시키는 단계; 및
    상기 측벽들 중 하나 상의 기공들을 상기 제 2 이온들로 실링하는 단계;를 포함하는, 방법.
  21. 청구항 20 에 있어서, 상기 제 1 이온들은 희가스, 할로겐, 수소(hydrogen)(H), 수소화물 분자, 또는 할라이드 분자 중 적어도 하나를 포함하고 그리고 상기 제 2 이온들은 탄소(C)-함유 종들, 희가스, 수소(H), 질소(N), 또는 금속 중 적어도 하나를 포함하는, 방법.
  22. 청구항 20 에 있어서, 상기 제 1 이온들 및 상기 제 2 이온들은 희가스를 포함하고 그리고 상기 제 1 플라즈마는 상기 제 2 플라즈마인, 방법.
  23. 청구항 20 에 있어서, 상기 제 1 플라즈마를 생성하는 단계에 앞서서 상기 작업물 주위에 진공(vacuum)이 형성되고 및 상기 진공은 상기 실링 내내 유지되는, 방법.
KR1020137024333A 2011-02-22 2012-02-22 3 차원 구조의 이온 보조 플라즈마 처리 KR20140009354A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161445174P 2011-02-22 2011-02-22
US61/445,174 2011-02-22
US13/401,168 US20120213941A1 (en) 2011-02-22 2012-02-21 Ion-assisted plasma treatment of a three-dimensional structure
US13/401,168 2012-02-21
PCT/US2012/026093 WO2012116056A1 (en) 2011-02-22 2012-02-22 Ion-assisted plasma treatment of a three-dimensional structure

Publications (1)

Publication Number Publication Date
KR20140009354A true KR20140009354A (ko) 2014-01-22

Family

ID=46652956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024333A KR20140009354A (ko) 2011-02-22 2012-02-22 3 차원 구조의 이온 보조 플라즈마 처리

Country Status (6)

Country Link
US (1) US20120213941A1 (ko)
JP (1) JP2014507074A (ko)
KR (1) KR20140009354A (ko)
CN (1) CN103380494A (ko)
TW (1) TW201246361A (ko)
WO (2) WO2012116056A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020077112A1 (en) * 2018-10-10 2020-04-16 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118001B2 (en) 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US8952344B2 (en) * 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
CN107112239B (zh) * 2015-01-08 2021-02-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5885425A (en) * 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
US6379576B2 (en) * 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US6528332B2 (en) * 2001-04-27 2003-03-04 Advanced Micro Devices, Inc. Method and system for reducing polymer build up during plasma etch of an intermetal dielectric
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7470329B2 (en) * 2003-08-12 2008-12-30 University Of Maryland Method and system for nanoscale plasma processing of objects
US6998343B1 (en) * 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
US20050266173A1 (en) * 2004-05-26 2005-12-01 Tokyo Electron Limited Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7595248B2 (en) * 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020077112A1 (en) * 2018-10-10 2020-04-16 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US11024535B2 (en) 2018-10-10 2021-06-01 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US11621190B2 (en) 2018-10-10 2023-04-04 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal

Also Published As

Publication number Publication date
US20120213941A1 (en) 2012-08-23
WO2012116044A1 (en) 2012-08-30
TW201246361A (en) 2012-11-16
WO2012116056A1 (en) 2012-08-30
JP2014507074A (ja) 2014-03-20
CN103380494A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
KR20140009354A (ko) 3 차원 구조의 이온 보조 플라즈마 처리
US8187979B2 (en) Workpiece patterning with plasma sheath modulation
US9564360B2 (en) Substrate processing method and method of manufacturing semiconductor device
TWI543239B (zh) 具有非平面基底表面的基底處理方法
JP5594547B2 (ja) 堆積する方法、エッチングする方法、および、フィーチャの製造方法
US9118001B2 (en) Techniques for treating sidewalls of patterned structures using angled ion treatment
US6641705B2 (en) Apparatus and method for reducing differential sputter rates
JP2006507670A (ja) 集積回路相互接続構造のｇｃｉｂ処理
CN107039251B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
US20130287963A1 (en) Plasma Potential Modulated ION Implantation Apparatus
GB2347786A (en) Ion implantation
US20070045568A1 (en) Method for reducing particles during ion implantation
JP4843252B2 (ja) 表面処理装置及び表面処理方法
JP2007134530A (ja) エッチング処理装置およびエッチング処理方法，半導体デバイス
TWI795794B (zh) 處理系統、包括高角度提取光學元件之提取總成
JP2009253250A (ja) 固体表面の加工方法及びその装置
Current Perspectives on low-energy ion (and neutral) implantation
US20170330796A1 (en) Filling a cavity in a substrate using sputtering and deposition
US11120970B2 (en) Ion implantation system
US9062367B2 (en) Plasma processing of workpieces to form a coating
Darnon Plasma etching in microelectronics
US9437432B1 (en) Self-compensating oxide layer
GB2356736A (en) Oxide removal before ion implantation
KR20050037684A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid