CN103378734A - 半导体集成电路器件、电源设备以及控制电源设备的方法 - Google Patents

半导体集成电路器件、电源设备以及控制电源设备的方法 Download PDF

Info

Publication number
CN103378734A
CN103378734A CN2013101597231A CN201310159723A CN103378734A CN 103378734 A CN103378734 A CN 103378734A CN 2013101597231 A CN2013101597231 A CN 2013101597231A CN 201310159723 A CN201310159723 A CN 201310159723A CN 103378734 A CN103378734 A CN 103378734A
Authority
CN
China
Prior art keywords
load
control
signal
error signal
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101597231A
Other languages
English (en)
Other versions
CN103378734B (zh
Inventor
刘鸣
中川树生
长田健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103378734A publication Critical patent/CN103378734A/zh
Application granted granted Critical
Publication of CN103378734B publication Critical patent/CN103378734B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

常规电源设备具有小型化方面的问题。电源设备根据第一和第二误差信号生成误差信号的预测值，并且控制输出电压使得预测值位于第一和第二阈值之间。通过在第一时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第一误差信号。通过在第二时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第二误差信号。

Description

半导体集成电路器件、电源设备以及控制电源设备的方法
相关申请的交叉引用
2012年4月20日提交的第2012-096467号日本专利申请的公开内容(包括说明书、附图和摘要)在此通过引用整体并入本文。
技术领域
本发明涉及半导体集成电路器件，并且例如涉及对适合用于电源设备的半导体集成电路器件有效的技术。
背景技术
近年来，诸如蜂窝电话和数字家庭电器之类的各种电子设备变得更小、更轻、并且功能更为多样。对于用于驱动这些设备的电源设备而言，对于更高可靠性、小型化以及更为高效的需求日益增长。由于开关电源设备具有诸如小尺寸和高效率之类的优势，因此开关电源设备被广泛用作各种电子设备的DC电源。
经常用于开关电源设备的两种控制方法是线性控制方法和非线性控制方法。代表性的线性控制方法是PWM(脉宽调制)控制方法，其通过使用固定频率的PWM信号调整导通/关断开关元件的时序来稳定输出电压。另一方面，代表性的非线性控制方法是滞环控制方法，其中滞环比较器检测输出电压对预定范围(滞环宽度)的偏差，并且比较器的输出控制开关元件的导通/关断状态。由于滞环控制方法具有响应速度比PWM控制方法的响应速度更高的优势，因此滞环控制方法受到关注。
对于滞环控制方法而言，由模拟电路实现的模拟控制电源设备是常见的。然而，近年来，对于电源设备小型化的需求强烈，使得对模拟控制电源设备的研发进展快速。模拟控制电源设备通过使用诸如放大器、电容器和电阻器之类的模拟电路执行控制。另一方面，数字控制电源设备通过使用AD转换器和数字控制器执行数字控制。
在数字控制电源设备中，由于控制电路的一部分由数字过程实现，因此可以减少一些部件，并且可以预期小型化。近年来，提出了均通过使用滞环控制方法实现具有高响应速度的数字控制电源设备的多种方法(非专利文献1和2)。
将描述数字控制电源设备(非专利文献1)。通过测量先前开关时段和开关周期的接通和断开时间，获得在接通和断开时段中的电感器电流改变的斜率(tilt)作为第一测量结果。获得经采样的电感器电流值作为第二测量结果。根据第一测量结果和第二测量结果，预测到达控制阈值的时间。数字控制电源设备并不要求高速AD转换器和高速数字控制器，并且实现低功耗。
现在将描述另一数字控制电源设备(非专利文献2)。在接通时段期间的两个点处采样电感器电流，并且还在断开时段中的两个点采样电感器电流。通过在四个点处采样，获得电感器电流改变的斜率。结合经采样的电感器电流值，预测到达控制阈值的时间。数字控制电源设备并不要求高速AD转换器和高速数字控制器，并且实现低功耗。
基于本发明进行现有技术调查，并且发现以下相关内容。
日本未审专利公开No.2008-125286(专利文献1)公开了一种开关电源，其根据与在基准电压和输出电压之间的电压值对应的偏差预测后续周期的偏差并且基于预测的偏差执行PWM控制。
日本未审专利公开No.2011-166959(专利文献2)公开了一种PWM控制的DC/DC转换器，其通过基于多个过去周期中的误差信号使PID计算进行一半以增加PID计算速度来实现电源控制的改进响应。
现有技术文献
专利文献
专利文献1：日本未审专利申请公开No.2008-125286
专利文献2：日本未审专利申请公开No.2011-166959
非专利文献
非专利文献1：Stefanutti，W.，Mattavelli，P.，“Fully DigitalHysteresis Modulation with Switching Time Prediction”，IEEETransactions on Industry Applications，Vol.42，No.3，2006年5月/6月
非专利文献2：Vidal-Idiarte，E.，Carrejo，C.E.，Calvente，J.，Martinez-Salamero，L.，“Two-Loop Digital Sliding Mode Control ofDC-DC Power Converters based on Predicative Interpolation”，IEEETransactions on Industrial Electronics，Vol.58，No.6，2011年6月。
发明内容
发明解决的问题
使用滞环控制方法的模拟控制电源设备具有非常高的响应速度的优势，但是受制于小型化。具体而言，在对于电源系统需要多个电源电压的情形中，难于减少部件和小型化电源电路。
测量电感器电流值类型的数字控制电源设备(诸如非专利文献1和2中的数字控制电源设备)具有如下文所述的用于测量电感器电流值和电流改变的低效率、大量部件等的问题。此外，在非专利文献1和2中的数字控制电源设备控制输出电压的情形中，电流反馈回路和电压反馈回路是需要的，并且存在电路复杂并且难于小型化的问题。
通过说明书和所附附图的描述，其它一些目的和新颖性特征将变得清楚。
用于解决问题的手段
根据一个实施例的电源控制方法使用电压预测值通过滞环控制来控制电源电路。作为一个示例，电源设备根据第一误差信号和第二误差信号生成误差信号的预测值并且控制输出电压，使得预测值位于第一控制阈值和第二控制阈值之间。通过将在第一时序处的基于输出电压和基准电压之间的差值的误差电压转换成数字值，获得第一误差信号。通过将在第二时序处的基于输出电压和基准电压之间的差值的误差电压进行转换，获得第二误差信号。
根据该实施例，可以使电源设备小型化。
附图说明
图1是根据第一实施例的电源设备的框图。
图2示出了根据第一实施例的电源控制电路的基本操作的流程。
图3是示出根据第一实施例的电源控制电路的详细配置的图。
图4是示出根据第一实施例的滞环运算单元的详细配置的图。
图5是示出根据第一实施例的电源控制电路和电源设备的操作的说明图。
图6A和图6B是用于说明根据第一实施例的电源控制电路和电源设备的错误操作的图。
图7是用于说明根据第一实施例的滞环控制器中的滞环比较器的操作的图。
图8是用于说明根据第一实施例的AD转换器的操作范围的图。
图9是示出根据第一实施例的电源设备的部件的配置示例的图。
图10是示出根据第一实施例的电源设备的部件的另一配置示例的图。
图11是示出根据第一实施例的电源电路中的开关元件的具体示例的图。
图12是示出作为比较性技术示例的电源控制电路(电源设备)的配置的图。
图13是示出作为比较性技术示例的电源控制电路(电源设备)的操作的图。
图14是根据第二实施例的预测控制器的框图。
图15是示出根据第二实施例的预测控制的操作原理的图。
图16是根据第三实施例的预测控制器的配置图。
图17是示出根据第三实施例的预测控制的操作原理的图。
图18是根据第四实施例的电源设备的配置图。
图19是根据第四实施例的滞环运算单元的配置图。
图20是示出根据第四实施例的滞环比较器的操作原理的图。
图21是根据第五实施例的电源设备配置图。
图22是根据第五实施例的外部接口电路的框图。
图23示出了根据第五实施例的电源控制电路和电源设备的操作的流程。
图24是根据第六实施例的电源设备的配置图。
图25是根据第六实施例的通道控制电路的框图。
图26是根据第六实施例的滞环运算单元的框图。
图27是示出控制模式设置寄存器的设置的图。
图28A是电源通道序列器的配置图，并且图28B和图28C示出根据电源通道序列器的电源设备的操作流程的示例。
图29是第七实施例的电源设备的配置图。
图30是根据第七实施例的通道控制电路的框图。
图31是示出电源通道序列器的设置表的图。
图32是示出根据第七实施例的电源控制电路和电源设备的控制流程的示例的图。
图33是示出根据第七实施例的电源控制电路和电源设备的操作流程图的图。
图34是示出根据第七实施例的电源控制电路和电源设备的操作流程图的图。
图35示出处理器的控制计算和AD转换操作之间的关系的示例的图。
图36是示出处理器的控制计算和AD转换操作之间的关系的另一示例的图。
图37A是AD转换序列器的配置图，并且图37B和图37C示出根据AD转换序列器的设置的电源控制电路和电源设备的示例。
具体实施方式
首先，将描述本发明的发明人对非专利文献1和2的数字控制电源设备所审查的内容。
非专利文献1的数字控制电源设备可以根据通过先前开关周期中的接通/断开时间和开关周期获得的电感器电流改变的斜率来预测经采样的电感器电流值到达控制阈值的时间。因此，每开关周期所需的采样次数的数目在理论上至少为1。因此，高速AD转换器和高速数字控制器变得非必要，并且可以减少电源功耗。然而，由于通过先前开关周期中的接通/断开时间和开关周期获得用于预测的电流改变的斜率，因此当在负载中突然出现变化时，无法做出精确预测。无法生成精确控制信号，使得响应速度恶化。
非专利文献2的数字控制电源设备以实时方式通过经采样的电感器电流值获得电感器电流改变的斜率，使得可以解决非专利文献1的数字控制电源设备的响应速度恶化的问题。然而，在具有如同非专利文献2的数字控制电源设备的配置的数字控制电源设备中，使用电压反馈回路和电流反馈回路这两者。因此，电路配置复杂，并且难于使电路小型化。由于电感器电流和输出电压这两者需要被采样，因此需要使用两个AD转换器或者以分时的方式使用一个AD转换器。因此，数字控制电源设备自身的功耗增加了。
此外，在非专利文献1和2的数字控制电源设备中，需要测量经采样的电感器电流值的斜率和电流改变的斜率。为此，考虑了将感测电阻器串联耦合至电感器并且测量感测电阻器中生成的电压的方法，提供与电感器并联的用于感测的电感器、测量由用于感测的电感器感应的电压，并且测量电流值等的方法。然而，在生成在感测电阻器中的电压的情形中，输出电压应用至感测电阻器，并且输出电流在感测电阻器中直接流动，使得效率恶化。在提供用于感测的电感器的情形中，需要提供用于感测的电感器作为一个外部部件，使得数字控制电源设备中的部件的数目增加。在非专利文献1和2的数字控制电源设备中，为了控制输出电压值，电压反馈回路变为必要。非专利文献2的数字控制电源设备具有上述的电压反馈回路。虽然在非专利文献1的数字控制电源设备中未描述电压反馈回路，但是在控制输出电压值的情形中，电压反馈回路是必要的。在使用电压和电流反馈回路的两个回路的情形中，出现诸如电路复杂化并且难于小型化的问题。
此外，将描述本发明的发明人对专利文献1和2的数字控制电源设备所审查的内容。
在日本未审专利申请公开No.2008-125286中，未公开使用预测值的滞环控制方法，并且对电源控制的响应的改进并不充分。在日本未审专利申请公开No.2011-166959中，并未公开自身使用预测值的技术，并且对电源控制的响应的改进并不充分。
鉴于上述问题，得出下面的一些实施例。
在下文中将参考附图详细描述实施例。
在下面的实施例中，当需要便利时，本发明将分为多个章节或实施例进行描述。除非另有具体说明，否则这些章节或实施例是相关的，一个章节或实施例与另一章节或实施例的一个部分或所有部分的修改、应用示例、具体描述、补充描述等相关。在下面的实施例中，在提及要素的数字等(包括部件的数目、数值、量、范围等)的情形中，本发明并非旨在限制具体数字，而是可以运用大于或小于该具体数字的数字，除非在明确指出的情形中或在本发明在原理上明确限于具体数字的情形中。
此外，在下面的实施例中，除非明确指出的情形或是组件被认为明显需要的情形，否则组件(包括操作、时序图、以及操作步骤)并非总是需要。类似地，在下面的实施例中，除非明确指出的情形或是在原理上被认为是明显不同的情形，在涉及组件的形状、位置关系等的情形中，本发明包括与该形状等相近或类似的形状等。数字等(包括部件的数字、数值、量、范围等)也是类似地处理。
在用于说明实施例的所有附图中，相同或相关参考数字被指定给具有相同功能的部件或构件，并且将不重复对其的描述。在下面的实施例中，除非需要的情形，原则上将不重复对相同或相似部件的描述。
在一些实施例中，模数转换将被描述为AD转换，并且模数转换器将被描述为AD转换器。
在一些实施例中，符号(n)将被附接至误差信号(Vde)和预测值(Vpr)的一些。假定误差信号(Vde(n))和预测值(Vpr(n))表达在第n个周期中的误差信号和预测值。在一些实施例中，“n”表示自然数。此外，在X个周期之后的误差信号(Vde(n+X))和预测值(Vpr(n+X))的表达式使用在第n个周期中的误差信号(Vde(n))和预测值(Vpr(n))作为参考表达在X个周期后的误差信号和预测值。类似地，在Y个周期之前的误差信号(Vde(n-Y))和预测值(Vpr(n-Y))的表达式使用在第n个周期中的误差信号(Vde(n))和预测值(Vpr(n))作为参考表达在Y个周期之前的误差信号和预测值。在此情形中，“Y”表示自然数。
第一实施例
1.基本配置及其操作
在图1中，电源设备1具有供应输入电压(Vin)并且输出输出电压(Vout)的配置。电源设备1包括输入电源端子IN、接地侧输入电源端子GNDI、输出电源端子OUT、接地侧输出电源端子GNDO、开关元件SW、平滑电路(SC)4、电源控制电路(PSC)5、以及驱动器(Dr)6。跨输入电源端子IN和接地侧输入电源端子GNDI施加输入电压(Vin)。在输出电源端子OUT和接地侧输出电源端子GNDO之间生成输出电压(Vout)。跨接地侧输入电源端子GNDI和接地侧输出电源端子GNDO施加为0V的接地电压。开关元件SW包括开关元件(HSD)2和开关元件(LSD)3。开关元件SW重复接通/断开操作以控制电源设备1的输出电压(Vout)。开关元件3在开关元件2处于断开状态时变为接通状态以确保电源设备1的输出电流路径，并且在开关元件2处于接通状态时变为断开状态。平滑电路4具有电感器L和电容器C，并且平滑从一个开关元件SW接收的电压。电源设备1是用于通过数字受控的控制信号(Vc)来控制开关元件SW的接通/断开状态，以将输入电压(Vin)转换为期望输出电压(Vout)的DC/DC转换器。在下文中，图1中示出的并且具有输入电源端子IN、接地侧输入电源端子GND1、输出电源端子OUT、接地侧输出电源端子GNDO、开关元件SW、平滑电路4和驱动器6的电路将称为电源电路DK。
电源控制电路(PSC)5具有模拟前端电路(AFE)7和数字控制器(DC)8。模拟前端电路7具有作为误差放大器的差分放大器(AMP)9、模数转换器(ADC)10和目标电压设置电路(REF)11。目标电压设置电路11是用于基于用于电源设备的输出电压(Vout)的基准电压确定目标电压(Vref)的电路。差分放大器9放大输出电压(Vout)和目标电压(Vref)之间的差值(误差)，并且输出所得电压作为差分(误差)电压(Ve)。差分放大器9的差值增益并非总是大于1并且超过0。它可以包括1或更少并且包括负增益。AD转换器10将来自差分放大器9的差分电压(Ve)转换成数字值并且输出该数字值作为误差信号(Vde)。数字控制器8基于来自AD转换器10的误差信号(Vde)生成控制控制信号(Vc)以控制开关元件SW的接通/断开操作。
驱动器6是接收从数字控制器8输出的控制信号(Vc)，并且基于控制信号(Vc)输出驱动信号以控制开关元件SW的接通/断开操作。
耦合关系和信号流总结如下。输入电源端子IN耦合至开关元件SW2。开关元件SW耦合至接地侧输入电源端子GNDI。电感器L的一个端部耦合至开关元件SW。电感器L的另一端部耦合至电容器C的一个端部。电容器C的一个端部和输出电源端子OUT彼此耦合。电容器C的另一端部耦合至接地侧输出电源端子GNDO。
电容器C的另一端部和差分放大器9的反向输入端子彼此耦合。来自电容器C的另一端部的输出电压(Vout)被供应至差分放大器9的反向输入端子。目标电压设置电路11的输出耦合至差分放大器9的正向输入端子。来自目标电压设置电路11的目标电压(Vref)被供应至差分放大器9的正向输入端子。差分放大器9的输出耦合至AD转换器10的输入端子。来自差分放大器9的差分电压(Ve)被供应至AD转换器10。AD转换器10的输出和数字控制器8的输入端子被耦合。来自AC转换器10的误差信号(Vde)被供应至数字控制器8。
数字控制器8的输出耦合至驱动器6的输入端子。来自数字控制器8的控制信号(Vc)被供应至驱动器6。驱动器6的输出耦合至开关元件SW。来自驱动器6的驱动信号被供应至开关元件SW。
由于没有运用与非专利文献1和2中相似的测量电感器电流的配置，因此可以使电源设备小型化。
接着，将描述电源控制电路5的操作。图2示出了电源控制电路的基本操作的流程。
差分放大器9放大在输出电源端子OUT和接地侧输出电源端子GNDO之间生成的输出电压(Vout)与由目标电压设置电路11生成的目标电压(Vref)之间的差值，并且输出所得的电压作为差分电压(Ve)。AD转换器10对差分电压(Ve)执行AD转换处理以生成误差信号(Vde)。更具体而言，AD转换器10在第一时序之前的第二时序处将作为差分电压(Ve)的第一差分电压转换为的数字值以生成作为误差信号(Vde)的第二误差电压(步骤S31)。在第一时序处，作为差分电压(Ve)的第二差分电压被转换为数字值以生成作为误差信号(Vde)的第一误差信号(步骤S32)。
数字控制器8基于误差信号(Vde)生成控制信号(Vc)。更具体而言，数字控制器8在比第一时序晚的第三时序处根据第一误差信号和第二误差信号生成误差信号(Vde)的预测值(Vpr)(步骤S33)。生成控制信号(Vc)使得预测值(Vpr)位于作为高电平控制阈值的第一控制阈值(Vth1)和作为比第一控制阈值(Vth1)小的低电平控制阈值的第二控制阈值(Vth2)之间(步骤S34)。第一控制阈值(Vth1)和第二控制阈值(Vth2)是数字值。
驱动器6基于控制信号(Vc)输出驱动信号。开关元件SW的切换受驱动信号控制。平滑电路4对从开关元件SW供应的电压进行平滑并且输出所得的电压作为输出电压(Vout)。
上述的电源控制电路5控制输出电压(Vout)，使得预测值(Vpr)位于第一控制阈值(Vth1)和第二控制阈值(Vth2)之间。预测值(Vpr)是在比第一时序和第二时序晚的第三时序处的值。因此，通过使用预测值(Vpr)，改进响应。此外，根据预测值(Vpr)与第一和第二控制阈值(Vth1和Vth2)之间的关系，可以迅速地控制输出电压(Vout)。更具体而言，当满足预测值(Vpr)＜第二控制阈值(Vth2)的关系时，控制信号(Vc)被设置为开关元件2接通并且开关元件3断开时的信号电平。当满足预测值(Vpr)＞第一控制阈值(Vth1)的关系时，控制信号(Vc)被设置为开关元件2断开并且开关元件3接通时的信号电平。当满足第二控制阈值(Vth2)＜预测值(Vpr)＜第一控制阈值(Vth1)的关系时，控制信号(Vc)维持当前信号电平。由于可以基于预测值(Vpr)与第一和第二控制阈值(Vth1和Vth2)之间的关系迅速地确定控制信号(Vc)的信号电平，因此响应高速。
由于这些原因，可以改进电源设备1的响应。
2.具体配置及其操作
图3是示出电源控制电路的详细配置的图。图4是示出数字控制器中滞环运算单元的详细配置的图。图5是示出电源控制电路和电源设备的操作的说明图。图6是用于说明电源控制电路和电源设备的错误操作的的图。图7是用于说明滞环控制器中滞环比较器的操作的图。图8是用于说明AD转换器的操作范围的图。将更具体地描述第一实施例的配置和操作。
如图3所示，数字控制器(DC)8具有时钟生成电路(CC)12和滞环运算单元(HAU)13。时钟生成电路12包括PLL(锁相环)振荡器14和分频器(DV)15。PLL振荡器14生成电源控制电路5的基准时钟。分频器15将由PLL振荡器14生成的基准时钟的频率进行划分以生成用于AD转换器10的采样时钟(CLK1)和用于滞环运算单元13的多个操作时钟(CLK2和CLK3)。AD转换器10通过使用采样时钟(CLK1)将来自差分放大器9的差分电压(Ve)转换为数字值，并且输出所得结果作为误差信号(Vde)。滞环运算单元13根据操作时钟(CLK2和CLK3)基于来自AD转换器10的误差信号(Vde)生成控制信号(Vc)以控制开关元件SW的接通/断开操作。
信号流总结如下。从PLL振荡器14输出基准时钟，并且将其供应至分频器15。从分频器15输出时钟(CLK1)，并且将其供应至AD转换器10。从分频器15输出时钟CLK2和CLK3，并且将其供应至滞环运算单元13。从AC转换器10输出误差信号(Vde)，并且将其供应至滞环运算单元13。从滞环运算单元13输出控制信号(Vc)并且将其供应至驱动器6。
图4的滞环运算单元13具有预测控制器(PC)16、滞环控制器(HC)17和寄存器控制单元(RCU)18。预测控制器16具有控制寄存器(第三寄存器PRTR)CR3、寄存器(保持电路)R1和预测运算单元(P-AU)19。寄存器R1基于时钟CLK3的操作存储来自AD转换器10的上一周期中的误差信号(Vde(n-1))并且逐个周期地更新该值。控制寄存器CR3将作为控制参数之一的系数(Tpr)存储为获得预测值(Vpr(n))所需的预测时段。系数(Tpr)是数字值。可以使用来自寄存器控制单元18的寄存器更新信号(V3)来更新存储在控制寄存器CR3中的作为控制参数之一的系数(Tpr)的值。预测运算单元19基于时钟CLK2的操作接收前一周期中的误差信号(Vde(n-1))和当前误差信号(Vde(n))，并且计算在预测时段(Tpr)之后的误差信号(Vde)，即，预测值(Vpr(n))。预测运算单元19通过等式1获得Vpr(n)。TS表示AD转换器10的采样率。
V pr ( n ) = ( V dc ( n ) - V de ( n - 1 ) ) T pr T s + V de ( n )            等式1
在说明书中将显示一些等式。在等式中，仅写入标号而未描述它们的项。在等式1中，Vpr(n)表示预测值(Vpr(n))，Vde(n)表示当前误差信号(Vde(n))，Vpr(n-1)表示前一周期中的误差信号(Vde(n-1))，Tpr指示预测时段(Tpr)，而Ts指示AD转换器(ADC)的采样率。
滞环控制器17具有控制寄存器(第一寄存器LVTR)CR1、控制寄存器(第二寄存器HVTR)CR2和滞环比较器H-AU20。控制寄存器CR2存储用于滞环控制的高电平控制阈值(Vth1)。控制寄存器CR1存储用于滞环控制的低电平控制阈值(Vth2)。控制阈值(Vth2)小于控制阈值(Vth1)。在控制寄存器CR1和CR2中存储的两个控制阈值(Vth1和Vth2)可以由来自寄存器控制单元18的寄存器更新信号(V1和V2)更新。
寄存器控制单元18经由通信线路I/O接收来自个人计算机等的电源设备外部的外部设备的外部指令，并且设置控制寄存器CR1、CR2和CR3的值。由于可以从电源设备的外部设置控制参数(Tpr)、高电平控制阈值(Vth1)和低电平控制阈值(Vth2)，因此可以根据输出电压供应的负载灵活地改变这些参数。
滞环比较器20基于来自预测运算单元19的预测值(Vpr(n))、来自AD转换器10的当前误差信号(Vde(n))与两个控制阈值(Vth1和Vth2)之间的比较的结果生成控制信号(Vc)。在检测到错误操作(将在后文描述)的情形中，向寄存器控制单元18输出错误操作信号(Vm)。
信号流总结如下。从AC转换器10向寄存器R1供应误差信号(Vde(n))。当从分频器15供应时钟信号CLK3时，输出前一周期的误差信号(Vde(n-1))。向预测运算单元19供应来自寄存器R1的前一周期的误差信号(Vde(n-1))，从AD转换器10供应误差信号(Vde(n))，从分频器15供应时钟CLK2，以及从控制寄存器CR1供应预测时段(Tpr)，使得输出预测值(Vpr(n))。向滞环比较器20供应来自预测运算单元(P-AU)19的预测值(Vpr(n))，从控制寄存器CR1供应第一控制阈值(Vth1)，从控制寄存器CR2供应第二控制阈值(Vth2)，从AD转换器10供应误差信号(Vde(n))，以及从分频器15供应时钟CLK2。因此，从滞环比较器20输出控制信号Vc。寄存器控制电路18输出寄存器更新信号V1至控制寄存器CR1、输出寄存器更新信号V2至寄存器CR2，并且输出寄存器更新信号V3至寄存器CR3。向寄存器控制电路18供应错误操作信号Vm。寄存器更新信号(V1、V2和V3)分别表示用于更新寄存器CR1、CR2和CR3的数据信号。
将参照图5描述电源控制电路5(电源设备1)的操作。电源控制电路5(电源设备1)在两种模式下操作：预测操作的正常模式以及错误操作模式。
在正常模式中，控制寄存器CR1、CR2和CR3的值被优化，并且因AD转换处理和控制计算而出现的延迟的影响被预测控制抑制。在下文中，将描述电源控制电路5(电源设备1)在正常模式中的操作。
来自差分放大器9的差分电压(Ve)通过AD转换器10被转换成数字误差信号(Vde)。AD转换中的延迟时间(Tad)由于AD转换处理存在于差分电压(Ve)和误差信号(Vde)之间。接着，通过使用对应于第一时序的当前误差信号(Vde(n))和对应于第二时序的前一周期中的误差信号(Vde(n-1))，预测对应于第三时序的在预测时段(Tpr)之后的误差信号(Vde)，即，预测值(Vpr(n))，参见等式1。在图5中，预测值(Vpr)被置于耦合当前误差信号(Vde(n))和前一周期中的误差信号(Vde(n-1))的线段上。在图6A和图6B中，当前误差信号(Vde(n))和前一周期中的误差信号(Vde(n-1))之间的时段对应于AD转换器10的采样率(Ts)。由于在预测运算单元19中的控制计算中的延迟时间(Tc2)在获得预测值(Vpr)时出现，因此在时间T5处输出预测值(Vpr(n))。当所获得的预测值(Vpr(n))变得小于第二控制阈值(Vth2)时，控制信号(Vc)上升(时间t6)并且变为高电平(H)。当所获得的预测值(Vpr(n))变得大于第一控制阈值(Vth1)时，控制信号(Vc)下降(时间t7)并且变为低电平(L)。由于在滞环比较器20的控制计算中出现延迟时间(Tc1)，因此在实践中控制信号(Vc)在时间t3处上升并且变为高电平(H)，并且控制信号(Vc)在时间t4处下降并且变为低电平(L)。为了显示预测操作的效果，在图6A和图6B中也显示了没有预测生成的控制信号(Vc)以与两个控制阈值(Vth1和Vth2)直接对比。在表示控制信号(Vc)的波形图中由点线示出控制信号(Vc)。控制信号(Vc)在时间t8处上升并且在时间t9处下降。通过使用预测值(Vpr)生成控制信号(Vc)，可以抑制由AD转换处理和控制计算引起的延迟的影响。
如图5所示，为了增加电源控制的精确度，AD转换处理中的采样频率(周期之间的时段，采样率(Ts))被设计为或被设置为显著高于开关元件SW的开关频率。前提是当控制信号(Vc)为H时开关元件2接通、开关元件3断开并且控制输出电压以增加。当控制信号(Vc)为L时，开关元件2断开、开关元件3接通并且控制输出电压以降低。实践中，当控制信号(Vc)为H时，可以将输出电压(Vout)控制为降低，而当控制信号(Vc)为L时，可以将输出电压(Vout)控制为增加。
另一方面，当控制寄存器CR1、CR2和CR3的值是不适当的值时，这可以是因预测控制所致的错误操作状态，并且电源控制电路5(电源设备1)进入错误操作模式。参照图6A和图6B，将描述电源控制电路5(电源设备1)的预测的错误操作的示例。
(1)第一错误操作模式
当设置过长的预测时段(Tpr)时，存在输出电压(Vout)偏离目标电压(Vref)并且稳定的情形。具体而言，如图6A所示，当电源设备1的输出电压(Vout)因负载的突然改变而突然改变时，这种情形出现。做出误差确定，使得当误差信号(Vde)超过第一控制阈值(Vth1)时并且在此之后朝目标值(0)降低，在到达目标值(0)之前，根据当前误差信号(Vde(n))和前一周期中误差信号(Vde(n-1))获得的预测值(Vpr(n))变得低于第二控制阈值(Vth2)。因此，控制信号(Vc)上升，用于增加输出电压(Vout)的控制启动，结果，输出电压(Vout)因此偏离目标电压(Vref)。在此情形中，供应至负载的电源电压大于所需值的状态不断持续，并且在一些情形中，损坏负载。该状态可以不仅在过长的预测时段(Tpr)中出现，也在两个控制阈值(Vth1和Vth2)之间的差值过小的情形中出现。在误差信号(Vde(n))超过第一控制阈值(Vth1)并且预测值(Vpr(n))变得低于第二控制阈值(Vth2)时，第一错误操作模式出现。
(2)第二错误操作模式
如在第一错误操作模式中一样，当设置过长的预测时段(Tpr)时，存在输出电压(Vout)偏离目标电压(Vref)并且稳定的情形。具体而言，如图6B所示，当电源的输出电压(Vout)因负载的突然改变而突然改变时，这种情形出现。做出误差确定，使得当误差信号(Vde)低于第二控制阈值(Vth2)时并且在此之后朝目标值(0)增加，在到达目标值(0)之前，根据当前误差信号(Vde(n))和前一周期中误差信号(Vde(n-1))获得的预测值(Vpr(n))超过第一控制阈值(Vth1)。因此，控制信号(Vc)上升，用于降低输出电压(Vout)的控制启动，结果，输出电压(Vout)因此偏离目标电压(Vref)。在此情形中，供应至负载的电源电压小于所需值的状态不断持续，并且在一些情形中，负载变得不能工作。该状态可以不仅在过长的预测时段(Tpr)中出现，也在两个控制阈值(Vth1和Vth2)之间的差值过小的情形中出现。在误差信号(Vde(n))低于第二控制阈值(Vth2)并且预测值(Vpr(n))超过第一控制阈值(Vth1)时，第二错误操作模式出现。
如上所述，当控制寄存器CR1、CR2和CR3的值未被优化并且预测时段(Tpr)过长或者控制阈值(Vth1和Vth2)之间的差值过小时，导致第一或第二错误操作模式。因此，用于防止预测错误操作的措施是必要的。导致两种错误操作的可能性由本发明的发明人首次发现。
接着，将描述滞环比较器20的操作，其中考虑针对预测的错误操作的措施。如图7所示，根据来自预测运算单元19的Vpr(n)、来自AD转换器10的Vde(n)与两个控制阈值(Vth1和Vth2)之间的比较的结果，生成控制信号(Vc)。
(A)正常模式
在下面的三个状态中，电源控制电路5(电源设备1)处于正常模式。
当预测值(Vpr(n))大于第一控制阈值(Vth1)并且误差信号(Vde(n))大于第二控制阈值(Vth2)时，控制信号(Vc)下降为L。
当预测值(Vpr(n))小于第二控制阈值(Vth2)并且误差信号(Vde(n))小于第一控制阈值(Vth1)时，控制信号(Vc)上升为H。
在第二控制阈值(Vth2)＜预测值(Vpr(n))＜第一控制阈值(Vth1)的情形下，控制信号(Vc)维持先前时间的状态。
(B)错误操作模式
在下面的两个状态中，电源控制电路5(电源设备1)处于错误操作模式。在错误操作模式中，滞环比较器20向寄存器控制单元18输出错误操作信号(Vm)。错误操作信号(Vm)经由通信线路I/O从寄存器控制单元18向个人计算机等的电源设备外部上的外部设备输出。因此，寄存器控制单元18经由通信线路I/O从个人计算机等的电源设备外部上的外部设备接收控制寄存器CR1、CR2和CR3的更新值，并且更新控制寄存器CR1、CR2和CR3的值的至少任一个。
当预测值(Vpr(n))小于第二控制阈值(Vth2)并且误差信号(Vde(n))大于第一控制阈值(Vth1)时，控制信号(Vc)下降至L。这是第一错误操作模式。
当预测值(Vpr(n))大于第一控制阈值(Vth1)并且误差信号(Vde(n))小于第二控制阈值(Vth2)时，控制信号(Vc)上升至H。这是第二错误操作模式。
如上所述，通过将预测值(Vpr(n))和两个控制阈值(Vth1和Vth2)进行比较，不仅确定控制信号(Vc)的状态，而且也将误差信号(Vde(n))的状态添加为确定控制信号(Vc)的状态的条件。因此，即使电源控制电路5(电源设备1)进入错误操作模式，它也能通过控制信号(Vc)返回正常模式。因此，可以增加电源控制电路5(电源设备1)的响应。由于电路能够从错误操作模式迅速返回正常模式，因此可以避免从电源设备1的电源电压所供应的负载的损坏或不能操作状态。此外，输出在第一和第二错误操作模式之间变化的适当的控制信号(Vc)，使得可以将输出电压(Vout)迅速地设置在两个控制阈值(Vth1和Vth2)之间。
如图8所示，根据可以在其中设置控制阈值范围(Vth1至Vth2)的范围限制AD转换器10必须执行AD转换处理的电压范围(全尺度)。例如，通过当前误差信号(Vde(n))和前一周期中的误差信号(Vde(n-1))获得用于确定控制信号(Vc)的上升沿的预测值(Vpr(n))，并且由“k”个周期之后的误差信号(Vde(n+k))和k-1个周期之后的误差信号(Vde(n+k-1))(其中k是自然数)获得用于确定控制信号(Vc)的下降沿的预测值(Vpr(n+k))。因此，如果AD转换器10精确地表达误差信号(Vde(n))、前一周期中的误差信号(Vde(n-1))、k个周期之后的误差信号(Vde(n+k))和(k-1)个周期之后的误差信号(Vde(n+k-1))的值，则可以生成精确的控制信号(Vc)。因此，AD转换器10的全尺度是从前一周期中的(Vde(n-1))至(k-1)个周期之后的误差信号(Vde(n+k-1))。由于前一周期中的(Vde(n-1))和(k-1)个周期之后的误差信号(Vde(n+k-1))接近控制阈值，因此AD转换器10的全尺度可以由可以在其中设置两个控制阈值(Vth1和Vth2)的范围限制。具体而言，如图9所示，在两个控制阈值(Vth1和Vth2)之间的差值被设置为变得最大的状态中，由于变化、噪声等，用于给定容限的预定值(+ΔV和-ΔV)被分别添加至两个控制阈值(Vth1和Vth2)。因此，全尺度变为从Vth1+ΔV至Vth2-ΔV。在图8中，这被描述为“ADC的全尺度”。因此，AD转换器10的有效精度(位的数目)可以被降低。
通过降低AD转换器10的功耗，可以降低整个电源控制电路5(电源设备1)的功耗。图8示出了两个控制阈值(Vth1和Vth2)之间的差值被设置为变得最大的状态。
3.半导体集成电路器件
在下文中，将描述通过将电源设备1的一部分集成为半导体集成电路器件而获得的电源IC(集成电路)的示例。图9和图10是示出电源设备的一些部件的配置示例的图。
(1)第一示例
图9中所示的电源设备1具有半导体集成电路器件IC1、半导体集成电路器件IC2和平滑电路4。通过在单个半导体衬底上形成数字控制器8和模拟前端电路7来获得第一半导体集成电路器件IC1。通过在一个封装中封装开关元件2和3以及驱动器6来获得第二半导体集成电路器件IC2。驱动器6以及开关元件2和3中的每个在一个半导体衬底上形成。平滑电路4的电感器L和电容器C被构造为单个部件。
(2)第二示例
图10中所示的电源设备1A具有半导体集成电路器件IC3和平滑电路4。通过在一个封装中形成半导体集成电路器件(芯片)21和22获得半导体集成电路器件IC3。在半导体集成电路器件(芯片)21中，在单个半导体衬底上形成开关元件(HSD和LSD)SW和驱动器(Dr)6。通过在单个半导体衬底上形成模拟前端电路(AFE)7和数字控制器(DC)8来获得半导体集成电路器件(芯片)22。电感器L和电容器C用作作为电源IC的半导体集成电路器件IC3的外部部件。由于平滑电路4中除电感器L和电容器C之外的部件可以形成为IC，因此显然可以显著地减外部部件的数目。此外，近年来，诸如蜂窝电话之类的小型设备具有更多的功能和更小的尺寸。因此，对于电源IC的更高的集成以及小型化要求日益增加。通过使用半导体集成电路器件IC3，数字控制电源的应用范围可以扩展至上述的小型设备。
需要的开关元件基于所使用的电源设备而变化。例如，用于光伏功率生成的功率调节器的开关元件要求具有高的耐压性。当通过在一个芯片上提供驱动器6和数字控制器8来形成开关元件SW时，在研发用于不同用途的电源的情形中，电源IC需要重新设计，并且需要研发成本和时间。另一方面，可以通过如后文所述的第五实施例的软件控制数字控制器8。为了使数字控制器8适配于各种控制方法，配置数字控制器8，以便将其划分为如上所述的两个芯片(半导体衬底)。由于考虑到开关元件SW的热耗散的问题，因此将芯片并排存储在一个封装中。在可以忽略热耗散问题的情形中，通过堆叠两个芯片，还可以实现进一步的小型化。
(3)第三示例
存在还要求模拟前端电路7具有高耐压性的情形。在此情形中，在单个半导体衬底上提供开关元件SW、驱动器6和模拟前端电路7并且在另一半导体衬底上提供数字控制器8是足够的。
(4)第四示例
在不要求开关元件SW的结构改变过多的情形中，例如，在一般电源IC的情形中，当如上所述地形成两个芯片时，制造成本高并且装配面积大。因此，可以在单个半导体衬底上形成开关元件SW、驱动器6、模拟前端电路7和数字控制器8。
(5)第五示例
虽未示出，但是还有在相同封装上与诸如CPU(中央处理单元)、SDRAM(同步动态随机存取存储器)等负载一起形成的电源IC的实施例。在该配置情形下，电源设备和负载之间的布线距离可以极短，使得当在负载中出现突然的改变时输出电压中的波动可以显著减少。具有实现高响应的效果。
(6)第六示例
虽未示出，但是还有在相同封装或相同芯片上与诸如CPU、SDRAM等负载一起形成的电源设备的实施例。类似地，存在当在负载中出现突然改变时实现高响应的效果。
(7)第七示例
在半导体集成电路器件中，在单个半导体衬底上形成数字控制器8中的至少一些部件。
4.开关元件
图11是示出电源电路中的开关元件的具体示例的图。
输入电源端子IN耦合至开关元件2的漏极。开关元件2的源极耦合至开关元件3的漏极。开关元件3的源极耦合至接地侧输入电源端子GNDI。电感器L的一个端部耦合至开关元件2的源极和开关元件3的漏极。来自数字控制器8的控制信号(Vc)被供应至驱动器6。驱动器6的输出与开关元件2和3的栅极耦合。来自驱动器6的驱动信号被供应至开关元件2和3的栅极。
虽然在图11中示出两个开关元件SW都为NMOS晶体管，但是本发明不限于该配置。开关元件2可以是PMOS晶体管。开关元件SW的两个晶体管中的至少一个可以是双极晶体管。此外，两个开关元件并非总是需要。它们之一可以是开关元件而另一个可以是二极管元件。
对于电源设备的开关元件SW而言，经常使用功率MOSFET(金属氧化物半导体场效应晶体管)。基于电源的用途，可以使用诸如IGBT(绝缘栅极双极晶体管)、GaN器件或SiC(碳化硅)器件之类的另一功率开关元件。
比较性技术示例
图12和图13是示出作为比较性技术示例的电源控制电路(电源设备)的配置和操作的图。本发明的发明人在根据第一实施例的电源控制电路(电源设备)的配置和操作的本发明之前最初考虑比较性技术示例。图12是比较性技术示例的电源控制电路5B(电源设备1B)的配置图。与图1和图3中具有相同标号的部件被基本指定具有相同的功能。
图13示出了如比较性技术示例的电源控制电路5B(电源设备1B)的操作。来自差分放大器9的差分电压(Ve)通过AD转换器10被转换成数字误差信号(Vde)。AD转换的延迟时间(Tad)存在于差分电压(Ve)和误差信号(Vde)之间。此外，滞环运算单元(HAU)13B将误差信号(Vde)与两个控制阈值(Vth1和Vth2)进行比较以生成控制信号(Vc)。具体而言，当误差信号(Vde)变得大于高电平控制阈值(Vth1)时，控制信号(Vc)在时间t2处上升以关断开关元件2。当误差信号(Vde)变得小于低电平控制阈值(Vth2)时，控制信号(Vc)在时间t1处上升以接通开关元件2。通过这样的控制，电源设备1B的输出电压(Vout)维持恒定。在此情形中，由滞环运算单元13B中的控制计算引起的延迟时间(Tc1)存在。
为了将比较性技术示例的数字滞环控制方法与模拟滞环控制方法进行比较，模拟滞环控制方法的控制信号(Vc)也在表达控制信号(Vc)的波形图由点线示出。在模拟滞环控制方法中，由于差分电压(Ve)直接与两个控制阈值(Vth1和Vth2)进行比较，因此控制信号(Vc)的上升时序和下降时序分别变为时间t1和时间t2。
由于控制信号(Vc)的上升和下降(即，开关元件SW的接通/断开操作的时序)直接给输出电压的波动施加影响，因此电源设备1B的输出电压波动(具体而言当在负载中出现突然的改变时的电压波动)变得大于在模拟控制电源设备中的输出电压波动。当使用高速AD转换器和高速数字控制器时，可以缩短延迟时间(Tad和Tc1)，并且更为精确地生成控制信号(Vc)。然而，功耗增加。因此，使用图11的滞环控制方法的电源设备1B具有减少功耗的问题。
如根据上面的描述所理解的那样，图4中的滞环运算单元13具有与图12中的滞环运算单元13B不同的功能，并且因此单元13和13B的配置也彼此不同。
上述比较性技术总结如下。使用滞环控制方法的模拟控制电源设备具有非常高响应的优势但是在小型化方面受到限制。具体而言，在电源系统需要多个电源电压的情形中，难于减少部件并且使电源设备小型化。为了实现电源设备的小型化，已参考图12和图13描述了通过数字化电源设备并且在数字控制器中提供控制电路的一部分获得的滞环控制方法的电源设备1B。然而，如上所述，由AD转换器和数字控制器执行数字过程引起大的延迟，电源设备1B的响应降低，并且电源设备1B的输出电压中的波动变大。通过使用高速数字控制器和高速AD转换器，可以解决问题。然而，电源设备1B本身的功耗增加。因此，电源设备1B变得无法应用至诸如蜂窝电话、或笔记本大小的个人计算机之类的小型设备，并且应用范围受限。
在第一实施例的电源控制电路中，控制输出电压使得预测值(Vpr)位于第一控制阈值(Vth1)和第二控制阈值(Vth2)之间。在晚于第一时序和第二时序的第三时序处获得预测值(Vpr)。因此，通过使用预测值(Vpr)改进响应。此外，由于通过预测值(Vpr)和第一和第二控制阈值(Vth1和Vth2)之间的比较关系迅速确定控制信号(Vc)并且可以以此模式(滞环控制方法)控制输出电压，响应为高。因此，可以实现对输出电压所供应到的负载的电压中的波动的高响应。此外，预测值(Vpr)和第一和第二控制阈值(Vth1和Vth2)是数字值，并且电源控制电路执行数字控制。因此，电源控制电路本身和电源设备本身的功耗变得更低，并且可以使电源控制电路和电源设备小型化。
第二实施例
第一实施例中的预测控制器16通过使用前一周期中的误差信号(Vde(n-1))和当前误差信号(Vde(n))获得预测值(Vpr(n))以简化控制计算。然而，如第一实施例中那样，使用两个点执行的预测的精度(基于预测值(Vpr(n))存在于两个误差信号(Vde)的线段上而执行的计算被称为线性预测)低。具体而言，当输出电压(Vout)因负载中的突然改变而突然改变时，大的预测误差出现，使得电源设备的响应恶化。因此，在根据第二实施例的预测控制器16C中，为了改进预测的精度，使用二次曲线执行预测控制。
该实施例的电源设备类似于第一实施例的电源设备1，除了第一实施例的电源设备1的预测控制器16和分频器15之外。因此，未示出与第一实施例相同的部件，并且不重复对其的描述。由于预测的错误操作的确定以及针对错误操作的测量与第一实施例相似，因此不再重复描述。分频器15C基本与第一实施例中相同，除了输出时钟(CLK4)之外。
图14是根据第二实施例的预测控制器的框图。电源控制电路中的预测控制器16C具有控制寄存器CR3、寄存器(保持电路)R1、寄存器(保持电路)R2以及预测比较器19C。寄存器R1基于时钟(CLK3)的操作存储来自AD转换器10的前一周期中的误差信号(Vde(n-1))并且逐周期地更新值。寄存器R2基于时钟(CLK4)的操作存储来自AD转换器10的两个周期之前的误差信号(Vde(n-2))并且逐周期地更新值。控制寄存器CR3存储获得预测值(Vpr(n))所需的系数(Tpr)作为预测时段。存储在控制寄存器CR3中的系数(Tpr)的值可以使用来自寄存器控制单元18的寄存器更新信号(V3)而更新。预测运算单元19C基于时钟(CLK2)的操作根据前一周期中的误差信号(Vde(n-1))、前两个周期的误差信号(Vde(n-2))以及当前误差信号(Vde(n))计算预测时段(Tpr)之后的误差，即，预测值(Vpr(n))。预测运算单元19C通过等式2获得Vpr(n)。TS表示AD转换器10的采样率。
Vpr(n)＝ATpr 2+BTpr+C
A = V de ( n ) - 2 V de ( n - 1 ) + V de ( n - 2 ) 2 T s 2
B = 3 V de ( n ) - 4 V de ( n - 1 ) + V de ( n - 2 ) 2 T s
C＝Vde(n)              等式2
在等式2中，Vpr(n)表示预测值(Vpr(n))，Vde(n)表示当前误差信号(Vde(n))，Vpr(n-1)表示前一周期中的误差信号(Vde(n-1))，Vde(n-2)表示前两个周期的误差信号(Vde(n-2))，Tpr指示预测时段(Tpr)，而Ts指示AD转换器(ADC)的采样率。
信号流总结如下。当从AC转换器10向寄存器R1供应误差信号(Vde(n))并且从分频器15C供应时钟信号(CLK3)时，输出前一周期中的误差信号(Vde(n-1)))。当从寄存器R1向寄存器R2供应前一周期的误差信号(Vde(n-1))并且从分频器15C供应时钟(CLK4)时，输出前两个周期的误差信号(Vde(n-2))。向预测运算单元19C供应来自寄存器R1的前一周期中的误差信号(Vde(n-1))、来自寄存R2的前两个周期的误差信号(Vde(n-2))、以及来自AD转换器10的误差信号(Vde(n))。此外，向预测运算单元19C供应来自分频器15C的时钟(CLK2)以及来自控制寄存器CR3的预测时段(Tpr)。因此，输出预测值(Vpr(n))。
图15示出了在第二实施例中的预测控制的操作原理。通过使用当前误差信号Vde(n)、前一周期中的误差信号(Vde(n-1))以及前两个周期的误差信号(Vde(n-2))以预测在预测时段(Tpr)之后的误差信号(即，根据等式2的预测值(Vpr(n))来绘制二次曲线。使用所得的预测值(Vpr(n))，根据与两个控制阈值(Vth1和Vth2)的比较结果生成控制信号(Vc)。以此方式获得的预测值(Vpr(n))早于当前误差电压(Vde(n))位于两个控制阈值(Vth1和Vth2)的范围之外，使得可以使得由AD转换和控制计算引起的延迟不可见。因此，可以增加电源控制电路(电源设备)的响应。
更具体而言，如图15所示，在输出电压(Vout)因负载中的突然改变而突然改变的情形中，即，在误差电压突然改变的情形中，使用这类二次曲线根据预测获得的预测值(Vpr(n))比使用两个点的线性预测得到的预测值(Vpr(n)’)更快地超出第一控制阈值(Vth1)。因此，该实施例的电源控制电路(电源设备)的响应显然高于第一实施例的响应。
此外，由于预测控制器16C在第二实施例中使用二次曲线执行控制计算，因此也可以执行使用三次曲线、四次曲线等的控制计算。
第三实施例
在第一和第二实施例中的预测控制器中，为了获得高响应，使用两个点的线性预测和使用二次曲线的预测被应用至电源设备的控制。然而，实际的电源设备受到来自外围电路的各种噪声(EMI噪声、谐波噪声等)的影响。当通过使用这类噪声信号获得的预测值(Vpr)被用于生成控制信号(Vc)时，存在电源设备的输出振荡或变得不稳定的可能性。因此，在第三实施例的预测控制器中，为了改进电源的耐噪性，集成多个误差信号并且将其平均，然后执行预测控制。
该实施例的电源设备与第一实施例的电源设备1相似，处理第一实施例的电源设备1中的预测控制器16和分频器15。因此，与第一实施例相同的部件未示出，并且不再重复对其的描述。由于预测的错误操作的确定和针对该错误操作的测量与第一实施例类似，因此不再重复描述。分频器15D与第一实施例的分频器基本相同，除了其输出时钟(CLK3至CLKx)。
图16是根据第三实施例的预测控制器根据的配置图。电源控制电路中的预测控制器16D包括控制寄存器CR3、寄存器R1至Rc以及预测运算单元19D。在此情形中，“c”表示自然数。寄存器R1至Rc基于时钟(CLK3至CLKx)的操作存储来自AD转换器10的前一周期中的误差信号(Vde(n-1))至前“c”个周期的误差信号(Vde(n-c))并且逐周期地更新该值。这类寄存器(保持电路)的数目由待平均的必要误差信号(Vde)的数目(平均数目)确定。例如，在两点平均的情形中，需要至少两个寄存器R1和R2来存储误差信号(Vde)。控制寄存器R3存储用于获得预测值(Vpr(n))所需的系数(Tpr)作为预测时段。存储在控制寄存器CR3中的系数(Tpr)的值可以使用来自寄存器控制单元18的寄存器更新信号(V3)更新。预测运算单元19D基于时钟(CLK2)的操作对多个误差信号(Vde)取平均，并且根据当前平均误差信号(Vde(n)’)、以及通过平均获得的前一周期中的平均误差信号(Vde(n-1)’)计算预测时段(Tpr)之后的误差信号(Vde)，即，预测值(Vpr(n))。预测运算单元19D通过等式3获得Vpr(n)。TS表示AD转换器10的采样率并且“c”表示待平均的误差信号(Vde)的数目(平均数目)。在“c”变为1的情形中，操作与第一实施例的操作类似。
V pr ( n ) = T pr T s c Σ i = n - 1 n - c ( V de ( i + 1 ) - V de ( i ) ) + 1 c Σ i = n - 1 n - c V de ( i + 1 )
= T pr T s ( V de ( n ) ′ - V de ( n - 1 ) ′ ) + V de ( n ) ′
                                  等式3
在等式3中，Vpr(n)表示预测值(Vpr(n))，Vde(n)’表示当前平均误差信号(Vde(n)’)，Vpr(n-1)’表示前一周期中的平均误差信号(Vde(n-1)’)，Tpr指示预测时段(Tpr)，Ts指示AD转换器(ADC)的采样率，而“c”表示待平均的误差信号(Vde)的数目。
信号流总结如下。当误差信号(Vde(n-1)至Vde(n-c))被供应至寄存器R1至Rc并且从分频器15D供应时钟(CLK3至CLKx)时，输出前一周期至前“c”个周期的中的误差信号(Vde(n-1)至Vde(n-c))。向预测运算单元19D供应来自寄存器R1至Rc的误差信号(Vde(n-1)至Vde(n-c))、来自AD转换器10的误差信号(Vde(n))。此外，向预测运算单元19D供应来自分频器15D的时钟(CLK2)以及来自控制寄存器CR3的预测时段(Tpr)，输出预测值(Vpr(n))。
图17示出了该实施例中的操作原理。为了附图简洁起见，将两点平均作为示例描述。
通过使用当前误差信号(Vde(n))和前一周期中误差信号(Vde(n-1))执行平均以获得当前平均误差信号(Vde(n)’)。此外，通过使用前一周期中误差信号(Vde(n-1))和前两个周期的误差信号(Vde(n-2))执行平均以获得前一周期的平均误差信号(Vde(n-1)’)。使用前一周期的平均误差信号(Vde(n-1)’)和当前平均误差信号(Vde(n)’)，预测预测时段(Tpr)之后的误差信号，即预测值(Vpr(n))。在图17中，将预测值(Vpr)置于耦合当前平均误差信号(Vde(n))和前一周期的平均误差信号(Vde(n-1))之间的线段上。根据所获得的预测值(Vpr(n))与两个控制阈值(Vth1和Vth2)的比较结果，生成控制信号(Vc)。由于以此方式获得的预测值(Vpr(n))比当前误差电压(Vde(n))更快地超过第二控制阈值(Vth2)，因此由AD转换和控制计算引起的延迟可以不可见。因此，可以增加电源控制电路(电源设备)的响应。
在该实施例中，待平均的误差信号(Vde)的数目“c”越大，则噪声影响可以降低的越多，但是电源设备的响应因集成效果恶化。因此，通过优化“c”，可以实现电源设备的耐噪性和高响应。可以为数字控制器提供从电源设备的外部设置“c”的值的平均数目设置寄存器(第四寄存器ANSR)。
此外，在前述第三实施例中，预测控制器16D通过平均两点获得的线性控制执行控制计算。通过应用使用二次曲线或三次曲线的控制计算而非前述的控制计算，可以实现本发明。
第四实施例
在第一、第二和第三实施例中使用的高速控制方法中，执行使用误差信号(Vde)确定控制信号(Vc)的上升和下降时序的滞环控制。在此情形中，当使用低速AD转换器和低速数字控制器时，误差信号(Vde)的量化噪声的不利影响大。当通过使用具有这类量化噪声的误差信号(Vde)获得的预测值(Vpr)被用于生成控制信号(Vc)时，存在来自电源设备的输出电压(Vout)振荡或变得不稳定的可能性。因此，在第四实施例中，即使AD转换器和数字控制器执行低速操作，也可以实现高响应。
图18是根据第四实施例的电源设备的配置图。电源设备1E与根据第一实施例的电源设备1相似，除了第一实施例的电源设备1的数字控制器8。以与第一实施例的第一示例相似的方式，在单个半导体衬底上形成电源控制电路5E并且将其构造成半导体集成电路器件IC1E。也可以运用第一实施例的第二至第六示例。因此，将不重复描述与第一实施例相同的部件。
数字控制器8E具有时钟生成电路12、滞环运算单元13E、PID运算单元(PID-AD)23、PWM信号生成单元(DPWM单元)24、低电平单元(LU)25、高电平单元(HU)26以及选择器(SL)27。时钟生成电路12与第一实施例中相同，使得不再重复对其的描述。
PID运算单元(PID控制电路)23计算占空比并且输出计算结果给PWM信号生成单元24。对于占空比的计算而言，使用PID(比例、积分和微分)纠正控制方法，其通过比例控制(P)、积分控制(I)和差分控制(D)这三个要素进行。PID运算单元23执行控制使得来自AD转换器10的误差信号(Vde)接近0。PWM信号生成单元24基于PID运算单元23的运算操作结果生成PWM信号(VPWM)。具体而言，PWM信号生成单元24将来自PID运算单元23的输出与三角波进行比较并且根据比较结果输出高电平或低电平作为PWM信号(VPWM)。由PWM信号生成单元24生成的PWM信号(VPWM)是PWM(脉冲宽度调制)信号，其控制脉冲宽度。
滞环运算单元13E通过来自AD转换器10的误差信号(Vde)获得预测值(Vpr)并且输出所获得的预测值(Vpr)与两个控制阈值(Vth1和Vth2)的比较结果作为选择器信号(Vs1和Vs2)。低电平电路(低电平信号生成电路)25生成低电平信号作为占空比0％的信号。高电平电路(高电平信号生成电路)26生成高电平信号作为占空比100％的信号。选择器27基于第一和第二选择器信号(Vs1)和(Vs2)的状态选择低电平电路25的输出、高电平电路26的输出或滞环运算单元13E的输出，并且输出所选择的输出作为控制信号(Vc)以控制开关元件SW的接通/断开操作。
耦合关系和信号流总结如下。误差信号(Vde)从AD转换器10输出并且被供应至滞环计算单元13E和PID运算单元23。滞环运算单元13E输出选择器信号(Vs1和Vs2)至选择器27。来自PID运算单元23的占空比的计算结果被输出至PWM信号生成单元24。从PWM信号生成单元24输出PWM信号(VPWM)。低电平电路25输出低电平信号。高电平电路26输出高电平信号。选择器27接收PWM信号(VPWM)、低电平信号和高电平信号并且输出控制信号(Vc)至电源电路DK。
图19是根据第四实施例的滞环运算单元的配置图。滞环运算单元13E具有预测控制器16、滞环控制器17E和寄存器控制单元18。由于滞环运算单元13E中的预测控制器16和寄存器控制单元18与第一实施例中的相似，因此省略对它们的描述。
滞环控制器17E具有控制寄存器CR1和CR2以及滞环比较器20E。由于滞环控制器17E中的控制寄存器CR1和CR第一实施例中的相似，因此省略对它们的描述。
关于滞环计算单元13E的信号的输入/输出关系，在第一实施例中，滞环比较器20输出控制信号(Vc)。在第四实施例中，滞环比较器20E输出选择器信号(Vs1和Vs2)。关于其它方面，第四实施例与第一实施例相似。
在图20中示出滞环比较器20E的操作原理。选择器信号(Vs1和Vs2)的状态根据由预测控制器16生成的预测值(Vpr(n))和误差信号(Vde(n))与两个控制阈值(Vth1和Vth2)的比较结果确定。
第四实施例的电源控制电路5E(电源设备1E)也具有如第一实施例中描述的那样的错误模式，并且存在出现第一和第二错误操作模式的可能性。
(A)正常模式
在下面的状态中，电源控制电路5E(电源设备1E)处于正常模式。
当预测值(Vpr(n))大于第一控制阈值(Vth1)并且误差信号(Vde(n))大于第二控制阈值(Vth2)时，第一和第二选择器信号(Vs1和Vs2)均变为L(低电平信号)，使得选择器27选择低电平电路25的输出。因此，选择器27的输出变为L(对应于占空比为0％的PWM脉冲信号)。
当预测值(Vpr(n))小于第二控制阈值(Vth2)并且误差信号(Vde(n))小于第一控制阈值(Vth1)时，第一和第二选择器信号(Vs1和Vs2)均变为H(高电平信号)，使得选择器27选择高电平电路26的输出。因此，选择器27的输出变为H(对应于占空比为100％的PWM脉冲信号)。
在第二控制阈值(Vth2)＜预测值(Vpr(n))＜第一控制阈值(Vth1)的情形下，第一选择器信号(Vs1)变为H而第二选择器信号(Vs2)变为L，使得将选择器27的输出选择为来自PWM信号生成单元24的PWM信号(VPWM)。
(B)错误操作模式
在下面的两个状态中，电源控制电路5E(电源设备1E)处于错误操作模式。在错误操作模式中，滞环比较器20E输出错误操作信号(Vm)至寄存器控制单元18。从寄存器控制单元18经由通信线路I/O向个人计算机等的电源设备的外部的外部设备传输错误操作信号(Vm)。因此，寄存器控制单元18经由通信线路I/O从个人计算机等的电源设备的外部的外部设备接收控制寄存器CR1、CR2和CR3的更新值，并且更新控制寄存器CR1、CR2和CR3的值的至少任一个。
当预测值(Vpr(n))小于第二控制阈值(Vth2)并且误差信号(Vde(n))大于第一控制阈值(Vth1)时，第一和第二选择器信号(Vs1和Vs2)这两者变为L，使得选择器27的输出选择为L(对应于占空比为0％的PWM脉冲信号)。这是第一错误操作模式。
当预测值(Vpr(n))大于第一控制阈值(Vth1)并且误差信号(Vde(n))小于第二控制阈值(Vth2)时，第一和第二选择器信号(Vs1和Vs2)这两者变为H，使得选择器27的输出选择为H(对应于占空比为100％的PWM脉冲信号)。这是第二错误操作模式。
与第一实施例的电源控制电路5(电源设备1)一样，并且也在该实施例的电源控制电路5E(电源设备1E)中，通过将预测值(Vpr(n))与两个控制阈值(Vth1和Vth2)进行比较，不仅确定控制信号(Vc)的状态，还将误差信号(Vde(n))的状态添加为确定控制信号(Vc)的状态的条件。因此，即使当电源控制电路5E(电源设备1E)进入错误操作模式时，它也可以通过控制信号(Vc)返回正常模式。因此，可以增加电源控制电路5E(电源设备1E)的响应。由于电路可以从错误操作模式迅速地返回正常模式，因此可以避免来自电源设备1E的电源电压所供应至的负载的损坏或不能操作状态。此外，输出在第一和第二错误操作模式之间变化的适当的控制信号(Vc)，使得可以在两个控制阈值(Vth1和Vth2)之间迅速地设置输出电压(Vout)。
接着，将描述根据该实施例的电源设备1E的操作原理。
当负载稳时，输出电压(Vout)是恒定的并且误差电压(Vde)很少波动，使得来自滞环比较器20E的第一选择器信号(Vs1)的状态和第二选择器信号(Vs2)的状态分别为H和L，并且选择器27的输出是来自PWM信号生成单元24的PWM信号(VPWM)。
在正常模式中负载突然减小的情形中，输出电压(Vout)突然上升，使得误差电压(Vde)突然增加。当根据误差电压(Vde)获得的预测值(Vpr)变得大于第一控制阈值(Vth1)时，来自滞环比较器20E的第一和第二选择器信号(Vs1和Vs2)这两者变为L，并且选择器27对应于占空比为0％的L信号并且将其输出给电源电路DK中的驱动器6。相应地，导通电源电路DK中的第二开关元件3，开关元件2进入断开状态，并且可以迅速地抑制输出电压(Vout)中的波动。
另一方面，在正常模式中负载突然增加的情形中，输出电压(Vout)突然下降，使得误差电压(Vde)突然减少。当根据误差电压(Vde)获得的预测值(Vpr)变得小于第二控制阈值(Vth2)时，来自滞环比较器20E的第一和第二选择器信号(Vs1和Vs2)这两者变为H，并且选择器27对应于占空比为100％的H信号并且将其输出给电源电路DK中的驱动器6。相应地，电源电路DK中的开关元件2导通，开关元件3进入断开状态，并且可以迅速地抑制输出电压(Vout)中的波动。
在对应于占空比为0％的L信号和对应于占空比为100％的H信号上的调整等于PWM信号(VPWM)的占空比的强制调整。因此，当通过预测控制方法和PWM控制方法的组合来控制电源时，通过在负载突然改变时由预测控制来强制调整PWM信号(VPWM)的占空比，可以增加电源设备1E的响应。
仅在负载突然改变(即，输出电压(Vout)突然改变)时，执行预测控制方法。因此，不存在如在第一、第二和第三实施例中那样电源设备1E的输出电压(Vout)因使用预测值(Vpr)(该预测值(Vpr)使用包括量化噪声的误差信号)的控制而振荡的可能性，使得可以使用低速AD转换器和低速数字控制器。因此，电源控制电路5E和整个电源设备1E中的功耗可以降低。
在该实施例的电源设备1E中，可以使用低速AD转换器和低速数字控制器。取而代之地，为了改进电源设备1E的响应，可以使用低速AD转换器和高速数字控制器。
此外，在前述第四实施例中，预测控制器16可以应用将信号逼近至直线的方法、将信号逼近诸如二次曲线或更高阶之类的多维曲线的方法、将多个误差信号(Vde)积分并且对其取平均的方法以及在此之后执行预测控制的控制计算，与第一、第二和第三实施例一样。
第五实施例
在第一至第四实施例中，由硬件执行预测值(Vpr)的生成和滞环控制。在第一至第四实施例中，一旦用于执行用于生成预测值(Vpr)和滞环控制计算的运算操作的电路由硬件生成，就变得难于在后期做出改变并且变得不易于更新运算操作。这趋向于引起研发成本增加和研发延期。因此，第五实施例针对能够灵活改变预测值(Vpr)的生成和滞环控制计算的运算操作的实现，使得可以减少研发成本和研发延期。
图21是根据第五实施例的电源设备的配置图。图22是外部接口电路的框图。电源设备1F与第一实施例的电源设备1类似，除了第一实施例的电源设备1的数字控制器8。以与第一实施例的第一示例相似的方式，在单个半导体衬底上形成电源控制电路5F并且将其构造为半导体集成电路器件IC1F。电源控制电路5F可以具有第一实施例的第二至第六示例的配置中的任一个。将不重复与第一实施例相同的部件的描述。时钟生成电路12F的分频器15F与第一实施例基本相似，除了输出的时钟是时钟(CLK10)，而非时钟(CLK2和CLK3)。
虽然在第一至第四实施例的电源控制电路的任一中的数字控制器中使用滞环比较器，但是在第五实施例中，使用处理器(PCS)28和外部接口EIF取代滞环比较器。电源控制电路5F中的处理器28具有处理器核(核)29、随机存取存储器(RAM)30、非易失性存储器(ROM)31、中断控制器(ICU)32和总线BUS。非易失性存储器31优选地为电可擦除和可编程存储器，诸如闪存。
处理器核29由CPU核或DSP核形成。在非易失性存储器31中，存储在处理器核29中使用的程序。随机存取存储器30用作临时存储各种数据的区域和处理器核29的工作区域。中断控制器32输出中断信号至处理器核29。向总线BUS供应在处理器核29、随机存取存储器30、非易失性存储器31和中断控制器32之间流动的各种控制信号和数据信号。
由于处理器28具有第一至第四实施例中任一中的滞环运算单元的功能，因此误差信号(Vde)被供应至处理器28，并且处理器28基于误差信号(Vde)输出控制信号(Vc)。在该实施例的电源控制电路5F(电源设备1F)具有第四实施例的电源控制电路5E(电源设备1E)的功能的情形中，处理器28不仅具有滞环运算单元13E的功能还具有PID运算单元23、PWM信号生成单元24、低电平电路25、高电平电路26和选择器27的功能。处理器28与时钟(CLK10)同步地操作。
该实施例的电源控制电路5F(电源设备1F)可以通过适当地改变存储在非易失性存储器31中的用于具有功能的程序而具有第一至第四实施例中任一的电源设备的功能。显然，电源控制电路5F可以通过适当地改变存储在非易失性存储器31中的程序而具有第一至第四实施例中两个或更多的功能。
如图22所示，外部接口电路EIF具有寄存器控制单元18F和控制寄存器组RES。控制寄存器组RES具有控制寄存器CR1、CR2和CR3。控制寄存器CR1、CR2和CR3是可以经由通信线路I/O从电源设备1F的外部重新写入的寄存器。
图23示出了第五实施例的电源控制电路5F(电源设备1F)的操作流程。根据存储在非易失性存储器31中的程序执行操作流程。启动电源设备1F(步骤S1)。电源设备1F的外部设备在控制寄存器(LVTR、HVTR和PRTR)CR1、CR2和CR3中设置初始值(步骤S2)。处理器核29将控制寄存器CR1、CR2和CR3中的数据存储进处理器核29中的寄存器或随机存取存储器30。处理器28通过在不同时序处得到的多个误差信号(Vde)获得预测值(Vpr)(步骤S3)。通过在第一至第三实施例中的任一实施例中公开的运算操作方法获得预测值(Vpr)。处理器28根据预测值(Vpr)和误差信号(Vde)确定模式是否是正常模式(步骤S4)。在步骤S4中确定是正常模式的情形中，根据图8或图20中的正常模式的一部分，通过预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果生成控制信号(Vc)以控制电源电路DK(步骤S5)。在此之后，例程返回至步骤S3。在步骤S4中确定是错误模式的情形中，根据图8或图20中的错误操作模式的一部分，通过预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果生成控制信号(Vc)以控制电源电路DK(步骤S6)。此外，经由寄存器控制电路18F将错误操作信号(Vm)传输至外部(步骤S7)。根据外部指令，控制寄存器(LVTR)CR1、控制寄存器(HVTR)CR2和控制寄存器(PRTR)CR3中的至少任一个的值被调整(步骤S8)。例程返回至步骤S3并且重新启动预测值(Vpr)的计算。在电源设备具有第一至第三实施例的功能的情形中，在步骤S5和S6中，根据图8通过预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果来生成控制信号(Vc)。在电源设备具有第四实施例的情形中，在步骤S5和S6中，根据图20通过预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果来生成控制信号(Vc)。优选地，包括从步骤S5返回至S3的时序和从步骤S8返回至S3的时序在内的执行时序由中断控制执行。具体而言，从中断控制器32向处理器核29供应的中断信号在生成预测值(Vpr)的每个周期中生成。可以在数字控制器中提供能够从电源设备的外部设置中断周期的寄存器。
如上所述，通过使用参考图21和图22描述的配置和操作设计电源控制电路(电源设备)，可以通过改变非易失性存储器31中的程序来改变预测操作和滞环控制操作。因此，可以减少研发成本，并且可以缩短研发周期。图23的电源控制电路(电源设备)的操作流程也是第一至第四实施例的任一实施例的电源控制电路(电源设备)的操作流程。显然，在此情形中，处理器28并不执行操作流程，而是数字控制器执行操作流程。此外，在此情形中，第一至第三实施例的任一实施例的电源控制电路(电源设备)根据图8通过预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果来生成控制信号(Vc)。在步骤S5和S6中，第四实施例的电源控制电路(电源设备)通过根据图20预测值(Vpr)与两个控制阈值(Vth1和Vth2)以及误差信号(Vde)的比较结果生成控制信号(Vc)。
在图23中示出的操作流程中的步骤S2中，电源设备1F的外部设备设置控制寄存器CR1、CR2和CR3中的初始值。备选地，可以在非易失性存储器31中预存储与寄存器CR1、CR2和CR3的初始值对应的值。即，可以在非易失性存储器31中提供控制寄存器组RES。在此情形中，处理器核29将与存储在非易失性存储器31中的控制寄存器CR1、CR2和CR3的初始值对应的值存储在处理器核29中的寄存器或随机存取存储器30中。
在步骤S7中，经由寄存器控制单元18F向外部传输错误操作信号(Vm)，并且在步骤S8中响应于外部指令调整控制寄存器CR1、CR2和CR3中的值。在确定错误操作模式的情形中，可以通过非易失性存储器31中的程序调整控制寄存器CR1、CR2和CR3中的值，而不需向外部传输错误操作信号(Vm)。
此外，在预先将与控制寄存器CR1、CR2和CR3中的初始值对应的值存储进非易失性存储器31的情形中，通过实现从外部读取和设置控制寄存器CR1、CR2和CR3中的值，对验证电源设备的操作是有用的。类似地，在确定错误操作模式的情形中，也在通过非易失性存储器31中的程序调整控制寄存器CR1、CR2和CR3的值的模式中，通过将错误操作信号(Vm)传输至外部，对验证电源设备的操作是有用的。
第六实施例
对于电子设备的电源设备而言，为了向诸如CPU或SDRAM之类的负载供应稳定的电压，需要不同输出电压的多个通道的电源设备。当第一至第五实施例的电源设备被简单制备为用于多个通道时，电源设备的面积变大。因此，在第六实施例中，提供用于向多个通道供应电压而不扩大面积的电源设备。
图24是根据第六实施例的电源设备以及使用该电源设备的电子设备的配置图。图25是通道控制电路的框图。图26是滞环运算单元的框图。电源设备1G具有电源电路DK1和DK2以及电源控制电路5G。电子设备0G具有电源设备1G、SDRAM36和CPU37。具有与第一实施例相同的标号的部件基本相同。在与第一实施例的标号相同的标号末尾添加1或2的数字是具有以下含义。
(1)在第六实施例中，具有与第一实施例的标号相同的标号并且在末尾添加1或2的每个部件对应于第一实施例的具有相同标号的部件并且基本具有相同的配置。
(2)在第六实施例中，具有与第一实施例的标号相同的标号并且在末尾添加1的每个部件是用于向作为负载的SDRAM36供应电源电压的部件。
(3)在第六实施例中，具有与第一实施例的标号相同的标号并且在末尾添加2的每个部件是用于向作为负载的CPU供应电源电压的部件。
例如，电源电路DK1是与第一实施例中相同的部件，并且用于SDRAM。在该实施例中，SDRAM36被设置为通道1(1Ch)，而CPU37被设置为通道2(2Ch)。
电源控制电路5G具有在数字控制器8G中提供的通道控制电路CHC和用于多个通道的滞环运算单元(HAU1&2)13G。电源控制电路5G还具有模拟前端电路7G。模拟前端电路7G具有AD转换器10、两个差分放大器9-1和9-2、以及两个目标电压设置电路11-1和11-2。两个差分放大器9-1和9-2相同。当输出电压(Vout1和Vout2)不同时，在两个目标电压设置电路11-1和11-2中设置的目标电压相应地变化。具有电源电路DK1和DK2、差分放大器9-1和9-2和目标电压设置电路11-1和11-2的电路被称为电源电路。具有差分放大器9-1和9-2和目标电压设置电路11-1和11-2的电路被称为误差电压检测电路。差分放大器9-1和9-2也被称为差分输出电路。
如图25中所示，通道控制电路CHC具有用于通道1的寄存器(1ChRES)33、用于通道2的寄存器(2ChRES)34、电源通道序列器(PSCh-SQC)35以及开关电路SLC1和SLC2。以与第一实施例的第一示例相似的方式，在单个半导体衬底上形成电源控制电路5G并且将其构造为半导体集成电路器件IC1G。也可以运用第一实施例的第二至第六示例。
用于通道1的寄存器33、用于通道2的寄存器34以及电源通道序列器(sequencer)35中设置的值可以由电源设备1G的外部设备设置。如图25所示，用于通道1的寄存器33具有五个控制寄存器1CR1、1CR2、1CR3、1CR4和1CR5，而用于通道2的寄存器34也具有五个控制寄存器2CR1、2CR2、2CR3，2CR4和2CR5。控制寄存器1CR1、1CR2和1CR3分别对应于第一实施例的控制寄存器CR1、CR2和CR3。控制寄存器1CR1、1CR2和1CR3中的值分别根据寄存器更新信号(V1、V2和V3)被存储在用于多个通道的滞环运算单元中的控制寄存器CR1、CR2和CR3中。控制寄存器2CR1、2CR2和2CR3分别对应于控制寄存器CR1、CR2和CR3。控制寄存器2CR1、2CR2和2CR3中的值分别根据寄存器更新信号(V1、V2和V3)被存储在用于多个通道的滞环运算单元的控制寄存器CR1、CR2和CR3中。用于通道1的寄存器33是用于将输出电压(Vout1)供应至作为通道1的负载的SDRAM的组件。类似地，用于通道2的寄存器34是用于将输出电压(Vout2)供应至作为通道1的负载的CPU的组件。
AD转换器10和时钟生成器用于通道1和2这两者。用于多个通道的滞环运算单元13G被用于通道1和2这两者。此外，如图26所示，用于多个通道的滞环运算单元13G具有第一实施例的滞环运算单元13、第二实施例的预测控制器16C以及第三实施例的预测控制器16D。还设置第四实施例中的滞环运算单元13E、PID运算单元23、PWM信号生成单元24、低电平单元25、高电平单元26以及选择器27。根据在控制模式设置寄存器(CMSR)1CR5和2CR5中设置的模式，用于多个通道的滞环运算单元13G设置将在上述组件中使用的组件和在使用的组件之间传输的信号的输入/输出关系。在图26中示出信号输入/输出关系和耦合关系。
图27是示出控制模式设置寄存器1CR5和2CR5的设置的图。纵轴的0至5指示可以设置的寄存器的值，而横轴的CMS1至CMS4表示可用功能。第一控制模式(CMS1)涉及在第一实施例中描述的预测值(Vpr)的计算和滞环控制。更具特而言，由等式1计算预测值(Vpr)，并且如在图8中所示那样执行滞环控制。第二控制模式(CMS2)涉及在第二实施例中描述的预测值(Vpr)的计算和滞环控制。更具特而言，由等式2计算预测值(Vpr)，并且如在图8中所示那样执行滞环控制。第三控制模式(CMS3)涉及在第三实施例中描述的预测值(Vpr)的计算和滞环控制。更具特而言，由等式3计算预测值(Vpr)，并且如在图8中所示那样执行滞环控制。第四控制模式(CMS4)涉及在第四实施例中描述的预测值(Vpr)的计算和滞环控制。更具特而言，由等式1至3中任一等式计算预测值(Vpr)，并且如在图20中所示的那样执行滞环控制。
图27中每个圆圈表示在纵轴上对应设置值处在横轴上的对应功能可用。例如，当用于通道1的控制模式设置寄存器ICR5的寄存器值是2时，CMS2可用。
因此，根据控制模式设置寄存器1CR5和2CR5的寄存器值确定可用功能。基于可用功能确定滞环运算单元13G中的组件耦合关系和信号输入/输出关系。例如，当用于通道1的控制模式设置寄存器1CR5的寄存器值是2并且用于通道2的控制模式设置寄存器2CR5的寄存器值是4时，根据用于多通道的滞环运算单元13G中的信号输入/输出关系，向第一实施例的滞环运算单元13供应误差信号(Vde1和Vde2)，并且输出控制信号(Vc1和Vc2)。现在描述各个通道的配置。
(1)通道1
通道1使用第一实施例的滞环运算单元13。未使用第一实施例的滞环运算单元13的预测控制器16，而是使用第二实施例的预测控制器。向第二实施例的预测控制器16C，输入误差信号(Vde1)、时钟(CLK2、CLK3和CLK4)和寄存器更新信号(V1)。从第二实施例的预测控制器16C向滞环控制器20输出预测值(Vpr1)。
(2)通道2
通道2使用第一实施例的滞环运算单元13。未使用第一实施例的滞环运算单元13的预测控制器16，而是使用第三实施例的预测控制器16D。向第三实施例的预测控制器16D输入误差信号(Vde2)、时钟(CLK2、CLK3至CLKX)和寄存器更新信号(V3)。从第三实施例的预测控制器16D向滞环控制器17输出预测值(Vpr2)。当CMS3变得可用时，激活平均数设置寄存器(ANSR)1CR4和2CR4。具体而言，如图27所示，其是当控制模式设置寄存器1CR5和2CR5的寄存器值是4或5时。显然，由于仅在CMS3可用时执行平均预测值(Vpr1和Vpr2)的计算，因此不必激活平均数设置寄存器1CR4和2CR4。
图28A是电源通道序列器的配置图，而图28B和图28C示出根据电源通道序列器的设置的电源控制电路5G(电源设备1G)的操作流程的示例。
图28A是电源通道序列器的配置图。电源通道序列器35具有第零区域(A0)、第一区域(A1)、第二区域(A2)、...以及第N区域(AN)。N表示自然数。第零区域是用于确定最终区域的数目的区域，重复设置直至最终区域。第一至第N区域中的每个区域是用于设置操作通道并且计算时间的区域。
图28B和图28C具体示出电源控制电路5G(电源设备1G)的操作流程，其中在电源通道序列器35中设置值。在第零区域(A0)中设置A5(第五区域)，通道2和T1时段在第一区域(A1)中分别被设置为操作通道和计算时间，通道1和T1时段在第二区域(A2)中分别被设置为操作通道和计算时间，而“无操作(“NO”)”和T2时段在第三区域(A3)中分别被设置为操作通道和计算时间。此外，通道2和T1时段在第四区域(A4)中分别被设置为操作通道和计算时间，而“无操作(NO)”和T3时段在第五区域(A5)中分别被设置为操作通道和计算时间。未对第六至第N区域做出设置。即使在第六至第N区域中设置某些值，由于第五区域在第零区域中设置，因此未对操作施加影响。
如图28C所示，首先，由于在第一区域(A1)中设置通道2和T1时段，因此对电源电路的控制仅针对时段T1在通道2中执行。在通道2中，计算预测值(Vpr2)，执行滞环控制，并且将控制信号(Vc2)输出至电源电路DK2。此时，使用设置在用于通道2的寄存器34中的寄存器值。更具体而言，使用控制寄存器2CR1、2CR2和2CR3和控制模式寄存器2CR5中的值。必要时，还可以使用平均数设置寄存器2CR4的值。在使用用于2通道的寄存器34中的值的情形中，运用将寄存器2CR1、2CR2和2CR3中的值写入用于多通道的滞环运算单元13G中的寄存器CR1、CR2和CR3的方法便已足够。作为另一方法，用于多通道的滞环运算单元13G可以具有用于通道1的寄存器33和用于通道2的寄存器34。在使用用于通道2的寄存器34的值的情形中，通过激活用于通道2的寄存器34中的寄存器并且禁用用于通道1的寄存器33中的寄存器，用于多通道的滞环运算单元13G可以使用用于通道1的寄存器33的值。
随后，由于在第二区域(A2)中设置通道1和T1时段，仅针对时段T1在通道2中执行对电源电路的控制。在通道1中，计算预测值(Vpr1)，执行滞环控制，并且将控制信号(Vc1)输出至电源电路DK1。此时，使用在用于通道1的寄存器33中设置的寄存器值。因此，在用于多通道的滞环运算单元13G中使用的控制寄存器CR1、CR2和CR3中的值被更新为用于通道1的值。
由于在第三区域(A3)中设置“NO”(无操作)和T2时段，因此仅针对时段T2不更新用于对电源电路的控制的运算操作。因此，不更新待输出至两个电源电路DK1和DK2的控制信号(Vc1和Vc2)。
随后，由于在第四区域(A4)中设置通道2和T1时段，仅针对时段T1在通道2中执行对电源电路的控制。在通道2中，计算预测值(Vpr2)，执行滞环控制，并且将控制信号(Vc2)输出至电源电路DK2。此时，使用在用于通道2的寄存器34中设置的寄存器值。因此，在用于多通道的滞环运算单元13G中使用的控制寄存器CR1、CR2和CR3中的值被更新为用于通道2的值
由于在第五区域(A5)中设置“NO”(无操作)和T2时段，因此仅针对时段T2不更新用于对电源电路的控制的运算操作。因此，不更新待输出至两个电源电路DK1和DK2的控制信号(Vc1和Vc2)。由于A5(第五区域)被设置在第零区域中，因此按上述顺序根据在第一至第五区域中设置的值重复在通道中的控制。在此情形下，T4＝3×T1+T2+T3。因此，按上述顺序每T4个时段地执行在通道中的控制。
关于AD转换器10的操作，最简单的方法是交替重复AD转换来自差分放大器9-1的误差电压(Vde1)的过程和AD转换来自差分放大器9-2的误差电压(Vde2)的过程。然而，在此情形下，丢弃AD转换处理的未用结果的一部分，并且从功耗角度而言的问题也是大的。因此，可以根据电源通道序列器35中的设置值来设置是否执行AD转换处理。更具体而言，在图28B中示出的设置值的情形中，在与第一区域对应的时段中，执行将来自差分放大器9-2的误差电压(Vde2)进行AD转换的过程。类似地，在与第二区域对应的时段中，执行将来自差分放大器9-1的误差电压(Vde1)进行AD转换的过程。在与第三区域对应的时段中，不执行AD转换处理。在与第四区域对应的时段中，执行将来自差分放大器9-2的误差电压(Vde2)进行AD转换的过程。在与第五区域对应的时段中，不执行AD转换处理。在此之后，可以运用重复上述过程的方法。
在该实施例中，在通道中共用用于多通道的滞环运算单元13G和AD转换器10，使得电源控制电路5G和电源设备1G的面积整体减小。此外，提供用于通道1的寄存器33和用于通道2的寄存器34。用于通道1的寄存器33具有控制寄存器1CR1、寄存器1CR2、控制寄存器1CR3、通道控制模式设置寄存器1CR5和平均数设置寄存器1CR4。用于通道2的寄存器34具有控制寄存器2CR1，寄存器2CR2，控制寄存器2CR3，通道控制模式设置寄存器2CR5和平均数设置寄存器2CR4。因此，根据通道中的负载，可以设置控制寄存器1CR1和2CR1、控制寄存器1CR2和2CR2、控制寄存器1CR3和2CR3、控制模式设置寄存器1CR5和2CR5、以及平均数设置寄存器1CR4和2CR4中的寄存器值。用于通道的寄存器33和34中的寄存器值被用于控制对应通道。因此，电源设备1G的外部设备并不需要在每次改变待控制的通道时更新寄存器值。在重复通道1中的控制和通道2中的控制的情形中，当没有用于通道的寄存器时，执行如下操作。当在通道1中控制时，设置对应于通道1的控制寄存器CR1、CR2和CR3中的值。当在通道2中控制时，需要设置对应于通道2的控制寄存器CR1、CR2和CR3中的值。这种方式并不实际。用于通道的寄存器3和4中的设置值被反映在电源设备1G中，因而控制通道。因此，当首先在电源通道序列器35中设置值时，电源设备1G的外部设备并不需要在执行时间控制的同时指示改变待控制的通道的序列。更具体而言，外部设备变得不必指示电源设备1G执行时间控制，使得从时序A至时序B执行对通道1的控制，从时序B至时序C执行对通道2的控制，并且从时序C至时序D执行对通道3的控制，。
虽然待控制的通道的数目在本实施例中为2，但是显然它可以为3或更大。此外，通过第一至第四实施例的功能的任何一个或组合实现用于多通道的滞环运算单元13G。在此情形中，需要准备对应电路，使得用于多通道的滞环运算单元13G的尺度变得更大。因此，可以运用使用第一至第四实施例中功能的任一个并且消除控制模式设置寄存器1CR5和2CR5的方法。
此外，在执行使用预测值(Vpr1和Vpr2)的控制时，在通道中共用用于多通道的滞环运算单元13和AD转换器10。因此，由于用于预测值(Vpr1和Vpr2)的预测时段(Tpr1和Tpr2)的存在，可以防止由以时分方式执行用于通道的控制计算引起的响应恶化。具体而言，通过适当设置预测时段(Tpr1和Tpr2)，可以防止由执行用于通道的控制计算引起的响应恶化。
在该实施例中，在下列状况下可以更为有效地防止响应恶化。
(1)通道1
预测时段(Tpr1)≥AD转换中的延迟时间(Tad1)+预测运算单元的控制计算的延迟时间(Tc21)+滞环比较器的控制计算的延迟时间(Tc1111)+通道1的计算周期
在图28中，通道1的计算周期是时段(T4)。
(2)通道2
预测时段(Tpr2)≥AD转换中的延迟时间(Tad2)+预测运算单元的控制计算的延迟时间(Tc22)+滞环比较器的控制计算的延延迟时间(Tc12)+通道1的计算周期
在图28中，通道2的计算周期是时段(2T1+T2)和时段(T1+T3)较长的一个。
即，当通过向伴随电源电路的控制的延迟时间添加每个通道的计算周期而获得的时段等于或小于预测时段(Tpr)时，可以防止响应恶化。
在执行并不使用预测值(Vpr)的控制的情形中，在执行另一通道的控制计算时并不更新各个通道的控制信号(Vc)，并且因其中不更新信号的时段而引起响应恶化。在该实施例中，可以防止这类问题。
此外，共用用于多通道的滞环运算单元13G和用于各个通道的AD转换器10，以分时方式执行用于各个通道的控制计算。更新控制信号(Vc1和Vc2)的时序总在各个通道之间偏离，可以防止在多个通道中伴随同时驱动开关元件的噪声的出现，并且可以减少电源设备1G中的噪声。在期望当用于多个通道的滞环运算单元13和在各个通道中的AD转换器10不被共用时防止噪声的情形中，需要偏离更新用于通道的控制信号(Vc1和Vc2)的时序，并且要求出于该目的的设备。
此外，在执行使用预测值(Vpr1和Vpr2)的控制时，共用用于多通道的滞环运算单元13G和通道的AD转换器10，并且以分时方式执行用于通道的控制计算。在通过以分时方式执行用于通道的控制计算来防止响应恶化时，还可以实现在整个电源设备1G中减少噪声的效果。
第七实施例
在第七实施例的电源设备1G中，以类似于第一至第四实施例的方式，由硬件执行预测值(Vpr1和Vpr2)的生成和滞环控制。因此，一旦用于执行预测值(Vpr1和Vpr2)的生成和滞环控制计算的电路形成为硬件，就变得难于后期做出改变和更新计算。这可能导致研发成本增加和研发延期。在第七实施例中，为了实现生成预测值(Vpr1和Vpr2)的计算和滞环控制计算被灵活改变，以及为了减少研发成本和研发延迟，使用处理器。需要由处理器控制多个通道。为了使控制更为容易地执行，使用中断控制和序列器。
图29是使用该实施例的电源设备的电子设备的配置图。图30是通道控制电路的框图。电源设备1H具有电源电路DK1和DK2和电源控制电路5G。电子设备0H具有电源设备1H、SDRAM36和CPU37。第七实施例与第六实施例不同之处在于如下方面：用于多通道的滞环运算单元13G被改变为处理器28，并且还提供吸收电路(take-in circuit)。如后文将描述的那样，在第六实施例的通道控制电路CHC中的电源通道序列器35被变为具有不同内部配置的电源通道序列器35H。此外，在通道控制电路CHC2中提供AD转换序列器(ADC-SQC)38。构造AD转换序列器38使得设置值可以从在电源设备1H的外部的设备设置。处理器28的内部配置与在第五实施例中基本相同。在非易失性存储器31中存储的程序可以执行第一至第四实施例的预测值(Vpr)的计算和滞环控制以及如图24中所示并且在图24的描述中的计算和滞环控制的组合。第七实施例的另一配置与第六实施例的配置相似。以与第一实施例的第一示例相似的方式，在单个半导体衬底上形成电源控制电路5H并且将其构造为半导体集成电路器件IC1G。备选地，可以运用第一实施例的第二至第六示例中任一个的配置。
图31是示出电源通道序列器35H的设置表的图。横轴指示待控制的通道(驱动通道)。纵轴同时指示控制计算周期和当执行控制计算时在其中执行控制计算的通道的通道优先级。控制计算是预测值(Vpr)和滞环控制的计算。例如，如图31所示，在通道1(1Ch)中，计算周期是T11并且优先级是1。在通道2(2Ch)中，计算周期是T12并且优先级是3。在通道3(3Ch)中，计算周期是T13并且优先级是2。虽然在图29和图30中示出仅两个通道，但是图31示出具有3个通道的示例。
图32是示出根据第七实施例的电源设备1H的控制流的示例的图。将描述在电源通道序列器35H中如图31所示的设置条件的情形。首先，以优先级降序的顺序在在所有的通道中执行控制计算。首先在通道139中执行控制计算，其次在通道341中，并且随后在通道240中。在此之后，执行NOP(无操作)42。在此假设T12＝2×T11并且T13＝3×T11。在时段T11之后，由于开始控制计算，因此执行在通道139中的控制计算。在此之后是NOP42。在时段T12之后，由于开始控制计算，因此执行在通道139和通道240中的控制计算。根据优先级，执行在通道139中的控制计算，并且然后执行在通道240中的控制计算。在此之后是NOP42。在时段T13之后，由于开始控制计算，因此执行在通道139和通道341中的控制计算。根据优先级，执行在通道139中的控制计算，并且然后执行在通道341中的控制计算。在此之后是NOP42。在时段(T13+T11)之后，由于开始控制计算，因此执行在通道139和通道240中的控制计算。根据优先级，执行在通道139中的控制计算，并且然后执行在通道240中的控制计算。在此之后是NOP42。在时段(T13+T12)之后，由于开始控制计算，因此执行在通道139中的控制计算。类似地，根据设置的控制计算周期和优先级执行通道中的控制计算。
图33是示出第七实施例的电源控制电路5H(电源设备1H)的操作流程图的图。根据存储在非易失性存储器31中的程序执行该操作流程。首先，启动电源设备1H(步骤S10)。接着，启动数字控制器8H(步骤S11)。经由通信线路I/O从电源设备1H的外部的设备设置用于通道的寄存器33和34的初始值、电源通道序列器35H的设置值，以及AD转换器序列器38的设置值(步骤S12)。AD转换器10启动AD转换处理(步骤S13)。确定是否从中断控制器32接收到第一中断信号(IS1)(步骤S14)。基于第一中断请求信号IRQ1输出中断控制器32的第一中断信号(IS1)，第一中断请求信号IRQ1根据电源通道序列器35H中的设置值输出。根据各个通道中在电源通道序列器35H中设置的优先级和计算周期来确定第一中断请求信号IRQ1的输出时序、通道的优先级、以及待采用的AD转换处理的结果数目。由电源通道序列器35H中的定时器(timer)TIM测量计算周期。在步骤S14中未接收到第一中断信号(IS1)的情形中，例程返回至步骤S14。在步骤S14中，处理器核29重复执行NOP指令。在步骤S14中吸收电路TIC接收到第一中断信号(IS1)的情形中，吸收电路TIC基于对应于各个通道的输出电压从AD转换器10向数字控制器5H中的未示出的内部存储器或随机存取存储器中存储AD转换结果(步骤S15)。处理器核29接收第二中断信号(IS2)和并且从睡眠状态返回以启动处理器28的中断处理程序(步骤S16)。基于第二中断请求信号IRQ2输出中断控制器32的第二中断信号(IS2)，根据电源通道序列器35H中的设置值输出第二中断请求信号IRQ2。根据各个通道中在序列器35H中设置的优先级和计算周期确定第二中断请求信号IRQ2的输出时序和关于控制计算的通道的优先级。随后，根据用于各个通道的电源通道序列器35H中设置的优先级执行控制计算(步骤S17)。根据与相应通道对应的寄存器33和34中的值、第一和第二控制阈值(Vth1和Vth2)和预测时段(Tpr)，基于控制模式(计算模式)执行控制计算。将在图34中示出的步骤S20至S28中描述步骤S17的细节。由于在步骤S17中完成控制计算，因此处理器核29进入睡眠状态(步骤S18)。睡眠状态表示处理器核29并不执行操作的状态。当停止供应到处理器核29的时钟时，可以降低功耗。在步骤S18之后，例程返回至步骤S14。
将描述步骤S17中的操作。首先，根据在用于每个通道的电源通道序列器35H中设置的优先级和周期，可以确定经受控制计算的通道(步骤S20)。接着，在处理器28中设置用于待控制的通道的寄存器的值(步骤S21)。在处理器28具有用于通道的所有寄存器(1ChRES和2ChRES)的情形中，激活用于与待控制的通道对应的通道的寄存器(1ChRES或2ChRES)并且禁用用于其它通道的寄存器便已足够。作为另一个方法，可以根据将与带控制的通道对应的通道的寄存器33或34中的值写入处理器28中的寄存器来实现设置。随后，基于用于该通道的寄存器33或34的设置值，计算预测值(Vpr1和Vpr2)(步骤S22)。
接着，根据所获得的预测值(Vpr1和Vpr2)和误差信号(Vde1和Vde2)确定模式是否是正常模式(步骤S23)。在值对应于第一至第三实施例中的控制计算的情形中，基于图8做出确定。在值对应于第四实施例中的控制计算的情形中，基于图20做出确定。当在步骤S23中确定正常模式时，例程行进至步骤S24，其中由正常模式中的控制信号(Vc1和Vc2)控制电源电路DK1和DK2(电源设备1H)。在用于所使用的通道的寄存器的控制模式设置寄存器1CR4和2CR4中的值对应于第一至第三实施例中的控制计算的情形中，基于图8执行控制。在值对应于第四实施例中的控制计算的情形中，基于图20执行控制。例程行进至步骤S28。
另一方面，当在步骤S23中确定错误操作模式时，例程行进至步骤S25，其中由错误操作模式中的控制信号(Vc1和Vc2)控制电源电路DK1和DK2(电源设备1H)。在用于所使用的通道的寄存器的控制模式设置寄存器1CR4和2CR4中的值对应于第一至第三实施例中的控制计算的情形中，基于图8执行控制。在值对应于第四实施例中的控制计算的情形中，基于图20执行控制。在步骤S25之后，执行步骤S28和S28。随后将描述原因。接着，经由通道控制电路CHC2向外部传输错误操作信号(Vm1和Vm2)(步骤S26)。基于来自电源设备1H的外部的设备的外部指令，更新用于所使用的通道的寄存器33或34中的控制寄存器1CR1和2CR1、控制寄存器1CR2和2CR2和控制寄存器1CR3和2CR3中任一个的值(步骤S27)。根据在用于各个通道的电源通道序列器35H中设置的优先级和周期，确定是否有另一通道待控制(步骤S28)。在具有待控制的通道的情形中，例程返回至步骤S21。在没有待控制的通道的情形中，例程返回至步骤S18。
在步骤S23中确定错误操作模式的情形中，在步骤S27中更新用于通道的寄存器33或34中的值。出于如下原因无法由电源设备1H控制更新时序：这基于从外部设备接收误差信号(Vm1和Vm2)直至值被更新的反应速度和在外部设备和电源设备1H之间的信号的延迟时间。因此，在执行步骤S25之后，执行步骤S26和S27。在更新用于通道的寄存器33或34中的值时，在步骤S28中确定是否具有待控制的另一通道。以此方式，防止如下情形：在非可控状态中延迟待控制的另一通道的计算的过程。
在步骤S15中，通过使用吸收电路TIC获得AD转换结果。这使得启动用于获得AD转换结果的过程的处理器28并非必要，使得可以减少功耗。
在图33中所示的操作流程中的步骤S12中，电源设备1H外部的设备设置用于通道的寄存器33或34中的初始值并且设置在电源通道序列器(PSCh-SQC)35H和AD转换序列器(ADC-SQC)38中的设置值。备选地，对应于用于通道的寄存器的初始值的值和对应于电源通道序列器(PSCh-SQC)35H和AD转换序列器(ADC-SQC)38中的设置值的值可以预先存储在非易失性存储器31中。在此情形中，处理器核29将非易失性存储器31中的初始值和设置值存储进处理器核29中的寄存器或随机存取存储器30。
在步骤S26中，经由通道控制电路CHC向外部传输错误操作信号(Vm1和Vm2)。在步骤S27中，由外部指令调整在用于通道的寄存器33和34中的值。在确定错误操作模式的情形中，不向外部传输错误操作信号(Vm1和Vm2)，可以由非易失性存储器31中的程序调整用于通道的寄存器33和34中的值。
在确定是错误操作模式的情形中，还在通过非易失性存储器31中的程序调整用于通道的寄存器33和34中的值的模式中，通过将错误操作信号(Vm1和Vm2)传输至外部，对于验证电源设备的操作是有用的。
图35是示出处理器28的控制计算和AD转换操作之间的关系的示例的图。如图35所示，假设作为计算周期的T21时段和作为优先级的2被设置在通道1(1Ch)中，而作为计算周期的T21时段和作为优先级的1被设置在通道2(2Ch)中。在此情形下，处理器28执行用于通道2的控制计算，执行用于通道1的控制计算，并且在此之后，进入睡眠状态。当在睡眠状态中根据电源通道序列器35H中的设置值从中断控制器32生成第一中断信号(IS1)时，吸收电路TIC取得通道1和2的AD转换处理结果。具体而言，“取得”意指吸收电路TIC基于对应于通道的输出电压将AD转换结果从AD转换器10存储进数字控制器5H中的未示出的内部存储器或随机存取存储器30。当如内部控制计算的方法执行如在第一实施例中的控制计算时，获得在范围(X1)中的AD转换处理结果。随后，根据在电源通道序列器35H中的设置值从中断控制器32生成第二中断信号(IS2)，并且处理器28执行控制计算。如图35所示，在指示为“A”的范围(X1)中的AD转换处理结果被用做用于处理器28的操作的误差信号(Vde1和Vde2)。
图36是示出在处理器的控制计算和AD转换操作之间的关系的另一示例的图。如图36所示，假设作为计算周期的T32时段和作为优先级的2被设置在通道1(1Ch)中，而作为计算周期的T31时段和作为优先级的1被设置在通道2(2Ch)中。此外，还存在如下关系：T32＝2×T31。在此情形下，处理器28执行用于通道2的控制计算，执行用于通道1的控制计算，并且在此之后，进入睡眠状态。在睡眠状态中根据电源通道序列器35H中的设置值从中断控制器32生成第一中断信号(IS1)，并且获得仅通道1的AD转换处理结果。当如在第一实施例中的控制计算被执行作为控制计算的方法时，获得由(A)指示的、在范围(X2)中的AD转换处理结果。如图36所示，由(A)指示的、在范围(X2)中的AD转换处理结果被用作由“A”指示的、用于处理器28的操作的误差信号(Vde2)。随后，根据在电源通道序列器35H中的设置值从中断控制器32生成第二中断信号(IS2)，并且处理器28执行控制计算。处理器28执行用于通道2的控制计算并且随后进入睡眠状态。当在睡眠状态中根据电源通道序列器35H中的值从中断控制器32生成第一中断信号(IS1)时，吸收电路TIC取得通道1和2的AD转换处理结果。如图36所示，由“B”指示的、在范围(X2)中的AD转换处理结果被用作由“B”指示的、用于处理器28的操作的误差信号(Vde1和Vde2)。随后，根据电源通道序列器35H中的设置值从中断控制器32生成第二中断信号(IS2)，并且处理器28执行控制计算。
如图35和图36所示，交替重复用于通道1的AD转换处理和用于通道2的AD转换处理。在具有三个或更多通道的情形中，例如，当具有3个通道1至3时，按如通道1、通道2、通道3、通道1、通道2和通道3的顺序重复过程。通过按序重复，用于获得用于通道1的AD转换处理结果的间隔(Vde1(n)和Vde1(n+1))之间的间隔)和用于获得用于通道2的AD转换处理结果(Vde2(n))和Vde2(n+1))之间的间隔)变得相同。因此，控制计算的产品研发变得容易。
另一方面，如图35和图36所示，虽然使用在范围(X1)和(X2)中的AD转换结果，但是丢弃了AD转换处理的大量其它结果，并且AD转换器10无效操作。具体而言，待控制的通道的数量变得越多，则需要以高速执行的AD转换处理越多。因此，降低AD转换器10的功耗变得重要。
图37A是AD转换序列器的配置图，而图37B和图37C示出了根据AD转换序列器的设置的电源设备的操作流程的示例。
图37A是AD转换序列器的配置图。AD转换序列器38具有第零区域(AA0)、第一区域(AA1)、第二区域(AA2)、...、和第N区域(AAN)(其中N表示自然数)。第零区域(AA0)包括用于确定直至重复设置的最后区域数目的区域以及用于确定AD转换周期的区域。第一至第N区域(AA1至AAN)中的每个区域包括用于设置操作通道的区域和用于设置转换时间的区域。AD转换处理的前提在于按序重复用于通道的AD转换处理。如上所述，当具有通道1至通道3的三个通道时，按通道1、通道2、通道3、通道1、通道2和通道3的顺序重复过程。
图37B和图37C具体示出了电源设备1H的操作流程，其中在AD转换序列器38中设置值。作为最后区域的AA4(第四区域)和作为AD转换周期的T40时段被设置在第零区域(AA0)中，并且作为转换通道的通道1和2以及作为转换时间的T41时段被设置在第一区域(AA1)中。作为转换通道的“无操作(NO)”和作为转换时间的T42时段被设置在第二区域(AA2)中，并且作为转换通道的通道1和作为转换时间的T43时段被设置在第三区域(AA3)中，作为转换通道的“无操作(NO)”和作为转换时间的T44时段被设置在第四区域(AA4)中，并且不在第五区域(AA5)至第N区域(AAN)中设置。即使在第五区域(AA5)至第N区域(AAN)中设置某些值，由于在第零区域中设置了第四区域(AA4)，因此，不对操作施加影响。
如图37C所示，首先，由于在第一区域(A1)中设置了通道1和2以及T41时段，因此仅针对时段T41在通道1和2中执行AD转换处理。由于在第零区域(AA0)中设置了T40时段，因此在T40时段交替执行通道1中的AD转换处理和通道2中的AD转换处理。由于在第二区域(AA2)中设置了“NO”(无操作)和T42时段，因此在时段T42中不执行AD转换处理。由于在第三区域(AA3)中设置了通道1和T43时段，因此执行通道1中的AD转换处理并且不执行通道2中的AD转换处理。由于在第四区域(AA4)中设置了“NO”(无操作)和T44时段，因此在时段T44中不执行AD转换处理。由于在第零区域中设置第四区域(AA4)，因此按上述顺序重复用于相应通道的AD转换处理。在此情形中，T45＝T41+T42+T43+T44。因此，每T45时段按上述顺序执行在通道中的AD转换处理。
将根据在电源通道序列器35H中设置的值确定AD转换处理的周期和用于所需通道的AC转换处理的结果。因此，根据AD转换序列器38中的电源通道序列器35H中的设置来设置设置值便已足够。具体而言，在做出设置使得在通道1和2中的AD转换处理结果在对应于T41时段的时段中是需要的并且在通道1中的AD转换处理结果在对应于T43时段的时段中是需要的情形中，将图37中示出的设置值设置进AD转换序列器38中便已足够。可以在图32中的步骤S12中做出AD转换序列器38的设置。作为在处理器28中使用的误差信号(Vde)，尽可能多的使用最近误差信号(Vde)。根据伴随初始“第一中断信号”(IS1)的AD转换处理的需要数目以及取得AD转换处理结果所需的时间，确定AD转换处理的开始时间需要比处理器28的处理开始时间早多少。因此，可以在电源通道序列器35H中提供用于伴随初始“第一中断信号”(IS1)确定AD转换处理的开始时间需要比处理器28的处理开始时间早多少的区域。
在该实施例中，程序存储在处理器28中的非易失性存储器31中，该程序其可以执行在第一至第四实施例中的预测值(Vpr)的计算和滞环控制以及如在图25和图26中以及图的描述中所示的计算和控制的组合。在第六实施例中，由第六实施例中的软件执行预测值(Vpr1和Vpr2)的计算和滞环控制。当执行各种类型的预测值(Vpr1和Vpr2)的计算和滞环控制时，电路尺度增加，并且增大电源控制电路5H和电源设备1H的面积，具体而言，增大通过集成电源设备1H的一部分获得的电源IC的面积，使得成本增加。
由于在该实施例中可以通过添加或改变程序来执行各种类型的预测值(Vpr1和Vpr2)的计算和滞环控制，因此未增大电源IC的面积。电源通道序列器35H可以设置各个通道中的计算周期和优先级。此外，根据电源通道序列器35H的设置执行中断控制，并且执行针对各个通道的预测值(Vpr1和Vpr2)的计算和滞环控制。通过使用这类配置，在处理器28基于程序的处理中执行针对各个通道的预测值(Vpr1和Vpr2)的计算和滞环控制可以在时间上容易地控制，并且还便于程序研发。此外，通过使用中断控制，处理器28可以重复睡眠状态和控制计算状态。因此，由于具有睡眠状态，因此降低处理器28的功耗。此外，由于具有AD转换序列器38，可以抑制AD转换处理结果的丢弃，并且可以降低电源控制电路5H和电源设备1H的功耗。
此外，在使用预测值(Vpr1和Vpr2)执行控制时，在通道中共用处理器28和AD转换器10。因此，由于用于计算预测值(Vpr1和Vpr2)的预测时段(Tpr1和Tpr2)的存在，可以防止因以分时方式执行用于通道的控制计算引起的响应恶化。具体而言，通过适当设置预测时段(Tpr1和Tpr2)，可以防止因以分时方式执行用于通道的控制计算引起的响应恶化。
在该实施例中，在以下条件下可以更有效地防止响应恶化。
(1)通道1
预测时段(Tpr1)≥AD转换中的延迟时间(Tad1)+预测控制计算的延迟时间(Tc21)+滞环控制计算的延迟时间(Tc11)+通道1的计算周期
在图31中，通道1的计算周期是时段(T11)。
(2)通道2
预测时段(Tpr2)≥AD转换中的延迟时间(Tad2)+预测控制计算的延迟时间(Tc22)+滞环控制计算的延迟时间(Tc12)+通道2的计算周期+α
在图31中，通道2的计算周期是时段(T12)。α表示用于纠正当优先级为2或更低时引起的在计算时间中延迟的项。
即，当通过加上在各个通道中的相邻的计算时段之间的差值获得的时段等于或小于预测时间(Tpr)时，可以防止响应恶化。
在执行并不使用预测值(Vpr)的控制的情形中，在执行另一通道的控制计算时，在各个通道中无法执行控制计算，并且时段引起响应恶化。在该实施例中，可以防止这类问题。
此外，共用各个通道的处理器28和AD转换器10以按分时方式执行用于各个通道的控制计算。更新控制信号(Vc1和Vc2)的时序总在通道之间偏离，可以防止在多个通道中伴随同时驱动开关元件出现的噪声，并且可以降低在电源设备1H中噪声。在期望当用于多通道的滞环运算单元13G和AD转换器10在各个通道中不被共用时防止噪声的情形中，更新用于通道的控制信号(Vc1和Vc2)的时序必须被偏离，并且要求出于该目的设备。
此外，在使用预测值(Vpr1和Vpr2)执行控制时，通道的处理器28和AD转换器10被共用，并且以分时方式执行用于通道的控制计算。使用该配置，在防止因以分时方式执行用于通道的控制计算所致的响应恶化时，还可以获得在整个电源设备1H中的噪声降低的效果。
虽然本发明人实现的本发明在此已基于一些实施例具体描述，但是显然本发明不限于这些实施例，而是可以在不偏离主旨的前提下做出各种改变。
例如，在第一至第七实施例中，可以在数字控制器中提供用于设置目标电压设置电路的目标电压的寄存器。
虽然将所谓的降压DC-DC转换器描述为电源电路，但是也可以运用升压DC-DC转换器。

Claims (47)

1.一种控制电源设备的方法，包括步骤：
通过在第一时序处将基于输出电压和目标电压之间的差值的误差电压转换成数字值，来生成第一误差信号；
通过在不同于所述第一时序的第二时序处将基于所述输出电压和所述目标电压之间的所述差值的所述误差电压进行转换，来生成第二误差信号；
在晚于所述第一时序和所述第二时序的第三时序处，根据所述第一误差信号和所述第二误差信号生成所述误差信号的预测值，以及
控制所述输出电压，使得所述预测值位于第一控制阈值和不同于所述第一控制阈值的第二控制阈值之间。
2.一种电源设备，包括：
半导体集成电路器件，具有用于生成目标电压的目标电压生成电路、用于基于输出电压和所述目标电压之间的差值输出误差电压的差分放大器、用于将所述误差电压转换成数字值并且输出所述数字值作为误差信号的AD转换器、以及用于基于所述误差信号输出控制信号的数字控制器；
驱动器，用于基于所述控制信号输出驱动信号；
开关元件，由所述驱动信号控制而开关；以及
平滑电路，用于平滑从所述开关元件供应的电压并且输出经平滑的电压作为所述输出电压；
其中所述AD转换器将作为所述误差电压的第一误差电压转换为数字电压以在第一时序处生成作为所述误差信号的第一误差信号，并且将作为所述误差电压的第二误差电压转换为数字信号，以在位于所述第一时序之前的第二时序处生成作为所述误差信号的第二误差信号；并且
其中所述时序控制器在晚于所述第一时序的第三时序处，根据所述第一误差信号和所述第二误差信号生成所述误差信号的预测值，并且生成所述控制信号，使得所述预测值位于第一控制阈值和比所述第一控制阈值小的第二控制阈值之间。
3.根据权利要求2所述的电源设备，其中所述数字控制器当所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，或者当所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定错误操作，并且输出所述确定结果。
4.根据权利要求3所述的电源设备，
其中所述数字控制器当所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，确定作为所述错误操作的第一错误操作模式，并且当所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定作为所述错误操作的第二错误操作模式；
其中所述数字控制器在所述第一错误操作模式中通过所述控制信号进行控制以减小所述输出电压；并且
其中所述数字控制器在所述第二错误操作模式中通过所述控制信号进行控制以增加所述输出电压。
5.根据权利要求2所述的电源设备，其中对所述AC转换器的所述误差电压进行采样的频率高于所述开关元件的开关频率。
6.根据权利要求3所述的电源设备，其中所述数字控制器还包括：第一寄存器，用于设置所述第一控制阈值；第二寄存器，用于设置所述第二控制阈值；以及第三寄存器，用于设置在所述第一误差信号和所述预测值之间的预测时段的长度。
7.根据权利要求6所述的电源设备，其中当检测到所述错误操作时，从外部重写所述第一寄存器、所述第二寄存器和所述第三寄存器的至少任一个寄存器中的值。
8.根据权利要求6所述的电源设备，其中所述AD转换器的AD转换范围是根据在其中能够设置所述第一控制阈值和所述第二控制阈值的范围。
9.根据权利要求2所述的电源设备，
其中所述数字控制器还包括：第一保持电路，用于保持在不同时序处通过对所述AD转换器的采样周期生成的N-1个(N表示3或更大的自然数)所述误差信号；并且
其中所述数字控制器通过使用由所述AD转换器生成的所述误差信号和保持在所述第一保持电路中的所述N-1个误差信号以执行逼近第(N-1)次曲线的预测运算操作，来生成所述预测值。
10.根据权利要求2所述的电源设备，
其中所述数字控制器还包括：第二保持电路，用于保持在不同时序处通过对所述AD转换器的采样周期生成的“c”(c表示2或更大的自然数)个所述误差信号；
其中所述数字控制器基于所述AD转换器生成的所述误差信号和保持在所述第二保持电路中的所述误差信号生成平均误差信号，并且通过使用所述平均误差信号生成预测值。
11.根据权利要求10所述的电源设备，还包括：第四寄存器，用于设置“c”作为用于生成所述平均预测值的平均数目。
12.根据权利要求2所述的电源设备，
其中所述数字控制器包括：PID控制电路，用于执行控制，使得来自所述AD转换器的所述误差信号变得接近于零；PWM信号生成电路，用于基于来自所述PID控制电路的输出生成脉冲宽度调制信号(PWM信号)；高电平生成电路，用于生成和输出高电平信号；低电平信号生成电路，用于生成和输出低电平信号；以及选择器，用于选择来自所述PWM信号生成电路的所述PWM信号的输出、来自所述高电平信号生成电路的所述高电平信号的输出、以及来自所述低电平信号生成电路的所述低电平信号的输出中的任一个输出，并且输出所选择的信号作为所述控制信号；并且
其中所述数字控制器控制使得当所述预测值小于所述第二控制阈值时由所述选择器输出所述高电平信号，控制使得当所述预测值大于所述第二控制阈值并且小于所述第一控制阈值时由所述选择器输出所述PWM信号，以及控制使得当所述预测值大于所述第一控制阈值时由所述选择器输出所述低电平信号。
13.一种电源设备，包括：
半导体集成电路器件，具有：第一目标电压生成电路，用于生成第一目标电压；第二目标电压生成电路，用于生成第二目标电压；第一差分放大器，用于基于向第一负载供应的第一输出电压和所述第一目标电压之间的差值输出用于第一负载的误差电压；第二差分放大器，用于基于向第二负载供应的第二输出电压和所述第二目标电压之间的差值输出用于第二负载的误差电压；AD转换器，用于将用于所述第一负载的所述误差电压转换成数字值以输出所述数字值作为用于所述第一负载的误差信号，以及将用于所述第二负载的所述误差电压转换成数字值以输出所述数字值作为用于所述第二负载的误差信号；以及数字控制器，用于根据用于所述第一负载的所述误差信号输出用于所述第一负载的控制信号，以及根据用于所述第二负载的误差信号输出用于所述第二负载的控制信号；
第一驱动器，用于基于用于所述第一负载的所述控制信号输出用于所述第一负载的驱动信号；
第二驱动器，用于基于用于所述第二负载的所述控制信号输出用于所述第二负载的驱动信号；
第一开关元件，由用于所述第一负载的所述驱动信号控制而开关；
第二开关元件，由用于所述第二负载的所述驱动信号控制而开关；
第一平滑电路，用于平滑从所述第一开关元件供应的第一电压并且将其输出作为所述第一输出电压；以及
第二平滑电路，用于平滑从所述第二开关元件供应的第二电压并且将其输出作为所述第二输出电压；
其中所述AD转换器将作为用于所述第一负载的所述误差电压的、用于所述第一负载的第一误差电压转换成数字电压，以在第一时序处生成作为用于所述第一负载的所述误差信号的、用于所述第一负载的第一误差信号，以及将作为用于所述第一负载的所述误差电压的、用于所述第一负载的第二误差电压转换成数字值，以在先于所述第一时序的第二时序处生成作为用于所述第一负载的所述误差信号的、用于所述第一负载的第二误差信号；
其中所述数字控制器在晚于所述第一时序的第三时序处，根据用于所述第一负载的所述第一误差信号和所述第二误差信号，生成用于所述第一负载的所述误差信号的、用于所述第一负载的预测值，并且生成用于所述第一负载的所述控制信号，使得用于所述第一负载的所述预测值位于用于所述第一负载的第一控制阈值和用于所述第一负载的第二控制阈值之间，所述用于所述第一负载的第二控制阈值小于用于所述第一负载的所述第一控制阈值；
其中所述AD转换器将作为用于所述第二负载的所述误差电压的、用于所述第二负载的第一误差电压转换成数字电压，以在第四时序处生成作为用于所述第二负载的所述误差信号的、用于所述第二负载的第一误差信号，并且将作为用于所述第二负载的所述误差电压的、用于所述第二负载的第二误差电压转换成数字值，以在先于所述第四时序的第五时序处，生成作为用于所述第二负载的所述误差信号的、用于所述第二负载的第二误差信号；并且
其中所述数字控制器在晚于所述第四时序的第六时序处，根据用于所述第二负载的所述第一误差信号和所述第二误差信号，生成用于所述第二负载的所述误差信号的、用于所述第二负载的预测值，并且生成用于所述第二负载的所述控制信号，使得用于所述第二负载的所述预测值位于用于所述第二负载的第一控制阈值和用于所述第二负载的第二控制阈值之间，所述用于所述第二负载的第二控制阈值小于用于所述第二负载的所述第一控制阈值。
14.根据权利要求13所述的电源设备，
其中所述AD转换器重复地生成用于所述第一负载的所述误差信号和用于所述第二负载的所述误差信号；
其中所述数字控制器具有用于第一负载的设置电路，所述用于第一负载的设置电路包括：用于所述第一负载的第一寄存器，存储用于所述第一负载的第一控制阈值；用于所述第一负载的第二寄存器，存储用于所述第一负载的第二控制阈值；以及用于所述第一负载的第三寄存器，设置用于所述第一负载的所述第一误差信号和用于所述第一负载的预测值之间的用于所述第一负载的预测时段的长度；
其中所述数字控制器具有用于第二负载的设置电路，所述用于第二负载的设置电路包括：用于所述第二负载的第一寄存器，存储用于所述第二负载的第一控制阈值；用于所述第二负载的第二寄存器，存储用于所述第二负载的第二控制阈值；以及用于所述第二负载的第三寄存器，设置用于所述第二负载的所述第一误差信号和用于所述第二负载的预测值之间的用于所述第二负载的预测时段的长度；并且
其中所述数字控制器在生成用于所述第一负载的所述驱动信号时使用在用于所述第一负载的所述设置电路中的所述寄存器的所述值，并且在生成用于所述第二负载的所述驱动信号时使用在用于所述第二负载的所述设置电路中的所述寄存器的所述值。
15.根据权利要求14所述的电源设备，其中所述数字控制器具有处理器，
其中所述数字控制器还包括：序列生成器，能够设置用于所述第一负载的所述控制信号的第一生成周期和用于所述第二负载的所述控制信号的第二生成周期，并且能够设置生成用于所述第一负载的所述控制信号和生成用于所述第二负载的所述控制信号的优先级；并且
当基于在所述序列生成器中设置的数据向所述处理器输出中断请求信号时，由所述数字控制器生成用于所述第一负载的所述控制信号和用于所述第二负载的所述控制信号。
16.一种半导体集成电路器件，包括：
目标电压生成电路，用于生成目标电压；
差分放大器，用于基于输出电压和所述目标电压之间的差值输出误差电压；
AD转换器，用于将所述误差电压转换成数字值并且输出所述数字值作为误差信号；以及
数字控制器，用于基于所述误差信号输出控制信号；
其中所述AD转换器将作为所述误差电压的第一误差电压转换成数字电压，以在第一时序处生成作为所述误差信号的第一误差信号，并且将作为所述误差电压的第二误差电压转换成数字值，以在位于所述第一时序之前的第二时序处生成作为所述误差信号的第二误差信号；
其中所述数字控制器在晚于所述第一时序的第三时序处，根据所述第一误差信号和所述第二误差信号，生成所述误差信号的预测值，并且生成所述控制信号，使得所述预测值位于第一控制阈值和比所述第一控制阈值小的第二控制阈值之间，并且
其中向用于生成用于开关元件的驱动信号的驱动器供应所述控制信号，所述开关元件向用于输出所述输出电压的平滑电路供应电压以便生成所述驱动信号。
17.根据权利要求16所述的半导体集成电路器件，其中所述数字控制器当所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，或者当所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定错误操作，并且输出所述确定结果。
18.根据权利要求17所述的半导体集成电路器件，
其中所述数字控制器在所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，确定作为所述错误操作的第一错误操作模式，并且在所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定作为所述错误操作的第二错误操作模式；
其中所述数字控制器在所述第一错误操作模式中通过所述控制信号进行控制以减小所述输出电压；并且
其中所述数字控制器在所述第二错误操作模式中通过所述控制信号进行控制以增加所述输出电压。
19.根据权利要求16所述的半导体集成电路器件，其中对所述AC转换器的所述误差电压进行采样的频率高于所述开关元件的开关频率。
20.根据权利要求17所述的半导体集成电路器件，其中所述数字控制器还包括：第一寄存器，用于设置所述第一控制阈值；第二寄存器，用于设置所述第二控制阈值；以及第三寄存器，用于设置在所述第一误差信号和所述预测值之间的预测时段的长度。
21.根据权利要求20所述的半导体集成电路器件，其中当检测到所述错误操作时，从外部重写在所述第一寄存器、所述第二寄存器和所述第三寄存器的至少任一个寄存器中的值。
22.根据权利要求20所述的半导体集成电路器件，其中所述AD转换器的AD转换范围是根据在其中能够设置所述第一控制阈值和所述第二控制阈值的范围。
23.根据权利要求16所述的半导体集成电路器件，其中所述数字控制器还包括：第一保持电路，用于保持在通过所述AD转换器的采样周期而变化的时序处生成的N-1个(N表示3或更大的自然数)误差信号；并且
其中所述数字控制器通过使用由所述AD转换器生成的所述误差信号和保持在所述第一保持电路中的N-1个误差信号来执行逼近第(N-1)次曲线的预测运算操作来生成所述预测值。
24.根据权利要求16所述的半导体集成电路器件，
其中所述数字控制器还包括：第二保持电路，用于保持在通过所述AD转换器的采样周期而变化的时序处生成的“c”(c表示2或更大的自然数)个所述误差信号；
其中所述数字控制器基于所述AD转换器生成的所述误差信号和保持在所述第二保持电路中的所述误差信号生成平均误差信号，并且通过使用所述平均误差信号生成预测值。
25.根据权利要求24所述的半导体集成电路，还包括：第四寄存器，用于设置“c”作为用于生成所述平均预测值的平均数目。
26.根据权利要求16所述的半导体集成电路器件，
其中所述数字控制器包括：PID控制电路，用于执行控制，使得来自所述AD转换器的所述误差信号变得接近于零；PWM信号生成电路，用于基于来自所述PID控制电路的输出生成脉冲宽度调制信号(PWM信号)；高电平生成电路，用于生成和输出高电平信号；低电平信号生成电路，用于生成和输出低电平信号；以及选择器，用于选择来自所述PWM信号生成电路的所述PWM信号的输出、来自所述高电平信号生成电路的所述高电平信号的输出、以及来自所述低电平信号生成电路的所述低电平信号的输出中的任一个输出，并且输出所选择的信号作为所述控制信号；并且
其中所述数字控制器控制使得当所述预测值小于所述第二控制阈值时由所述选择器输出所述高电平信号，控制使得当所述预测值大于所述第二控制阈值并且小于所述第一控制阈值时由所述选择器输出所述PWM信号，以及控制使得当所述预测值大于所述第一控制阈值时由所述选择器输出所述低电平信号。
27.一种半导体集成电路器件，包括：
第一目标电压生成电路，用于生成第一目标电压；
第二目标电压生成电路，用于生成第二目标电压；
第一差分放大器，用于基于向第一负载供应的第一输出电压和所述第一目标电压之间的差值输出用于第一负载的误差电压；
第二差分放大器，用于基于向第二负载供应的第二输出电压和所述第二目标电压之间的差值输出用于第二负载的误差电压；
AD转换器，用于将用于所述第一负载的所述误差电压转换成数字值以输出所述数字值作为用于所述第一负载的误差信号，以及将用于所述第二负载的所述误差电压转换成数字值以输出所述数字值作为用于所述第二负载的误差信号；以及
数字控制器，用于根据用于所述第一负载的所述误差信号输出用于所述第一负载的控制信号，以及根据用于所述第二负载的误差信号输出用于所述第二负载的控制信号；
其中所述AD转换器将作为用于所述第一负载的所述误差电压的、用于所述第一负载的第一误差电压转换成数字电压，以在第一时序处生成作为用于所述第一负载的所述误差信号的、用于所述第一负载的第一误差信号，以及将作为用于所述第一负载的所述误差电压的、用于所述第一负载的第二误差电压转换成数字值，以在位于所述第一时序之前的第二时序处生成作为用于所述第一负载的所述误差信号的、用于所述第一负载的第二误差信号；
其中所述数字控制器在晚于所述第一时序的第三时序处，根据用于所述第一负载的所述第一误差信号和所述第二误差信号，生成用于所述第一负载的所述误差信号的、用于所述第一负载的预测值，并且生成用于所述第一负载的所述控制信号，使得用于所述第一负载的所述预测值位于用于所述第一负载的第一控制阈值和用于所述第一负载的第二控制阈值之间，所述用于所述第一负载的第二控制阈值小于用于所述第一负载的所述第一控制阈值；
其中所述AD转换器将作为用于所述第二负载的所述误差电压的、用于所述第二负载的第一误差电压转换成数字电压，以在第四时序处生成作为用于所述第二负载的所述误差信号的、用于所述第二负载的第一误差信号，并且将作为用于所述第二负载的所述误差电压的、用于所述第二负载的第二误差电压转换成数字值，以在先于所述第四时序的第五时序处，生成作为用于所述第二负载的所述误差信号的、用于所述第二负载的第二误差信号；
其中所述数字控制器在晚于所述第四时序的第六时序处，根据用于所述第二负载的所述第一误差信号和所述第二误差信号，生成用于所述第二负载的所述误差信号的、用于所述第二负载的预测值，并且生成用于所述第二负载的所述控制信号，使得用于所述第二负载的所述预测值位于用于所述第二负载的第一控制阈值和用于所述第二负载的第二控制阈值之间，所述用于所述第二负载的第二控制阈值小于用于所述第二负载的所述第一控制阈值；
其中向第一驱动器供应用于所述第一负载的所述控制信号以生成用于所述第一负载的驱动信号，所述第一驱动器用于生成用于第一开关元件的所述第一负载的驱动信号，所述第一开关元件供应第一电压至用于输出所述第一输出电压的第一平滑电路；以及
其中向第二驱动器供应用于所述第二负载的所述控制信号以生成用于所述第二负载的驱动信号，所述第二驱动器用于生成用于第二开关元件的所述第二负载的驱动信号，所述第二开关元件供应第二电压至用于输出所述第二输出电压的第二平滑电路。
28.根据权利要求27所述的半导体集成电路器件，
其中所述AD转换器重复地生成用于所述第一负载的所述误差信号和用于所述第二负载的所述误差信号；
所述数字控制器具有用于第一负载的设置电路，所述用于第一负载的设置电路包括：用于所述第一负载的第一寄存器，存储用于所述第一负载的第一控制阈值；用于所述第一负载的第二寄存器，存储用于所述第一负载的第二控制阈值；以及用于所述第一负载的第三寄存器，设置用于所述第一负载的所述第一误差信号和用于所述第一负载的预测值之间的用于所述第一负载的预测时段的长度；
其中所述数字控制器具有用于第二负载的设置电路，所述用于第二负载的设置电路包括：用于所述第二负载的第一寄存器，存储用于所述第一第二负载的第一控制阈值；用于所述第二负载的第二寄存器，存储用于所述第一第二负载的第二控制阈值；以及用于所述第二负载的第三寄存器，设置在用于所述第二负载的所述第一误差信号和用于所述第二负载的预测值之间的用于所述第二负载的预测时段的长度；并且
其中所述数字控制器在生成用于所述第一负载的所述驱动信号时使用在用于所述第一负载的所述设置电路中的所述寄存器的所述值，并且在生成用于所述第二负载的所述驱动信号时使用在用于所述第二负载的所述设置电路中的所述寄存器的所述值。
29.根据权利要求28所述的半导体集成电路器件，
其中所述数字控制器具有处理器；
所述数字控制器还包括：序列生成器，能够设置用于所述第一负载的所述控制信号的第一生成周期和用于所述第二负载的所述控制信号的第二生成周期，并且能够设置生成用于所述第一负载的所述控制信号和生成用于所述第二负载的所述控制信号的优先级；并且
当基于在所述序列生成器中设置的数据向所述处理器输出中断请求信号时，由所述数字控制器生成用于所述第一负载的所述控制信号和用于所述第二负载的所述控制信号。
30.一种电源设备，包括：
多个电源电路、AD转换器和数字控制器，每个电源电路均输出输出电压，
其中每个所述电源电路包括：
目标电压生成电路，用于生成目标电压；
差分输出电路，用于基于所述输出电压和所述目标电压之间的差值输出误差电压；
驱动器，用于基于所述控制信号输出驱动信号；
开关元件，由所述驱动信号控制而开关；以及
平滑电路，用于平滑从所述开关元件供应的电压并且输出经平滑的电压作为所述输出电压，
所述AD转换器将所述误差电压转换成数字值并且输出所述数字值作为误差信号；
所述数字控制器根据所述第一误差信号和所述第二误差信号生成所述误差信号的预测值，生成所述控制信号使得所述预测值位于第一控制阈值和小于所述第一控制阈值的第二控制阈值之间，并且向所述驱动器输出所述控制信号；
其中通过在第一时序处将所述误差电压转换成数字值来生成所述第一误差信号，通过在位于所述第一时序之前的第二时序处将所述误差电压转换成数字值来生成所述第二误差信号；并且
其中在晚于所述第一时序的第三时序处获得所述预测值。
31.根据权利要求30所述的电源设备，其中所述AD转换器以分时方式向所述数字控制器输出对应于所述多个电源电路的所述误差信号；
其中所述数字控制器具有设置电路，所述设置电路的数目至少等于所述多个电源电路的数目，每个所述电源电路具有：第一寄存器，存储所述第一控制阈值；第二寄存器，存储所述第二控制阈值，以及第三寄存器，存储在所述第一误差信号和所述预测值之间的预测时段的长度；并且
其中所述数字控制器通过使用对应于所述多个电源电路的所述设置电路的所述寄存器的值来生成与所述多个电源电路中的每个电源电路对应的所述控制信号。
32.根据权利要求31所述的电源设备，
其中所述数字控制器具有处理器；
其中所述数字控制器还包括：序列生成器，能够设置用于所述第一负载的所述控制信号的第一生成周期和用于所述第二负载的所述控制信号的第二生成周期，并且能够设置生成用于所述第一负载的所述控制信号和生成用于所述第二负载的所述控制信号的优先级；并且
当基于在所述序列生成器中设置的数据向所述处理器输出中断请求信号时，由所述数字控制器生成对应于所述多个电源电路的所述控制信号。
33.根据权利要求30所述的电源设备，其中所述数字控制器在所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，或者在所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定错误操作，并且输出所述确定结果。
34.根据权利要求33所述的电源设备，其中所述数字控制器当所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，确定作为所述错误操作的第一错误操作模式，并且当所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定作为所述错误操作的第二错误操作模式；
其中所述数字控制器在所述第一错误操作模式中通过所述控制信号进行控制以减小所述输出电压；以及
其中所述数字控制器在所述第二错误操作模式中通过所述控制信号进行控制以增加所述输出电压。
35.根据权利要求30所述的电源设备，其中对所述AC转换器的所述误差电压进行采样的频率高于所述开关元件的开关频率。
36.根据权利要求33所述的电源设备，其中所述数字控制器还包括：第一寄存器，用于设置所述第一控制阈值；第二寄存器，用于设置所述第二控制阈值；以及第三寄存器，用于设置在所述第一误差信号和所述预测值之间的预测时段的长度。
37.根据权利要求36所述的电源设备，其中当检测到所述错误操作时，从外部重写在所述第一寄存器、所述第二寄存器和所述第三寄存器的至少任一个寄存器中的值。
38.根据权利要求36所述的电源设备，其中所述AD转换器的AD转换范围是根据在其中能够设置所述第一控制阈值和所述第二控制阈值的范围。
39.一种半导体集成电路器件，包括：多个误差电压检测电路、AD转换器和数字控制器，
其中每个所述误差电压检测电路包括：
目标电压生成电路，用于生成目标电压；以及
差分输出电路，用于基于所述输出电压和所述目标电压之间的差值输出误差电压；
所述AD转换器将所述误差电压转换成数字值并且输出所述数字值作为误差信号，
其中所述数字控制器根据所述第一误差信号和所述第二误差信号生成所述误差信号的预测值，并且生成控制信号，使得所述预测值位于第一控制阈值和小于所述第一控制阈值的第二控制阈值之间；并且
其中通过在第一时序处将所述误差电压转换成数字值来生成所述第一误差信号，通过在位于所述第一时序之前的第二时序处将所述误差电压转换成数字值来生成所述第二误差信号，并且在晚于所述第一时序的第三时序处获得所述预测值。
40.根据权利要求39所述的半导体集成电路器件，
其中所述AD转换器以分时方式向所述数字控制器输出对应于所述多个电源检测电路的所述误差信号；
其中所述数字控制器具有设置电路，所述设置电路的数目至少等于所述多个误差电压检测电路的数目，每个所述设置电路具有：第一寄存器，存储所述第一控制阈值；第二寄存器，存储所述第二控制阈值，以及第三寄存器，存储在所述第一误差信号和所述预测值之间的预测时段的长度；并且
其中所述数字控制器通过使用分别对应于所述多个功率误差电压检测电路的所述设置电路的所述寄存器的值来生成与所述多个误差电压检测电路对应的所述控制信号。
41.根据权利要求40所述的半导体集成电路器件，
其中所述数字控制器具有处理器；
其中所述数字控制器还包括：序列生成器，能够设置生成对应于所述多个误差电压检测电路中的每个电路的所述控制信号的周期，并且能够设置生成所述多个控制信号的优先级；并且
其中由所述数字控制器通过基于在所述序列生成器中设置的数据向所述处理器输出中断请求信号来生成所述控制信号。
42.根据权利要求39所述的半导体集成电路器件，
其中所述数字控制器当所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，或者当所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定错误操作，并且输出所述确定结果。
43.根据权利要求42所述的半导体集成电路器件，其中所述数字控制器在所述第一误差信号大于所述第一控制阈值并且所述预测值小于所述第二控制阈值时，确定作为所述错误操作的第一错误操作模式，并且在所述第一误差信号小于所述第二控制阈值并且所述预测值大于所述第一控制阈值时，确定作为所述错误操作的第二错误操作模式；
其中所述数字控制器在所述第一错误操作模式中通过所述控制信号进行控制以减小所述输出电压；并且
其中所述数字控制器在所述第二错误操作模式中通过所述控制信号进行控制以增加所述输出电压。
44.根据权利要求39所述的半导体集成电路器件，其中对所述AC转换器的所述误差电压进行采样的频率高于所述开关元件的开关频率。
45.根据权利要求42所述的半导体集成电路器件，其中所述数字控制器还包括：第一寄存器，用于设置所述第一控制阈值；第二寄存器，用于设置所述第二控制阈值；以及第三寄存器，用于设置在所述第一误差信号和所述预测值之间的预测时段的长度。
46.根据权利要求45所述的半导体集成电路器件，其中当检测到所述错误操作时，从外部重写在所述第一寄存器、所述第二寄存器和所述第三寄存器的至少任一个寄存器中的值。
47.一种半导体集成电路器件，使用多个误差信号、生成所述误差信号的预测值、并且输出用于控制向负载供应的输出电压的控制信号，使得所述预测值位于第一控制阈值和比所述第一控制阈值小的第二控制阈值之间，所述多个误差信号均通过将基于输出电压和目标电压之间的差值的误差电压转换成数字值而获得，并且所述多个误差信号的生成时序彼此不同。
CN201310159723.1A 2012-04-20 2013-04-22 半导体集成电路器件、电源设备以及控制电源设备的方法 Expired - Fee Related CN103378734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012096467A JP5979955B2 (ja) 2012-04-20 2012-04-20 半導体集積回路装置、電源装置及び電源装置の制御方法
JP2012-096467 2012-04-20

Publications (2)

Publication Number Publication Date
CN103378734A true CN103378734A (zh) 2013-10-30
CN103378734B CN103378734B (zh) 2017-07-18

Family

ID=49379437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310159723.1A Expired - Fee Related CN103378734B (zh) 2012-04-20 2013-04-22 半导体集成电路器件、电源设备以及控制电源设备的方法

Country Status (3)

Country Link
US (3) US9658631B2 (zh)
JP (1) JP5979955B2 (zh)
CN (1) CN103378734B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107643705A (zh) * 2016-07-20 2018-01-30 富士通天株式会社 控制设备和模数转换控制方法
CN110100381A (zh) * 2016-12-23 2019-08-06 瑞士优北罗股份有限公司 单电感器多输出调节器的改进

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979955B2 (ja) * 2012-04-20 2016-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路装置、電源装置及び電源装置の制御方法
JP6313018B2 (ja) * 2013-11-13 2018-04-18 ルネサスエレクトロニクス株式会社 設計支援装置、半導体装置及びコンパイルプログラム
US9912229B2 (en) * 2013-12-31 2018-03-06 Texas Instruments Incorporated Multiple output integrated power factor correction
US9893602B2 (en) 2014-02-26 2018-02-13 Infineon Technologies Austria Ag Switched-mode power converter with sampled feedback signal
JP6614787B2 (ja) * 2015-04-09 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置
JP6524863B2 (ja) * 2015-08-28 2019-06-05 Tdk株式会社 制御回路およびスイッチング電源装置
US10236773B2 (en) 2016-09-30 2019-03-19 Cypress Semiconductor Corporation Low quiescent current DC-to-DC converter with increased output voltage accuracy
JP7000989B2 (ja) * 2018-05-21 2022-01-19 オムロン株式会社 制御システム
KR101978268B1 (ko) * 2018-07-03 2019-08-28 현대오트론 주식회사 배터리 관리 시스템의 고장 진단 회로
CN111614242B (zh) * 2020-06-11 2021-10-01 深圳成为控股有限公司 具有防雷击功能的高功率因数5g通信基站的电源
TWI742830B (zh) * 2020-09-01 2021-10-11 亞源科技股份有限公司 具數位信號隔離之網路通訊電源供應器
CN113014090B (zh) * 2021-04-08 2021-10-29 广东工业大学 一种高增益变换器的控制方法及控制电路
JP2022173060A (ja) 2021-05-06 2022-11-17 旭化成エレクトロニクス株式会社 Ａｄ変換器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125286A (ja) * 2006-11-14 2008-05-29 Shindengen Electric Mfg Co Ltd スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム
CN102035555A (zh) * 2010-12-29 2011-04-27 杭州矽力杰半导体技术有限公司 一种模数转换器、转换方法及应用其的数字电源控制器
CN102055332A (zh) * 2009-10-15 2011-05-11 英特赛尔美国股份有限公司 滞后控制降压-升压变换器
JP2011166959A (ja) * 2010-02-10 2011-08-25 Fuji Electric Co Ltd デジタル制御スイッチング電源装置
JP2011239495A (ja) * 2010-05-06 2011-11-24 Toyota Motor Corp 電源装置およびその制御方法
CN102332919A (zh) * 2011-07-21 2012-01-25 北京交通大学 一种模数转换器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092863A (en) * 1977-01-12 1978-06-06 Johnson & Johnson Electronic thermometer circuit
US5638005A (en) * 1995-06-08 1997-06-10 Schlumberger Technologies Inc. Predictive waveform acquisition
JP4020735B2 (ja) * 2002-09-17 2007-12-12 新電元工業株式会社 スイッチング電源
US7710092B2 (en) * 2003-02-10 2010-05-04 Power-One, Inc. Self tracking ADC for digital power supply control systems
US7777461B2 (en) * 2005-10-31 2010-08-17 Chil Semiconductor Corporation Power supply and controller circuits
US7787263B2 (en) * 2007-05-18 2010-08-31 Texas Instruments Incorporated Methods and apparatus to control a digital power supply
JP5077069B2 (ja) * 2008-05-27 2012-11-21 株式会社デンソー 回路システム及び回路システムの電源電圧制御方法
JP5086940B2 (ja) * 2008-08-29 2012-11-28 ルネサスエレクトロニクス株式会社 電源制御装置と電源制御方法
JP5523733B2 (ja) * 2009-04-21 2014-06-18 ルネサスエレクトロニクス株式会社 電源制御装置および電源制御方法
JP5493716B2 (ja) * 2009-10-30 2014-05-14 富士電機株式会社 デジタル制御スイッチング電源装置
JP2012080756A (ja) * 2010-09-07 2012-04-19 Renesas Electronics Corp スイッチングレギュレータ用集積回路装置及びその設計方法
JP5979955B2 (ja) * 2012-04-20 2016-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路装置、電源装置及び電源装置の制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125286A (ja) * 2006-11-14 2008-05-29 Shindengen Electric Mfg Co Ltd スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム
CN102055332A (zh) * 2009-10-15 2011-05-11 英特赛尔美国股份有限公司 滞后控制降压-升压变换器
JP2011166959A (ja) * 2010-02-10 2011-08-25 Fuji Electric Co Ltd デジタル制御スイッチング電源装置
JP2011239495A (ja) * 2010-05-06 2011-11-24 Toyota Motor Corp 電源装置およびその制御方法
CN102035555A (zh) * 2010-12-29 2011-04-27 杭州矽力杰半导体技术有限公司 一种模数转换器、转换方法及应用其的数字电源控制器
CN102332919A (zh) * 2011-07-21 2012-01-25 北京交通大学 一种模数转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107643705A (zh) * 2016-07-20 2018-01-30 富士通天株式会社 控制设备和模数转换控制方法
CN107643705B (zh) * 2016-07-20 2020-03-27 富士通天株式会社 控制设备和模数转换控制方法
CN110100381A (zh) * 2016-12-23 2019-08-06 瑞士优北罗股份有限公司 单电感器多输出调节器的改进
CN110100381B (zh) * 2016-12-23 2021-11-12 瑞士优北罗股份有限公司 单电感器多输出调节器的改进

Also Published As

Publication number Publication date
US20130278059A1 (en) 2013-10-24
US20170222540A1 (en) 2017-08-03
JP2013225966A (ja) 2013-10-31
CN103378734B (zh) 2017-07-18
US10903735B2 (en) 2021-01-26
JP5979955B2 (ja) 2016-08-31
US9658631B2 (en) 2017-05-23
US9973074B2 (en) 2018-05-15
US20180248469A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
CN103378734A (zh) 半导体集成电路器件、电源设备以及控制电源设备的方法
US8487600B2 (en) Continuous-time digital controller for high-frequency DC-DC converters
Liu et al. Recent developments in digital control strategies for DC/DC switching power converters
US20060055574A1 (en) Digital controller for high-frequency switching power supplies
US20060279350A1 (en) System and method for power management with scalable channel voltage regulation
CN112042094B (zh) 自动相移和动态导通时间控制电流平衡多相恒定导通时间降压变换器
JP6374575B2 (ja) 高周波オンパッケージ電圧レギュレータ
US9444333B2 (en) Auto-tuning switching regulator
US9086707B2 (en) System and method for modulating a duty cycle of a switching mode power supply
Halivni et al. Digital controller for high-performance multiphase VRM with current balancing and near-ideal transient response
Chui et al. A programmable integrated digital controller for switching converters with dual-band switching and complex pole-zero compensation
Cliquennois et al. A 65-nm, 1-A buck converter with multi-function SAR-ADC-based CCM/PSK digital control loop
KR20070042969A (ko) 스위칭 레귤레이터의 제어 회로 및 이를 이용한 전원 장치및 전자 기기
Lin et al. Digital multiphase buck converter with current balance/phase shedding control
Barai et al. Dual-mode multiple-band digital controller for high-frequency DC–DC converter
TWI571722B (zh) 用於經切換模式調節器的預測性電流回饋之系統與方法
Shenoy et al. Power supply aware computing
Saggini et al. Fully-digital hysteretic voltage-mode control for dc-dc converters based on asynchronous sampling
Radic Practical volume-reduction strategies for low-power high-frequency switch mode power supplies
US20190326816A1 (en) Apparatus for Power Converter with Efficient Switching and Associated Methods
CN103312195B (zh) 电源转换器的控制装置及其控制方法
Hong et al. A 10-MHz current-mode constant on-time boost converter with a translinear loop-based current sensor
Chekuri et al. Performance based tuning of an inductive integrated voltage regulator driving a digital core against process and passive variations
CN103312196B (zh) 电源转换器的控制装置及其控制方法
Chebli et al. Adjustable input self-strobed delay line ADC intended to implantable devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170718

Termination date: 20190422

CF01 Termination of patent right due to non-payment of annual fee