CN103367589A - 用于制造含Ga的第III族氮化物半导体的方法 - Google Patents

用于制造含Ga的第III族氮化物半导体的方法 Download PDF

Info

Publication number
CN103367589A
CN103367589A CN2013100863209A CN201310086320A CN103367589A CN 103367589 A CN103367589 A CN 103367589A CN 2013100863209 A CN2013100863209 A CN 2013100863209A CN 201310086320 A CN201310086320 A CN 201310086320A CN 103367589 A CN103367589 A CN 103367589A
Authority
CN
China
Prior art keywords
group iii
nitride semiconductor
iii nitride
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100863209A
Other languages
English (en)
Other versions
CN103367589B (zh
Inventor
奥野浩司
小盐高英
柴田直树
天野浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103367589A publication Critical patent/CN103367589A/zh
Application granted granted Critical
Publication of CN103367589B publication Critical patent/CN103367589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

公开了一种用于制造具有降低的穿透位错的含Ga的第III族氮化物半导体的方法。在衬底上形成包括AlGaN的处于多晶、非晶、或多晶/非晶混合状态的缓冲层。在比在缓冲层上生长含Ga的第III族氮化物半导体的单晶的温度高的温度下并且在含Ga的第III族氮化物半导体不生长的温度下，对其上形成有缓冲层的衬底进行热处理，以使得缓冲层的晶核密度相比热处理之前的密度降低。在热处理之后，将衬底的温度降低至含Ga的第III族氮化物半导体生长的温度，维持该温度，并且在缓冲层上生长含Ga的第III族氮化物半导体。

Description

用于制造含Ga的第III族氮化物半导体的方法
技术领域
本发明涉及用于制造具有降低的穿透位错的含Ga的第III族氮化物半导体的方法。
背景技术
通常已知通过金属有机化学气相沉积法(在下文中称为“MOCVD法”)在蓝宝石衬底上形成低温缓冲层并且在缓冲层上生长GaN的方法。
例如，在JP-A-2005-19872中，将蓝宝石衬底在1135℃下进行热处理以清洁蓝宝石衬底的表面，将衬底温度降低到515℃，形成了包括厚度为20nm的GaN的缓冲层，将衬底温度增加到1075℃，从而在蓝宝石衬底上形成了GaN的微晶体。此后，维持该温度，使得氢气比大于氮气比，并且使用GaN的微晶体作为核来小晶面生长GaN。此后，将衬底温度降低至1005℃，使得氮气比大于氢气比，使得在水平方向上容易生长，从而生长GaN以填充小晶面之间的间隔。从而，获得了具有降低的穿透位错密度的GaN。
在JP-A-2005-183524的实施例3中，在1200℃下对蓝宝石衬底进行热清洁，将衬底温度设置为1200℃，外延生长AlN，并且形成厚度为0.7μm的单晶底层102。将衬底温度降低至1150℃，外延生长厚度为100nm或更小的AlGaN层103，并且通过在1350℃下维持衬底温度10分钟来进行退火处理。然后，将衬底温度降低至1150℃，并且生长AlGaN层104。从而，降低了AlGaN层的穿透位错密度。
然而，JP-A-2005-19872的方法是一种如下的方法：在低温下形成包括厚度为20nm的超薄GaN的低温缓冲层之后，将温度增加至能够生长GaN的温度以形成GaN微晶体，并且随后，小晶面生长GaN。因此，在形成低温缓冲层之后，衬底的温度仅增加至能够生长GaN的温度，并且因此，微晶体的晶核很小。因此，穿透位错的发生起源的密度仍较大。
JP-A-2005-183524的方法是如下的方法：在衬底11上外延生长厚度为0.7μm的底层12，并且因此底层12是微晶体。此外，在微晶体的底层102上外延生长AlGaN层103，并且因此AlGaN层103是微晶体。在已形成AlGaN层103的阶段进行退火有助于AlGaN层103中的位错的移动，从而减少穿透位错(第0032段)。
因此，JP-A-2005-183524，没有增加处于多晶、非晶或多晶/非晶混合状态的缓冲层中的晶核，并且没有抑制待生长的目标半导体层中的穿透位错密度的形成。
JP-A-2005-19872涉及用于获得用于小晶面生长的晶核的热处理并且没有降低穿透位错的发生起源的密度。
发明内容
本发明的一个目的是通过减小穿透位错的发生起源的密度来使得待生长的目标半导体的穿透位错密度均匀并且降低。
第一发明是一种用于在包括不同于第III族氮化物半导体的材料的衬底上生长第III族氮化物半导体的方法，该方法包括：
在衬底上形成包含AlN或AlxGa1-xN(0＜x＜1)的处于多晶、非晶、或多晶与非晶混合状态的缓冲层；
在比在缓冲层上生长含Ga的第III族氮化物半导体的单晶的温度高的温度下并且在含Ga的第III族氮化物半导体不生长的温度下，对其上形成有缓冲层的衬底进行热处理，以使得缓冲层的晶核密度相比热处理之前的密度降低；
在热处理之后，将衬底的温度降低至含Ga的第III族氮化物半导体的单晶生长的温度，并且保持该温度；以及
通过MOCVD法在缓冲层上生长含Ga的第III族氮化物半导体。
缓冲层是AlN或AlxGa1-xN(0＜x＜1)。热处理温度理想地为1250℃或更高。当热处理温度落在该范围内时，该温度高于含的Ga第III族氮化物半导体的单晶生长的温度，并且半导体根本不生长。热处理温度理想地为1250℃至1700℃。在热处理温度超过1700℃的情况下，在衬底(如蓝宝石)中产生损害，这是不期望的。热处理温度可以为1300℃至1500℃。可以通过溅射形成缓冲层，并且可以通过MOCVD法形成缓冲层。在通过MOCVD法形成缓冲层的情况下，衬底温度理想地为300℃至600℃。缓冲层的厚度理想地为1nm至100nm。当形成温度为300℃至600℃并且所沉积的AlN和AlGaN的厚度在上述范围内时，形成多晶、非晶、或多晶与非晶混合状态的混合状态。该状态成为用于在不同种类的衬底上外延生长第III族氮化物半导体的低温形成的缓冲层的状态。
理想地，在使氢气和氨气流动的状态下进行热处理。当将该状态下的缓冲层加热至1250℃或更高时，通过固相生长使相邻的晶粒彼此聚集以形成大晶粒。具体地，缓冲层成为较大单晶的晶核的聚集体。待外延生长在缓冲层上的含Ga的第III族氮化物半导体顺应晶核的晶格并且外延生长。因为所生长的半导体在晶核的晶界处聚集，所以在晶界处容易发生穿透位错。然而，因为晶核大，所以穿透位错的发生起源的密度降低。因此，可以从最初降低所生长的半导体中的穿透位错密度。
衬底的材料可以使用任何材料，只要是能够生长第III族氮化物半导体的材料即可。例如，可以使用蓝宝石、SiC、Si、ZnO等作为衬底。含Ga的第III族氮化物半导体可以是四元的AlGaInN、三元的AlGaN或InGaN以及二元的GaN，各自具有任选的组成比但包含Ga作为必要组分。在这些半导体中，可以使用第13族元素(第3B族元素)B或Tl来代替Al、Ga和In的一部分，并且可以使用第15族元素(第5B族元素)P、As、Sb和Bi来代替N的一部分。这些半导体可以包含n型杂质和p型杂质。通常使用Si作为n型杂质，并且通常使用Mg作为p型杂质。
根据本发明，在衬底上沉积AlN或AlxGa1-xN(0＜x＜1)以形成处于多晶、非晶或多晶与非晶混合状态的缓冲层，在比在缓冲层上生长含Ga的第III族氮化物半导体的单晶的温度高的温度下并且在该半导体不生长的温度下进行热处理，以使得缓冲层的晶核密度相比热处理之前的密度降低。因此，为了晶体生长，含Ga的第III族氮化物半导体顺应晶格，并且待生长的晶核变大，从而降低晶界密度。因此，穿透位错的发生起源的密度降低。因此，可以从最初降低所获得的半导体中的穿透位错密度。
附图说明
图1是示出通过根据本发明的实施例的制造方法的缓冲层的表面粗糙度与热处理温度之间的关系的特性图；
图2是示出通过根据本发明的实施例的制造方法的缓冲层的晶核密度与热处理温度之间的关系的特性图；
图3是示出通过根据本发明的实施例的制造方法的在生长期间衬底的温度变化的特性图；
图4是示出通过常规制造方法的在生长期间衬底的温度变化的特性图；
图5是示出通过根据本发明的实施例的制造方法制造的发光元件的结构图；
图6是示出发光元件的制造过程的元件的横截面图。
具体实施方式
下面，通过参照附图来描述本发明的具体实施例，但是本发明不应被视为限于这些实施例。
(实施例1)
该实施例是如下的实施例：通过MOCVD法在具有c面作为主表面的蓝宝石衬底上形成包含AlN的缓冲层，并且在热处理之后，生长GaN。晶体生长方法是金属有机化学气相沉积法(MOCVD法)。所使用的气体如下。使用氢或氮(H2或N2)作为载气，使用氨气(NH3)作为氮源，使用三甲基镓(Ga(CH3)3：在下文中称为“TMG”)作为Ga源，并且使用三甲基铝(Al(CH3)3：在下文中称为“TMA”)作为Al源。
描述由缓冲层的热处理引起的晶核的变化。将蓝宝石衬底放置在MOCVD装置中，在使氢气流动的同时将衬底温度(TSUB)从室温增加至1180℃，从而加热和清洁蓝宝石衬底，并且除去蓝宝石衬底的表面上的附着物。通过MOCVD法将衬底温度设置为400℃，TMA和氨气与氢气一起流入，并且在蓝宝石衬底上形成包含AlN的10nm厚缓冲层。停止供给TMG，在使氢气(载气)和氨气流动的同时将衬底温度增加至热处理温度，并且维持该状态2分钟以对缓冲层进行热处理。
通过将缓冲层的热处理温度改变为400℃、920℃、1020℃、1080℃、1150℃、1300℃和1400℃来制造多个样品。测量热处理之后的缓冲层的表面的AFM图像。从AFM图像测量缓冲层的表面粗糙度与热处理温度之间的关系。图1示出了所获得的结果。此外，测量缓冲层的晶核密度与热处理温度之间的关系。图2示出了所获得的结果。表面粗糙度如下所示。获得了凸部的高度与凹部的深度的平均值，并且表面粗糙度表示为凸部的高度与凹部的深度的平均值的偏差的均方根(rms)。从图1和图2可以看出，当热处理温度落在400℃至1150℃的范围内时，表面粗糙度随着温度的增大而增大。另一方面，从图1和图2中可以看出，当热处理温度为1300℃或更高时，缓冲层的表面粗糙度降低至0.68nm或更小，其接近形成缓冲层时的表面粗糙度(0.5nm)。还可以看出，随着热处理温度的增加，晶核密度以指数函数降低。可以看出，当热处理温度为1300℃或更高时，晶核密度降低至7×1010/cm2或更小。此外，根据AFM图像，随着热处理温度的增大，各个晶核变大，并且晶核密度降低。特别地，与在400℃下形成缓冲层的情况相比，在热处理温度为1300℃和1400℃的情况下，晶核显著变大，并且晶核密度显著降低。从上述事实可以看出，热处理温度为1250℃或更高，并且理想地为1300℃或更高。
将缓冲层在1300℃下热处理2分钟之后，在缓冲层上生长GaN。图3示出了生长半导体时蓝宝石衬底的控制温度的时间变化。在1250℃或更高的1300℃下对包含AlN的缓冲层进行热处理之后，衬底温度从1300℃降低至1100℃，在使作为载气的氢气流动同时使原料气体TMG和氨气流动以生长厚度为3μm的无杂质的GaN。由于缓冲层的晶核密度降低，所以穿透位错的发生起源密度降低，并且因此，生长在缓冲层上的GaN中的穿透位错减少。
缓冲层的形成温度为400℃，但是在300℃至600℃的温度范围内，缓冲层为多晶、非晶或多晶与非晶的混合状态，并且因此可以使用该温度范围。缓冲层的厚度为10nm，但是可以在1nm至100nm的范围内。当厚度落在该范围内时，可以使得缓冲层为多晶、非晶或多晶与非晶的混合状态。
本发明不是：将衬底温度从形成缓冲层的较低温度增加至待生长在缓冲层上的含Ga的第III族氮化物半导体生长的温度1100℃，并且在此温度下生长含Ga的第III族氮化物半导体，如图4所示。本发明是：在生长含Ga的第III族氮化物半导体之前，将缓冲层的温度增加至含Ga的第III族氮化物半导体的单晶不能生长的温度(即，超过单晶可以适当地生长的温度的并且半导体不生长的温度)，然后进行热处理，如图3所示。因此，与直接生长含Ga的第III族氮化物半导体的情况相比，缓冲层的晶核变大，并且晶核密度降低。因此，降低缓冲层中的穿透位错的发生起源的密度，并且可以降低待生长的含Ga的第III族氮化物半导体的穿透位错密度。因此，当缓冲层的热处理温度是比待生长在缓冲层上的含Ga的第III族氮化物半导体的单晶生长的温度高的温度并且是半导体不生长的温度时，可以降低待生长的半导体的穿透位错密度。从这一观点来看，热处理温度为1250℃至1700℃，并且理想地为1300℃至1700℃。热处理保持时间为2分钟，但可以是1秒。理想地，保持时间在1秒至3小时的范围内。
除AlN以外，缓冲层可以使用AlxGa1-xN(0＜x＜1)。在待生长在缓冲层上的含Ga的第III族氮化物半导体为AlGaN(0＜x＜1)的情况下，从晶格相配(Lattice conformity)的观点出发，理想地，缓冲层是AlxGa1-xN(0＜x＜1)。生长单晶形式的目标半导体AlGaN(0＜x＜1)的温度为100℃或更高，并且生长单晶形式的目标半导体AlGaN(0＜x＜1)的温度是比缓冲层的热处理温度(例如，1300℃)低的温度。在MOCVD室中的压力理想地低于100kPa(常压)。压力为50kPa或更低，理想地为35kPa或更低，并且更理想地为20kPa或更低。含Al的有机金属气体具有高反应性。因此，在原料气体到达衬底之前发生反应，并且形成不利于目标半导体的晶体生长的化合产物。由于这个原因，理想的是压力低。当压力是已降低的压力并且增加原料气体的流量时，抑制了到达衬底之前的反应，并且使衬底上的高效率单晶生长成为可能。在包含AlN的缓冲层上生长单晶AlGaN之后，可以生长目标半导体的GaN。层之间的AlGaN缓冲了缓冲层中的AlN与GaN之间的晶格失配，并且因此，还提高了目标GaN的结晶度。
可以通过溅射形成缓冲层。在这种情况下，衬底温度理想地为300℃至600℃。
下面描述使用本发明的方法制造的发光元件。图5是示出使用本发明的制造方法的发光元件1的构造的图。发光元件1具有如下结构：通过包含AlN的缓冲层120在蓝宝石衬底100上层叠有包括第III族氮化物半导体的n型接触层101、ESD层(电击穿电压改善层)102、n层侧覆层(在下文中称为“n型覆层”)103、发光层104、p层侧覆层(在下文中称为“p型覆层”)106以及p型接触层107；在p型接触层107上形成有p电极108；并且在n型接触层101的通过从P型接触层107侧蚀刻所露出的部分区域上形成有n电极130。
n型接触层101是具有1×1018/cm3或更大的Si浓度的n-GaN。n型接触层101的穿透位错密度为5×108/cm2或更小，厚度为1μm或更厚。为了实现与n电极130的良好接触，n型接触层101可以由具有不同载流子浓度的多个层构成。
ESD层102具有从n型接触层101侧起的第一ESD层110、第二ESD层111、第三ESD层112和第四ESD层113的4层结构。第一ESD层110是具有1×1016/cm3至1×1017/cm3的Si浓度的n-GaN。第一ESD层110的厚度为200nm至1000nm。
第二ESD层111是掺杂Si的GaN，并且由Si浓度(/cm3)和膜厚度(nm)的乘积定义的特征值为0.9×1020(nm/cm3)至3.6×1020(nm/cm3)。例如，在第二ESD层111的厚度为30nm的情况下，Si浓度为3.0×1018/cm3至1.2×1019/cm3。
第三ESD层112是非掺杂GaN。第三ESD层112的厚度为50nm至200nm。虽然第三ESD层没有掺杂，但是通过剩余载流子所产生的载流子浓度是1×1016/cm3至1×1017/cm3。在载流子浓度为5×1017/cm3或更小的范围内，第三ESD层112可以掺杂有Si。
第四ESD层是掺杂Si的GaN，并且由Si浓度(/cm3)和膜厚度(nm)的乘积定义的特征值为0.9×1020(nm/cm3)至3.6×1020(nm/cm3)。例如，在第四ESD层113的厚度为30nm的情况下，Si浓度为3.0×1018/cm3至1.2×1019/cm3。
n型覆层103具有依次层叠有厚度为4nm的非掺杂In0.077Ga0.923N层131、厚度为1nm的非掺杂GaN层134、厚度为0.8nm的Al0.2Ga0.8N层132以及厚度为1.6nm的掺杂Si的n-GaN层133的四层的超晶格结构，所得层叠体构成一个单元，并且该单元结构重复层叠15次。然而，n型覆层103是首先形成的层(即，接触第四ESD层113的层)构成In0.077Ga0.923层131以及最后形成的层(即，接触发光层104的层)构成n-GaN层133的层。n型覆层103的总厚度为111nm。In0.077Ga0.923层131的厚度可以为1.5nm至5.0nm。非掺杂GaN层134的厚度可以是0.3nm至2.5nm。可以使用掺杂Si的GaN层。Al0.2Ga0.8N层132的厚度可以是0.3nm至2.5nm。n-GaN层的厚度可以是0.3nm至2.5nm。
发光层104(或者称为“活性层”)具有依次层叠有厚度为2.4nm的Al0.05Ga0.95N层141、厚度为3.2nm的In0.2Ga0.8N层142、厚度为0.6nm的GaN层143以及厚度为0.6nm的Al0.2Ga0.8N层144的四层的MQW结构，所得层叠体构成一个单元，并且该单元结构重复层叠8次。然而，发光层104是首先形成的层(即，接触n型覆层103的层)构成Al0.05Ga0.95层141以及最后形成的层(即，接触p型覆层106的层)构成AI0.2Ga0.8N层144的层。发光层104的总厚度为54.4nm。构成发光层104的所有层都是非掺杂层。
p型覆层106具有依次层叠有厚度为1.7nm的p-In0.05Ga0.95N层161和厚度为3.0nm的p-Al0.3Ga0.7N层162的结构，所得层叠体构成一个单元，并且该单元结构重复层叠7次。然而，首先形成的层(即，接触发光层104的层)构成p-In0.05Ga0.95N层161，并且最后形成的层(即，接触p型接触层107的层)构成p-Al0.3Ga0.7N层162。p型覆层106的总厚度为32.9nm。Mg用作p型杂质。
p型接触层107为掺杂Mg的p-GaN。为了实现与p电极的良好接触，p型接触层107可以由具有不同载流子浓度的多个层构成。
下面通过参照图6来描述发光元件1的制造方法。在图6中省略了图5中示出的超晶格周期结构的指示。
所使用的晶体生长法是金属有机化学气相沉积法(MOCVD法)。所使用的气体如下。使用氢或氮(H2或N2)作为载气，使用氨气(NH3)作为氮源，使用三甲基镓(Ga(CH3)3：在下文中称为“TMG”)作为Ga源，使用三甲基铟(In(CH3)3：在下文中称为“TMI”)作为In源，使用三甲基铝(AI(CH3)3：在下文中称为“TMA”)作为Al源，使用硅烷(SiH4)作为n型掺杂剂气体，并且使用环戊二烯基镁(Mg(C5H5)2：在下文中称为“CP2Mg”)作为p型掺杂剂气体。
在氢气氛中加热蓝宝石衬底100以进行清洁并且移除蓝宝石衬底100的表面上的附着物。使用MOCVD法，将TMA和氨气与载气一起流入，将衬底温度设置为400℃，在蓝宝石衬底100上形成包含AlN的缓冲层120。停止供给TMA，在使氢气(载气)和氨气流动的同时将衬底温度增加至1300℃，维持该状态2分钟，并且对缓冲层进行热处理。将衬底温度降低至1100℃，并且当温度达到1100℃时，使用TMG和氨气作为原料气体并且使用硅烷气体作为杂质气体，在缓冲层120上直接形成包括Si浓度为4.5×1018cm-3的GaN的n型接触层101(图6(a))。n型接触层101的穿透位错密度是5×108/cm2或更少，厚度为1μm或更厚。
以下面的方式形成ESD层。通过MOCVD法在n型接触层101上形成第一ESD层110(即，厚度为200nm至1000nm并且Si浓度为1×1016/cm3至5×1017/cm3的n-GaN)。将生长温度设置为900℃或更高以获得具有低凹坑密度的良好品质的晶体。理想地，当生长温度为1000℃或更高时，获得更好品质的晶体。
通过MOCVD法在第一ESD层110上形成作为具有由Si浓度(/cm3)和膜厚度(nm)的乘积定义的0.9×1020(nm/cm3)至3.6×1020(nm/cm3)的特征值的n-GaN的第二ESD层111。将生长温度设置为800℃至950℃。通过MOCVD法在第二ESD层111上形成作为厚度为50nm至200nm的非掺杂GaN的第三ESD层112。将生长温度设置为800℃至950℃以获得具有5×1017/cm3或更小的载流子浓度的晶体。
通过MOCVD法在第三ESD层112上形成作为具有由Si浓度(/cm3)和膜厚度(nm)的乘积定义的0.9×1020(nm/cm3)至3.6×1020(nm/cm3)的特征值的n-GaN的第四ESD层113。将生长温度设置为800℃至950℃。通过上述步骤在n型接触层101上形成ESD层102(图6(b))。
通过MOCVD法在ESD层102上形成n型覆层103。包括作为构成n型覆层103的层的厚度为4nm的非掺杂In0.077Ga0.923N层131、厚度为0.8nm的非掺杂Al0.2Ga0.8N层132以及厚度为1.6nm的掺杂Si的n-GaN层133的周期性结构重复地形成15个周期。通过将衬底温度设置为830℃并且供给硅烷气体、TMG、TMI和氨来形成In0.077Ga0.923N层131。通过将衬底温度设置为830℃并且供给TMG和氨来形成非掺杂GaN层134。通过将衬底温度设置为830℃并且供给TMA、TMG和氨来形成Al0.2Ga0.8N层132。通过将衬底温度设置为830℃并且供给TMG和氨来形成n-GaN层133。
在n型覆层103上形成发光层104。通过重复作为构成发光层104的层的Al0.05Ga0.95N层141、In0.2Ga0.8N层142、GaN层143和Al0.2Ga0.8N层144的四层的周期性结构8次来形成发光层104。将Al0.05Ga0.95N层141的生长温度设置为在800℃至950℃的范围内的任意温度，将In0.2Ga0.8N层142、GaN层143和Al0.2Ga0.8N层144的生长温度设置为770℃。在每个层的生长中，可以将生长每一层的衬底温度设置为恒定温度770℃。供给相应的原料气体以形成发光层104。
在发光层104上形成n型覆层106。通过将衬底温度设置为855℃并且供给CP2Mg、TMI、TMG及氨来形成厚度为1.7nm的p-In0.05Ga0.95N层161，通过将衬底温度设置为855℃并且供给CP2Mg、TMA、TMG和氨来形成厚度为3.0nm的p-Al0.3Ga0.7N层162，并且这些步骤被重复7次以层叠这些层。
通过将衬底温度设置为1000℃并且使用TMG、氨和CP2Mg，在p型覆层106上形成包括以1×1020cm-3的量掺杂有Mg的p型GaN、厚度为50nm的p型接触层107。从而，形成了图6(c)所示的元件结构。在p型接触层107中的Mg浓度可以使用1×1019cm-3至1×1021cm-3的范围内的浓度。p型接触层107的厚度可以为10nm至100nm。
通过热处理活化Mg之后，从p型接触层107的表面侧进行干法蚀刻以形成到达n型接触层101的沟槽。在p型接触层107的表面上形成包括Rh/Ti/Au(从p型接触层107侧依次层叠的结构)的p电极108，在通过干法蚀刻在沟槽底部上露出的n型接触层101上形成包括V/Al/Ti/Ni/Ti/Au(从n型接触层101侧依次层叠的结构)的n电极130。从而，制造出图5所示的发光元件1。
本发明可以用于第III族氮化物半导体发光元件的制造方法中。

Claims (8)

1.一种用于在衬底上生长第III族氮化物半导体的方法，所述衬底包括不同于所述第III族氮化物半导体的材料，所述方法包括：
在所述衬底上形成处于多晶、非晶、或多晶与非晶混合状态的缓冲层，所述缓冲层包含AlN或AlxGa1-xN(0＜x＜1)；
在比在所述缓冲层上生长含Ga的第III族氮化物半导体的单晶的温度高的温度下并且在所述含Ga的第III族氮化物半导体不生长的温度下，对其上形成有所述缓冲层的所述衬底进行热处理，以使所述缓冲层的晶核密度相比所述热处理之前的密度降低；
在所述热处理之后，将所述衬底的温度降低至所述含Ga的第III族氮化物半导体的单晶生长的温度，并且保持所述温度；以及
通过MOCVD法在所述缓冲层上生长所述含Ga的第III族氮化物半导体。
2.根据权利要求1所述的用于生长第III族氮化物半导体的方法，其中所述含Ga的第III族氮化物半导体不生长的温度为1250℃或更高。
3.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中在使氢气和氨气流动的状态下进行所述热处理。
4.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中通过MOCVD法在300℃至600℃的范围内的衬底温度下形成所述缓冲层。
5.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中通过溅射形成所述缓冲层。
6.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中所述缓冲层的厚度为1nm至100nm。
7.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中所述衬底包括蓝宝石衬底。
8.根据权利要求1或权利要求2所述的用于生长第III族氮化物半导体的方法，其中所述含Ga的第III族氮化物半导体包括GaN。
CN201310086320.9A 2012-03-29 2013-03-18 用于制造含Ga的第III族氮化物半导体的方法 Active CN103367589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-077882 2012-03-29
JP2012077882A JP5874495B2 (ja) 2012-03-29 2012-03-29 Ｇａを含むＩＩＩ族窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
CN103367589A true CN103367589A (zh) 2013-10-23
CN103367589B CN103367589B (zh) 2016-01-20

Family

ID=49235576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310086320.9A Active CN103367589B (zh) 2012-03-29 2013-03-18 用于制造含Ga的第III族氮化物半导体的方法

Country Status (4)

Country Link
US (1) US9190268B2 (zh)
JP (1) JP5874495B2 (zh)
CN (1) CN103367589B (zh)
TW (1) TWI521733B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190915A (zh) * 2013-11-07 2015-12-23 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法
WO2017121232A1 (zh) * 2016-01-15 2017-07-20 厦门市三安光电科技有限公司 氮化物底层及其制作方法
CN108122740A (zh) * 2016-11-30 2018-06-05 住友电工光电子器件创新株式会社 外延衬底的制造方法
CN111690907A (zh) * 2019-03-15 2020-09-22 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
WO2015146069A1 (ja) * 2014-03-28 2015-10-01 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density
WO2019123954A1 (ja) 2017-12-21 2019-06-27 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
JP7364183B2 (ja) * 2019-05-31 2023-10-18 国立研究開発法人理化学研究所 ＡｌＮバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法
JP7419652B2 (ja) 2021-11-22 2024-01-23 日亜化学工業株式会社 発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270420A (zh) * 1999-03-31 2000-10-18 丰田合成株式会社 Ⅲ族类氮化物半导体器件及其制造方法
US20020033521A1 (en) * 2000-08-14 2002-03-21 Takashi Matsuoka Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2005183524A (ja) * 2003-12-17 2005-07-07 Ngk Insulators Ltd エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
US20120068188A1 (en) * 2010-09-17 2012-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in III-Nitride Compound Semiconductors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783483B2 (ja) * 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
JP3440873B2 (ja) * 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
CA2678488C (en) * 2007-03-02 2012-07-10 National University Corporation Tokyo University Of Agriculture And Technology Method of producing a group iii nitride crystal
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270420A (zh) * 1999-03-31 2000-10-18 丰田合成株式会社 Ⅲ族类氮化物半导体器件及其制造方法
US20020033521A1 (en) * 2000-08-14 2002-03-21 Takashi Matsuoka Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2005183524A (ja) * 2003-12-17 2005-07-07 Ngk Insulators Ltd エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
US20120068188A1 (en) * 2010-09-17 2012-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in III-Nitride Compound Semiconductors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190915A (zh) * 2013-11-07 2015-12-23 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法
WO2017121232A1 (zh) * 2016-01-15 2017-07-20 厦门市三安光电科技有限公司 氮化物底层及其制作方法
US10418518B2 (en) 2016-01-15 2019-09-17 Xiamen Sanan Optoelectronics Technology Co., Ltd. Nitride underlayer and fabrication method thereof
CN108122740A (zh) * 2016-11-30 2018-06-05 住友电工光电子器件创新株式会社 外延衬底的制造方法
CN108122740B (zh) * 2016-11-30 2023-02-03 住友电工光电子器件创新株式会社 外延衬底的制造方法
CN111690907A (zh) * 2019-03-15 2020-09-22 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Also Published As

Publication number Publication date
TWI521733B (zh) 2016-02-11
TW201349558A (zh) 2013-12-01
US9190268B2 (en) 2015-11-17
JP2013207257A (ja) 2013-10-07
JP5874495B2 (ja) 2016-03-02
US20130260541A1 (en) 2013-10-03
CN103367589B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN103367589B (zh) 用于制造含Ga的第III族氮化物半导体的方法
CN103985792B (zh) 制造第iii族氮化物半导体的方法
US9449817B2 (en) Semiconductor devices and methods of manufacturing the same
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
CN105428482B (zh) 一种led外延结构及制作方法
US9337381B2 (en) Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure
CN106098882B (zh) 一种发光二极管外延片及其制备方法
US20100207097A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
CN107026223A (zh) Iii族氮化物半导体发光器件
JP4963763B2 (ja) 半導体素子
US20140117309A1 (en) Crystal growth method and semiconductor light emitting device
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN103633214A (zh) InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109860353B (zh) 一种GaN基发光二极管外延片及其制备方法
JP4345626B2 (ja) 半導体素子及びその製造方法。
CN115000161A (zh) 半导体外延结构和半导体外延结构的制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
KR20060112685A (ko) Ⅲ족 질화물 반도체 다층구조물
CN116314507B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093218A (zh) GaN基发光二极管外延片及其制备方法、GaN基发光二极管
US20150263221A1 (en) Semiconductor and Template for Growing Semiconductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant