CN103337487A

CN103337487A - 用于集成电路的附接的方法和装置

Info

Publication number: CN103337487A
Application number: CN2013100862206A
Authority: CN
Inventors: M·巴巴拉; J·泰森
Original assignee: TRW Automotive US LLC
Current assignee: ZF Active Safety and Electronics US LLC
Priority date: 2012-02-20
Filing date: 2013-02-20
Publication date: 2013-10-02
Anticipated expiration: 2033-02-20
Also published as: CN103337487B; KR101432925B1; KR20130095688A; US20130215591A1; EP2629324A2; EP2629324A3; US9635794B2; EP2629324B1

Abstract

本发明涉及用于集成电路的附接的方法和装置，提供了用于将电路元件接合到衬底上的装置和方法。第一导电接合焊盘形成在该元件上，并且第二导电接合焊盘形成在该衬底上。所述第一和第二接合焊盘中的一个物理上分成至少两个部分，该两个部分之间存在电间断。在第一和第二接合焊盘之间形成导电接合，使得从所述一个接合焊盘的一个部分通过另一个接合焊盘并通过所述一个接合焊盘的第二部分建立电连通。通过测试所述至少两个部分之间的电连通来评价导电接合的完整性。

Description

用于集成电路的附接的方法和装置

相关申请的交叉引用

本申请要求2012年2月20日提交的美国临时专利申请No.61/600,867的优先权。

技术领域

本发明涉及用于将集成电路固定和可靠接合到衬底的方法和装置。

背景技术

表面安装技术被用在高容量电子设备中来将集成电路(“IC”)和其他有源和无源元件安装到例如为印刷电路板(“PCB”)的衬底。焊膏被用于已经形成在衬底上的焊接焊盘，元件精确地放置在焊盘上方使得它们被焊膏暂时粘附到焊盘上，然后加热来熔融焊膏并完成元件上的引脚和PCB上对准的焊接焊盘之间的焊接连接。

通常，焊接是元件和PCB之间仅有的物理连接。该物理连接通常是足够的，尤其在元件小而元件和PCB之间存在多个焊接连接时，且PCB用于通常免于受到振动、冲击以及其他物理应力的良好的环境。然而，为了增强附接和提高焊接连接的持久性，公知的是在元件的底部上包括不用于电互连的附加板(plate)或接片，以提供焊接接合的补充区域。

使用表面安装技术允许元件能相当密集地安装到衬底上。所得的高元件是期望的，但是会增加将在PCB上计划之外的、不需要的位置处形成焊桥的风险。当有附加的接片设置在元件上来提高接合强度时，令人遗憾的是接片将对于不需要的焊桥出现创造额外的机会。

发明内容

本发明提供用于牢固地将包括但不限于IC的电元件接合到PCB或其他衬底，同时允许检测不需要的导电桥的方法和装置。

根据本发明，接片在元件的底部上设置用于接合到PCB上的焊接焊盘布置的附加的板或接片布置，并且接片布置和焊接焊盘布置被配置成使得可使用电测试来确认焊接接合已经合适地形成。

根据本发明的一方面，检测了从一个焊接焊盘通过附加的板或接片并通过另一个焊接焊盘的电连通，其中该连通表明合适的焊接结合已经形成。

附图说明

通过参考附图来阅读下列描述，本发明的前述的及其他的特征和优点对于本发明所属的技术领域技术人员来说将更显而易见，在附图中：

图1是双无引线芯片载体(“双LLCC”)的简化透视图，在双LLCC底面上具有附加的附接接片；

图2是图1的双LLCC的底平面图；

图3是要使用在根据本发明一个示范性实施例的、用于安装图1的双LLCC的PCB或其他衬底表面上的电路迹线和焊接焊盘的顶平面图；

图4是定位在PCB上方并载有图3的电路迹线和焊接焊盘的图1的双LLCC的透视图；

图5是就位在PCB上方并与图4的电路迹线对准的图1的双LLCC的透视图；以及，

图6是示出将双LLCC经由图1-5中示出的安装布置连接到其他电路元件的方式的示意性电路图。

具体实施方式

图1和2示出集成电路(“IC”)10，其可以例如是传统的惯性传感器。集成电路10被示出为包括所谓的双“无引线芯片载体”(LLCC)，其包括封装12，封装12具有各承载多个导电IC引脚18的相对边缘14和16。引脚以已知的方式引线接合到包含于封装内的集成电路的各个连接点，比如输入、输出端和电源线。该引线接合连接嵌入到封装12，因此在图中不可见。

使用在汽车的安全系统中的惯性传感器(例如，单个和多个轴加速表、转速传感器等)必须稳健以防故障。这样的惯性传感器为IC，如例如图1和2所示，并且典型地利用表面安装技术安装到PCB或其他衬底。表面安装技术会是非常可靠和可重复的。尽管如此，如上面所阐明的，在焊接工艺期间可能不利地出现焊桥。执行故障模式和影响分析(FMEA)来识别由于IC封装引脚与相邻引脚或与其他电路迹线(尤其但不限于供电线路)的可能短路产生的影响。通过使用FMEA，设计师可能采取措施避免或者至少探测和减轻可能的故障模式。

为了增加元件封装的机械稳定性、延长焊接生命，以及提高机械冲击稳健性，公知的是在IC的底部设置中心接片20以焊接到PCB。由中心接片提供的附加的机械附接将增强IC到PCB的物理连接，减小了封装机械共振，并也提高了其他焊接连接的机械和电耐久性。

IC10上的中心接片20是绝缘的，从这种意义上来说它不在IC本身内与封装电路的任一其他元件电连接。然而，本发明人已经认识到中心接片可以经由PCB上的配对焊接焊盘或迹线电连接到别的东西。借助于PCB上的配对焊接焊盘，中心接片可以例如电连接到供电线路，比如电接地。做为替代，焊接焊盘本身可以被设置为电悬浮。

如果接片20被设置为悬浮，并且单个有源引脚将短接到该接片，这将是无影响的。然而，如果再有第二有源引脚也短接到该接片，则两个有源引脚将实际上短接到一起，可能导致不期望的后果。为了适当考虑和解决这样的后果，FMEA分析通常将不得不评价任一引脚短接到其他引脚的影响。该分析和任何后果减轻动作将比仅仅考虑相邻引脚之间的潜在短路更复杂。因此，将中心接片设置为电悬浮是不期望的。

如果代之以将中心接片20经由PCB上的电路迹线焊接到PCB且电连接到供电线路(例如，接地、Vdd或Vss)，则可能的故障模式的变更在数量方面降低并因此更容易在FMEA中评价。令人遗憾的是，在制造的时候检测中心接片是否焊接连接良好来确保它已经如此电连接(例如，接地)是不容易的。

根据本发明，提供用于确保中心接片20被焊接和电连接的方法和装置。特别的，PCB电路迹线布线图和IC封装被设计成使得形成连通路径，该连通路径可被测试来证实连通并由此验证在PCB和接片20之间已经建立了良好的焊接连接。

图3示出PCB布线图的一个范例，其与图1和2中的IC10结合一起，将允许这样的连通检测。在图3中，导电的电路迹线标示为30，但是PCB本身没有示出。迹线之间的区域当然是不导电的。进一步地，图中示出的导电迹线主要包括焊接焊盘32，并且焊接焊盘32本身具有一些附加的末端长度34；从焊接焊盘的末端到PCB上的其他元件(例如，电源、微型计算机等）的引线迹线没有示出。

在图3中可见焊接焊盘36被设置为接合到IC10的中心接片20。焊盘36具有分裂的结构，包括两个电间断的焊盘端38和40；也就是说，它们由不导电的间隙42分开。在图3示出的实施例中，每个焊盘端38和40具有与其关联的相应测试探针着靶目标44和46。在制造的时候，测试探针将放置在至少一个着靶目标上来评定两个焊盘端之间的连通。在安装IC10以前，这两个焊盘端将彼此电隔离并因此在他们之间将没有电连通。

PCB将被图1示出的IC10及没有在图中示出的各个其他电部件填充。为此，焊膏将首先施加到所有的焊接焊盘，包括两个焊盘端38和40，并且IC10将精确地向下放置到图3的电路迹线上，如图4和5所示。为了描述方便起见，PCB50在图4和5中以半透明的阴影示出。然后将该PCB以传统的方式加热来熔融其中的焊膏，从而在IC的引脚与PCB上的焊盘之间形成相应的焊接接合。如果该结合适当地形成，中心接片20的一端将焊接到焊盘端38且中心接片20的另一端将焊接到焊盘端40，从而中心接片20将在两个焊盘端之间建立短接并由此在它们之间建立电连通。

在图3中，与焊盘端40关联的右边的探针着靶目标46被示意地表明连接到电接地48。这由没有示出的附加电路迹线在PCB上完成。因此，当IC适当地焊接就位时，图3中示出的所有电路迹线将接地，除了与IC10的边缘引脚焊接的焊接焊盘之外(尽管一个或多个这样的引脚也可以接地)。在这个实施例中为了证实到中心接片的焊接完整，仅需要检测探针着靶目标44到地的连通。

图6示出了到目前为止描述的元件的电连接。在该图中，IC10的引脚18连接到PCB上其他元件的相应引线，其他元件例如为微处理器或状态机58。测试器件52具有可以接触探针着靶焊盘端44的探针54。测试器件52提供通过焊盘端44的测试电流，并且测量在焊盘端上出现的结果电压。如果存在到地的良好连通，则尽管存在测试电流，焊盘44上的电压也将保持零。因此，零电压读数将表明存在连通并且已经形成良好的焊接连接。经验性测试可用于确定当已经形成良好的焊接连接时可期望的最大电压读数。如果测试电压读数低于该最高电压，则PCB将被认为已经通过这个测试。如果测试电压读数高于该最高电压，则PCB将被认为没有通过这个测试。

可以预料描述过的实施例的各种替代。可以预料到，例如，连通检测可以通过不同的电源电压线路而不是图示方式中的通到电接地而完成。同样，代替直流测试电压，可使用更复杂的时变信号更全面地测量接合阻抗。也应该注意到连通检测可以由PCB上的本地电路完成，而不是图示的外部测试系统。例如，连通检测可由主微型计算机在启动系统期间或在系统运行期间周期地执行，例如通过适当的、包括在软件(固件)程序中的、由微型计算机存储和执行的测试例程。进一步地，中心焊盘可以被分成许多部分，而不仅仅是图示的两个部分。

此外，连通检测功能可以直接在IC自身中而不是在PCB上执行。在这种情况下，IC上的中心接片(短路棒)和PCB上的焊盘端(连通检测测测试点)的相应功能将互换。换句话说，IC上的中心接片将分成两个隔离端，并且PCB上匹配的焊接焊盘将是单一迹线。因此，焊接焊盘就将跨中心接片的两个隔离部分短接。中心接片的两个部分将接合到IC内将执行它们之间的连通检测的电路元件。

本发明的安装布置允许验证在接片和PCB之间形成可靠的机械和电连接。由于中心接片连接到地或作为替代连接到供电线路电压，所以必需的FMEA评价的数目显著地减少，这是因为IC引脚只能短接到相邻引脚或中心接片。FMEA不必须考虑一个引脚到所有其他的引脚的可能短接，如果中心接片被允许电悬浮，那么这是需要的。

本发明的一个或多个实施例的细节在附图和以上的描述中阐明。通过描述和附图以及通过权利要求，本发明其他的特征、目的以及优点将变得明显。

Claims

1.用于将电路元件接合到衬底上的装置，包括

固定到所述元件的第一导电接合焊盘，

固定到所述衬底的第二导电接合焊盘，

其中，所述第一和第二接合焊盘中的一个被分成至少两个部分，所述至少两个部分之间存在电间断，以及

所述第一和第二接合焊盘之间的导电接合，使得从所述一个接合焊盘的第一部分通过另一个所述接合焊盘并通过所述一个接合焊盘的第二部分建立电连通，

从而可通过测试所述第一和第二部分之间的电连通评价导电接合的完整性。

2.如权利要求1所述的装置，其中，所述电路元件包括集成电路，该集成电路具有用于电连接到所述衬底上的其他元件的多个引脚。

3.如权利要求2所述的装置，其中，所述第一接合焊盘不是直接连接到所述多个引脚。

4.如权利要求1所述的装置，其中，所述电路元件包括惯性传感器，该惯性传感器具有用于电连接到所述衬底上的其他元件的多个引脚，并且所述其他元件中的至少一个包括微处理器器件。

5.如权利要求4所述的装置，其中，所述惯性传感器被封装在无引线芯片载体中，所述多个引脚位于所述无引线芯片载体的边缘周围，并且所述第一导电接合焊盘至少部分地位于所述无引线芯片载体在所述边缘之间的底面上。

6.如权利要求5所述的装置，其中，所述第一导电接合焊盘是单个连续的焊盘，所述第二导电接合焊盘被分成至少两个部分，在所述至少两个部分之间存在电间断，并且其中，所述至少两个部分中的每个被焊接到所述第一导电接合焊盘，从而通过所述第一导电接合焊盘以及相应的焊接连接在所述第一和第二部分之间建立电连通。

7.如权利要求4所述的装置，其中，所述微处理器件被编程来测试所述第一和第二部分之间的电连通。

8.如权利要求1所述的装置，其中，所述装置进一步包括适于连接到电源的电路迹线，所述第一和第二部分中的一个连接到所述电路迹线之一，并且所述第一和第二部分中的另一个连接到测试着靶焊盘，以允许外部测试器检测从所述测试着靶焊盘通过第一和第二导电接合焊盘到所述电路迹线是否有良好的连接。

9.如权利要求8所述的装置，其中，所述第一和第二部分中的所述一个所连接到的所述电路迹线连接到电接地。

10.如权利要求1所述的装置，其中，所述第一导电接合焊盘分成所述第一和第二部分，并且进一步地其中，所述电路元件包括用于测试所述第一和第二部分之间的电连通的测试电路。

11.如权利要求10所述的装置，其中，所述电路元件包括至少一个惯性传感器。

12.一种用于评价电路元件和衬底之间的接合的方法，包括以下步骤：

将第一导电接合焊盘固定到所述元件，

将第二导电接合焊盘固定到所述衬底，

将所述第一和第二接合焊盘中的一个分成至少第一和第二部分，以便在所述至少第一和第二部分之间具有电间断，

在所述第一和第二接合焊盘之间形成导电接合，使得从所述一个接合焊盘的所述第一部分通过另一个所述接合焊盘并通过所述一个接合焊盘的所述第二部分建立电连通，以及

测试所述至少两个部分之间的电连通，以便从而评价导电接合的完整性。

13.一种如权利要求12所述的方法，其中，施加所述方法的电路元件为集成电路，并且所述方法进一步包括在所述集成电路上形成用于电连接到所述衬底上的其他元件的多个引脚的步骤。

14.一种如权利要求13所述的方法，其中，执行将所述第一导电接合焊盘固定到所述元件的所述步骤，使得所述第一导电接合焊盘不直接连接到所述多个引脚。

15.一种如权利要求12所述的方法，其中，施加所述方法的电路元件为惯性传感器，并且所述方法进一步包括在所述惯性传感器上形成用于电连接到所述衬底上的其他元件的多个引脚以及将微处理器器件连接到所述惯性传感器引脚的步骤。

16.一种如权利要求15所述的方法，其中，施加所述方法的惯性传感器被封装在无引线芯片载体中，在所述惯性传感器上形成多个引脚的所述步骤包括在所述无引线芯片载体的边缘周围形成多个引脚的步骤，并且其中，将所述第一导电接合焊盘固定到所述元件的所述步骤包括将所述第一导电接合焊盘固定到所述惯性传感器使得所述焊盘至少部分地位于所述无引线芯片载体在所述边缘之间的底面上的步骤。

17.一种如权利要求16所述的方法，进一步包括在所述引脚之一与所述第一和第二导电接合焊盘中的一个之间测试短路的步骤。

18.一种如权利要求16所述的方法，其中，固定所述第一导电接合焊盘的步骤包括将所述第一导电接合焊盘形成为单个连续的焊盘的步骤，其中，固定所述第二导电接合焊盘的步骤包括将所述第二导电接合焊盘形成为至少第一和第二部分的步骤，所述第一和第二部分之间存在电间断，并且其中，形成所述导电接合的所述步骤包括将所述第二导电接合焊盘的所述第一和第二部分中的每个焊接到所述第一导电接合焊盘的步骤，从而在所述第一和第二部分之间通过所述第一导电接合焊盘和相应的焊接连接建立电连通。

19.一种如权利要求15所述的方法，并且进一步包括编程所述微处理器器件来测试所述两个部分之间的电连通的步骤。

20.一种如权利要求12所述的方法，其中，所述装置进一步包括适于连接到电源的电路迹线，并且其中，所述方法进一步包括将所述第一部分连接到所述电路迹线之一并且将所述第二部分连接到测试着靶焊盘的步骤，从而可以使用外部测试器来检测从测试着靶焊盘通过所述第一和第二导电接合焊盘到所述迹线是否存在良好的连接。

21.一种如权利要求20所述的方法，进一步包括在所述着靶焊盘和所述迹线之间连接外部测试器并利用所述测试器检测从所述测试着靶焊盘到所述迹线是否存在良好的连接的步骤。

22.一种如权利要求12所述的方法，其中，固定所述第一导电接合焊盘的所述步骤包括在第一和第二部分中形成所述第一导电接合焊盘的步骤，并且其中，所述方法进一步包括利用所述电路元件中包含的电路测试所述第一和第二部分之间的电连通的步骤。