CN103312299B - 占空比检测器及占空比校正系统 - Google Patents

Abstract

本发明提供一种占空比检测器及占空比校正系统。其中该占空比校正系统包括：第一调谐电路，用于接收输入信号，调谐该输入信号的占空比至第一误差范围内，并且提供第一输出信号；第二调谐电路，用于接收该第一输出信号，调谐该第一输出信号的占空比至第二误差范围内，并且提供第二输出信号，其中该第二误差范围比该第一误差范围更精确；占空比检测器，用于接收该第二输出信号，并且输出指示该第二输出信号的占空比的占空比检测信号；以及逻辑单元，用于基于该占空比检测信号，控制该第一调谐电路和该第二调谐电路。本发明所提出的占空比检测器及占空比校正系统，可使信号的占空比的校正准确和适应性强。

Description

占空比检测器及占空比校正系统

技术领域

本发明是有关于一种电子电路的信号校正，特别是有关于信号的占空比的检测和校正。

背景技术

在现代电路中，对于准确时间电路、采样数据以及执行其他功能通常需要精确的信号。随着电子装置的运行速度增加和性能的提升，需要准确的高频时钟以及数据信号。举例来说，时钟信号的上升沿及/或下降沿需要和数据信号准确地对准以允许准确地采样数据。

为保证更加准确的信号，可以在信号上执行校正以适当对准信号边缘并将占空比调整到希望的占空比。然而，许多现有的占空比校正系统所允许校正的准确度或程度受到限制，并且在不同应用中适应性不强。

发明内容

有鉴于此，本发明提出一种占空比检测器及占空比校正系统。

依据本发明第一实施方式，提供一种占空比校正系统。该占空比校正系统包括第一调谐电路，用于接收输入信号，调谐该输入信号的占空比至第一误差范围内，并且提供第一输出信号；第二调谐电路，用于接收该第一输出信号，调谐该第一输出信号的占空比至第二误差范围内，并且提供第二输出信号，其中该第二误差范围比该第一误差范围更精确；占空比检测器，用于接收该第二输出信号，并且输出指示该第二输出信号的占空比的占空比检测信号；以及逻辑单元，用于基于该占空比检测信号，控制该第一调谐电路和该第二调谐电路。

依据本发明第二实施方式，提供一种占空比校正系统。该占空比校正系统包括粗调谐电路，用于接收输入信号，调谐该输入信号的占空比接近目标占空比，并且输出已调谐的输出信号，其中该已调谐的输出信号是基于该输入信号和相对该输入信号有延迟的延迟信号的组合；占空比检测器，用于接收该已调谐的输出信号并且输出指示该已调谐的输出信号的占空比的占空比检测信号；以及逻辑单元，用于基于该占空比检测信号，控制该粗调谐电路。

依据本发明第三实施方式，提供一种占空比校正系统。该占空比校正系统包括微调谐电路，用于接收输入信号，调谐该输入信号的占空比接近目标占空比，并且输出已调谐的输出信号，其中该输入信号的占空比的调谐包括改变该微调谐电路中的阻抗而改变该已调谐的输出信号的上升沿或下降沿；占空比检测器，用于接收该已调谐的输出信号，并且输出指示该已调谐的输出信号的占空比的占空比检测信号；以及逻辑单元，用于基于该占空比检测信号，控制该微调谐电路。

依据本发明第四实施方式，提供一种占空比检测器。该占空比检测器包括电容，具有第一终端和第二终端；多个开关，耦接于该电容，其中该多个开关响应输入信号而接通或断开以使得该第一终端和该第二终端充电和放电；以及比较器，耦接于该第一终端和该第二终端并且用于输出该输入信号的占空比的信号指示。

本发明所提出的占空比检测器及占空比校正系统，可使信号的占空比的校正准确和适应性强。

附图说明

图1为根据本发明实施方式的占空比校正系统的方框图。

图2为根据本发明实施方式的使用粗调谐电路和微调谐电路校正信号的占空比的方法的流程图。

图3A为根据本发明实施方式的粗调谐电路的示意图。

图3B为根据图3A所示的粗调谐电路操作中减小输入信号的占空比的信号的时序图。

图3C为根据本发明实施方式的粗调谐电路示意图。

图3D为根据图3C所示的粗调谐电路操作中增加输入信号的占空比的信号的时序图。

图4为根据本发明实施方式的使用粗调谐电路来校正信号的占空比的方法的流程图。

图5A为根据本发明实施方式的微调谐电路的示意图。

图5B为根据图5A所示的微调谐电路操作中减小输入信号的占空比的信号的时序图。

图5C为根据图5A所示的微调谐电路操作中增加输入信号的占空比的信号的时序图。

图6为根据本发明实施方式的使用微调谐电路来校正信号的占空比的方法的流程图。

图7为根据本发明实施方式的包括多工器的误差补偿的粗调谐电路的示意图。

图8为根据本发明实施方式的包括输入信号旁通的粗调谐电路的示意图。

图9A为根据本发明另一个实施方式的粗调谐电路的示意图。

图9B为根据图9A所示的粗调谐电路操作中减小输入信号的占空比的信号的时序图。

图9C为根据图9A所示的粗调谐电路操作中增加输入信号的占空比的信号的时序图。

图10A为根据本发明另一个实施方式的微调谐电路的示意图。

图10B为根据图10A所示的微调谐电路操作中减小输入信号的占空比的信号的时序图。

图10C为根据本发明另一个实施方式的微调谐电路的示意图。

图10D为根据图10C所示的微调谐电路操作中增大输入信号的占空比的信号的时序图。

图10E为根据本发明另一个实施方式的微调谐电路的示意图。

图10F为根据本发明另一个实施方式的微调谐电路的示意图。

图11为根据本发明另一个实施方式的微调谐电路的示意图。

图12为根据本发明另一个实施方式的微调谐电路的示意图。

图13为根据本发明另一个实施方式的微调谐电路的示意图。

图14为根据本发明实施方式的占空比检测器的示意图。

图15A为根据本发明实施方式的检测核心的示意图。

图15B为根据本发明另一个实施方式的检测核心的示意图。

图16为根据本发明实施方式的具有可编程占空比的检测核心的示意图。

图17为根据本发明实施方式的不使用的电流引导至地的检测核心的示意图。

图18为根据本发明另一个实施方式的不使用的电路引导至偏置点的检测核心的示意图。

图19为根据本发明另一个实施方式的不使用的电流引导至偏置点的检测核心的示意图。

图20为根据本发明另一个实施方式的不使用的电流引导至偏置点的检测核心的示意图。

图21为根据本发明另一个实施方式的不使用的电流引导至偏置点的检测核心的示意图。

图22为根据本发明另一个实施方式的不使用的电流引导至偏置点的检测核心的示意图。

具体实施方式

本发明描述的实施方式是有关于电子电路的信号校正，特别有关于检测和校正信号的占空比。对于本领域技术人员来说，对描述于此的本发明的实施方式和基本原理及特征进行的各种改进将是明显的。因此，本发明的保护范围并不限于描述的举例，而是与本发明描述的原理和特征相一致的最宽的范围相符。

这些实施方式主要根据具体系统以及具体实现中提供的方法来描述。然而，本领域普通技术人员可以认识到这些系统和方法可以在其他实现中有效地操作。举例来说，采用本发明实施方式的系统实现可以采取许多不同形式。本发明实施方式也将在具有某些步骤的具体方法中描述。然而，在不脱离本发明基本原理及特征的情况下，用于与这些实施方式不同及/或不一致的附加步骤的其他方法或系统均在本发明的保护范围内。

文中所用术语“基本”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。举例而言，“基本等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。

在一些现有的占空比校正系统中，占空比可以通过使用反馈回路以提供控制信号至一组串联延迟电阻来调节，其中多个延迟电阻被选择以包括于信号路径中以延迟信号的具体总量以及调节占空比。比较器和累加器可以用控制信号决定是否增加或减少占空比。然而，这样的系统及其元件不准确，适应性不强，或在许多不同应用中受到限制。

与此相反，本发明中描述的实施方式和特征能够使信号的占空比的校正准确和适应性强。举例来说，校正电路中的一些实施方式提供使用粗调谐电路和微调谐电路，校正电路能够使占空比中的较大的不平衡被精确校正以及通过在具体应用中使用粗调校正或微调校正来提供较强的适应性。粗调谐电路的实施方式可以基于输入信号和延迟信号的组合来提供已校正输出信号并且可以用于占空比中的大校正。微调谐电路的实施方式可以基于已校正输出信号中边缘的上升时间或下降时间的改变来提供占空比的精确调节。本发明描述于此的占空比检测器的实施方式相比许多现有设计，可实现更低成本和复杂度，以及具有更强的可靠性。此外，可编程占空比的检测也是如此。

为更加具体的描述揭露的实施方式的特征，请结合以下详述参考图1-图22。

图1为根据本发明实施方式的占空比校正系统10的方框图。占空比校正系统10可以在任意电子装置、计算机系统、用于装置或计算机的子系统、或相似设备中实施。举例来说，占空比校正系统10可以在从输入信号中采样数据的时序电路中使用，例如晶体振荡器、时钟发生器，或外部时钟。

占空比校正系统10可以包括粗调谐电路12、微调谐电路14、占空比检测器16、逻辑单元18以及控制器20。根据本发明的一个实施方式，粗调谐电路12和微调谐电路14均包括于占空比校正系统10中，而根据本发明的另一个实施方式，只有粗调谐电路12和微调谐电路14的其中之一包括于占空比校正系统10中。根据本发明的又一个实施方式，粗调谐电路12和微调谐电路14均包括于占空比校正系统10中，但是粗调谐电路12和微调谐电路14的其中之一是禁能的。举例来说，使用者或者控制器20能够选择性的使能和禁能每一个粗调谐电路12和微调谐电路14。

粗调谐电路12接收输入信号22。根据本发明的一个实施方式，输入信号22是时钟信号，其中该时钟信号需要占空比校正。粗调谐电路12对于信号的占空比执行较大调节以使得占空比接近于希望的目标占空比，并且粗调谐电路12具有比微调谐电路14更大的误差范围(即微调谐电路14的误差范围比粗调谐电路12的误差范围更精确)。举例来说，粗调谐电路12可以用于校正遭受较大失真或干扰的严重不平衡的输入信号。根据本发明的一个实施方式，若信号不需要较大调节，粗调谐电路12可以被禁能或者输入信号可以另被控制以旁通(bypass)粗调谐电路12执行的调节。根据本发明的一个实施方式，基于占空比检测器16检测到的信号的占空比，上述旁通可以由控制器20控制。

粗调谐电路12输出粗调谐校正信号26。如图1中的举例所示，根据本发明的一个实施方式，粗调谐的精度(即误差范围)可以根据粗调谐校正信号26的上升脉冲时间Tu和粗调谐校正信号26的下降脉冲时间Td来表示。在此举例中，占空比的50％是希望的目标占空比，所以粗调谐电路12的精度是上升脉冲时间Tu和下降脉冲的时间Td的差值(即|Tu-Td|)。如图1所示的实施方式中，此精度(即误差范围)小于两个门(gate)延迟(即在图1中表示为|Tu-Td|<[GATE_DELAY]*2)，其中门延迟是信号通过粗调谐电路12的门所产生的延迟。因此粗调谐电路12可以调整输入信号22至预定误差范围内，即调整输入信号22至与目标占空比的信号在两个门延迟的误差范围内。上述的门延迟将在以下描述中详述。

微调谐电路14自粗调谐电路12接收已校正的粗调谐校正信号26。微调谐电路14调节已校正的粗调谐校正信号26的占空比，使其以比粗调谐电路12更精确的程度接近于目标占空比，例如，在比粗调谐电路12的误差范围更精确的误差范围内，以及输出微调谐校正信号28。微调谐电路14调谐粗调谐校正信号26的占空比至一个子门延迟的误差范围内。根据本发明的一个实施方式，微调谐电路14的精度(即误差范围)可以用上升脉冲时间Tu和下降脉冲的时间Td的差值来表示，以及在该实施方式中微调谐电路14的精度小于5皮秒(picoseconds)(即在图1中表示为|T_u-T_d|<5ps)。基于需求，微调谐精度的其他程度可以在其他实施方式或其他电路中提供。微调谐校正信号28可以提供至电子装置或系统的元件中以作为具有已校正占空比的信号。根据本发明的一个实施方式，信号的占空比在通过微调谐电路14的一次或多次循环校正以调节至目标占空比之后，微调谐校正信号28被输出至上述元件。

占空比检测器16接收微调谐校正信号28并检测此信号的当前占空比。占空比检测器16输出指示已检测占空比的占空比检测信号30。请参考图14-图22，占空比检测器16的一些实施方式的举例在以下描述中详述。

逻辑单元18基于接收的占空比检测信号30控制粗调谐电路12及/或微调谐电路14。逻辑单元18基于占空比检测信号30提供粗调谐控制信号32至粗调谐电路12及/或微调谐控制信号34至微调谐电路14。举例来说，基于占空比检测信号30，微调谐电路14改变微调谐电路14中的阻抗，阻抗的改变使得粗调谐校正信号26的上升沿或下降沿改变并且产生具有已调谐占空比的微调谐校正信号28。因此，这些控制信号使得粗调谐电路12及/或微调谐电路14调节它们的调谐过程(若需要的话)以使得它们的输出信号的占空比接近于目标占空比。因此，在闭环反馈路径中，占空比检测器16检测微调谐校正信号28的当前占空比并输出占空比检测信号30以使得逻辑单元18基于微调谐校正信号28的当前占空比进一步调节占空比接近于目标占空比。

根据本发明的一个实施方式，在该实施方式中具有粗调谐电路和微调谐电路，逻辑单元18可以首先使用粗调谐电路12调节输入信号的占空比以获得粗调谐电路12的校正精度的最高程度。然后，逻辑单元18可以使能微调谐电路14以进一步调节信号的占空比至微调谐电路14允许的精度。请参考图2，用于使用粗调谐电路12和微调谐电路14调谐占空比的方法的举例将结合参考图2并在以下描述中详述。在一个实施例中，当输入信号22遭受较大失真或干扰导致占空比与目标占空比不同以致超出微调谐电路14的校正能力时，此种组合是有利的。然而，此占空比可以被粗调谐电路12校正至一个精度范围，此精度范围能够使得微调谐电路14校正占空比至一个更好的精度。

控制器20可以提供于包括占空比校正系统10的电子装置或其他系统中。控制器20可以接收信号以指示占空比校正系统10的各种元件或信号的状态，并可以输出信号来控制系统的元件。举例来说，控制器20可以分别输出信号37和信号39至粗调谐电路12和微调谐电路14，以使能或禁能这些电路的操作。在一个实施例中，当粗调谐电路12或微调谐电路14不需要用于当前应用时，控制器20可编程为禁能粗调谐电路12或微调谐电路14。控制器20也可以设置粗调谐电路12、微调谐电路14、占空比检测器16及/或逻辑单元18的可编程参数以调节性能至希望的规格。根据本发明的一个实施方式，控制器20可以是(或包括)可以执行希望功能和计算以用于占空比校正系统10的任意处理电路，例如一个或多个微处理器、CPU、可编程装置或电路、逻辑门等。存储器(图未示)也能够提供存储参数、数据或其他需要的信息。

图2为根据本发明实施方式的使用粗调谐电路12和微调谐电路14校正信号的占空比的方法35的流程图。方法35可以使用图1所示的粗调谐电路12、微调谐电路14、逻辑单元18及/或控制器20来实现。根据本发明的一个实施方式，可以在软件或者固件中实现方法35(以及本发明描述的任意方法)以控制电路元件。此软件可以在计算机可读介质分配的计算机程序产品中实现，例如存储由处理器执行的程序指令的存储介质。此存储介质包括电子介质、磁介质、光学介质、电磁介质、红外介质、或半导体介质。例如，半导体或固态存储器、磁带、可携式计算机磁盘、随即存取存储器、只读存储器、闪存、硬磁盘、光盘以及固态存储驱动器。

方法35开始于步骤36，在步骤36中接收输入信号22。在步骤38中，此方法检测已接收信号的占空比是否等于目标占空比。步骤38可以通过占空比检测器16来检测。已接收的信号可以是通过粗调谐电路12和微调谐电路14而不需要调节占空比的输入信号22。若占空比等于目标占空比，则信号不需要任何校正并且该方法结束。

若占空比不等于目标占空比，则进入步骤40。在步骤40中，使用粗调谐电路12来调节输入信号22的占空比。举例来说，若占空比大于目标占空比，则减少输入信号的占空比。用于粗调谐占空比的方法的实施例将结合参考图4并在以下描述中详述。在此阶段中，微调谐电路14可以保持禁能以使得粗调谐校正信号26通过而不需要对输入信号的占空比做任何微调谐。

在步骤42中，方法检查是否已接收的粗调谐校正信号26的占空比已经越过(cross)目标占空比的阈值。举例来说，若信号的占空比先前大于目标占空比，而现在小于目标占空比，则粗调谐校正信号26的占空比已经越过了占空比的阈值。类似地，若信号的占空比先前小于目标占空比，而现在大于目标占空比，则粗调谐校正信号26的占空比已经越过了占空比的阈值。若没有越过目标占空比的阈值，则返回步骤40以进一步在另一个循环(iteration)中使用粗调谐电路12调节目标占空比。若越过目标占空比的阈值，则进入步骤44。在步骤44中信号的占空比进一步使用微调谐电路14进行调节。用于微调谐占空比的方法的实施例将结合参考图6并在以下描述中详述。在此阶段中，粗调谐电路12可以保持它的最后调谐状态并不需要进一步调整。

在步骤46中，方法检查是否已接收的微调谐校正信号28的占空比越过目标占空比的阈值。若没有越过目标占空比的阈值，则方法返回步骤44以进一步在另一个循环中使用微调谐电路14调节目标占空比。若越过目标占空比的阈值，则进入步骤48。在步骤48中，微调谐校正信号28可以输出至系统的元件，并且此校正过程完成。根据本发明的一个实施方式，可以返回至步骤38以连续检测微调谐校正信号28的占空比。

根据本发明的一个实施方式，若没有使用粗调谐电路12或微调谐电路14，则方法35的步骤可以跳过未使用的粗调谐电路12或微调谐电路14。

图3A为根据本发明实施方式的粗调谐电路12的示意图。输入信号22通过粗调谐电路12来校正，并且在一个实施方式中输入信号22可以为时钟信号。输入信号22被提供至串联的门链，其中许多门在输入信号的路径中提供相应的延迟。在图3A所示的实施方式中，门可以由反相器52来实现，其中每一个反相器52提供对于输入信号22的附加延迟，并且在信号被反相两次后每一对反相器输出相同的信号状态。如图3A所示，多个反相器52的输出信号分别从不同的反相器52中输出(在图3A中信号输出表示为输出[1]，输出[2]，…，输出[2n-1]，输出[2n])，例如，反相器52的输出信号在每一对反相器52之后(或者在每一对子集之后)输出。举例来说，在前两个反相器52之后提供反相器输出线56，在接着的两个反相器之后提供反相器输出线58，以此类推，直到在2n个反相器之后的最后反相器输出线60。变量n是从串联反相器52提供的反相器输出信号的数目，即在粗调谐电路12中的不同可选择延迟的数目。将在下文详述这些反相器中的一个的使用。

多工器(multiplexer)62用于接收反相器52的多个输出信号并且输出反相器52的多个输出信号中的一个作为延迟输出信号66。如图3A所示，连接至反相器52的n个信号线是多工器62的输入。举例来说，反相器输出线56上提供信号输出[2](即在图3A中表示为输出[2])，该反相器输出线56连接于串联的前两个反相器52之后并且信号输出[2]作为多工器62的一个输入。相似地，在反相器输出线58上提供信号输出[4](即在图3A中表示为输出[4])，该反相器输出线58连接于前四个反相器52之后并且信号输出[4]作为多工器62的另一个输入。因此，由于额外的两个反相器52引起的延迟量，信号输出[4]的总延迟比信号输出[2]的总延迟长。多工器62选择它的一个输入信号作为延迟输出信号66输出。这样，在此实施方式中多工器62的输出的延迟可以选择为两个反相器延迟的量(resolution)。在其他实施方式中，可以使用反相器或其他门的不同数量来提供不同的可选择延迟至输入信号。

延迟输出信号66和输入信号22输入至校正模块68。基于输入信号22和延迟输出信号66的组合，校正模块68输出粗调谐校正信号26。举例来说，占空比的粗调谐包括基于输入信号22的振幅电平和延迟输出信号66的振幅电平的组合输出粗调谐校正信号26。根据本发明的一个实施方式，信号的组合既可以是输入信号22和延迟输出信号66的逻辑与操作，也可以是输入信号22和延迟输出信号66的逻辑或操作。

与门70和或门72包括于校正模块68中。在与门70的输入端提供开关74，并且在或门72的输入端提供开关76。此外，在与门70的输出端提供开关78，并且在或门72的输出端提供开关80。这些开关可以由逻辑单元18选择。基于此实施方式中输入信号的占空比大于还是小于目标占空比，逻辑单元18既能够选择使用与门70以及开关74和开关78，也能够选择使用或门72以及开关76和开关80。在图3A所示的实施方式中，输入信号22的占空比比目标占空比(其中目标占空比为50％或者其他预定的目标占空比)大，所以使用与门70而不是或门72。若输入信号22的占空比比目标占空比(其中目标占空比为50％或者其他预定的目标占空比)小，则选择使用或门72。

在图3A所示的实施方式中，接通开关74和开关78并断开开关76和开关80，能够使与门70而不是或门72被使用。这能够使输入信号22为与门70的输入端的一个输入并且能够使延迟输出信号66为与门70的输入端的另一个输入。与门70的输出作为粗调谐电路12的粗调谐校正信号26。相似地，若输入信号22的占空比小于目标占空比，则可以选择或门72以执行输入信号22和延迟输出信号66的逻辑或操作。

在不同的实施方式中粗调谐校正信号26可以输出至各种元件。举例来说，粗调谐校正信号26可以输出至图1所示的微调谐电路14，及/或输出至需要已校正时钟信号的元件。粗调谐校正信号26也可提供至占空比检测器16。在具有粗调谐电路12和微调谐电路14的实施方式中，在粗调谐操作期间粗调谐校正信号26可以最初通过或旁通微调谐电路14。粗调谐校正信号26可以直接提供至没有微调谐电路14的电路中的占空比检测器16。

基于粗调谐校正信号26，占空比检测器16输出占空比检测信号30至逻辑单元18。基于是否仍然需要调节输入信号以更接近目标占空比，逻辑单元18可以选择不同的延迟以用于延迟输出信号66(即逻辑单元18用于控制应用于粗调谐电路12中的输入信号的延迟)。举例来说，若占空比检测信号30指示与目标占空比相比输入信号的占空比仍然过大，则逻辑单元18可以指示多工器62选择具有更大延迟的下一个反相器52输出信号。此部分将结合图4并在以下描述中详述。

在其他实施方式中，若输入信号22的占空比大于预定目标占空比，则或门72可以代替与门70；以及若输入信号22的占空比小于预定目标占空比，则与门70可以代替或门72。

图3B为根据图3A所示的粗调谐电路12操作中减小输入信号的占空比的信号的时序图90。在此实施方式中，输入信号22具有占空比超过50％的电压比时间(voltagevs.time)波形。例如，与时钟信号的低脉冲相比，时钟信号的高脉冲占据多于50％的时间。延迟输出信号66显示为波形94,波形94是波形92经过使用选择的反相器52延迟选择的时间量之后产生的。

粗调谐校正信号26显示为波形96。波形96是通过与门70的输入信号22和延迟输出信号66的与操作的结果。因此，只有当波形92和波形94都均有高振幅电平时波形96才具有高振幅电平，因此，减小此实施方式中的占空比以希望调节占空比接近50％。在本发明的另一个实施例中，根据设计需要，也可将目标占空比设定为50％之外的比例，采用上述方法同样可以将占空比调节至希望的目标占空比。

图3C为根据本发明实施方式的粗调谐电路12的示意图。输入信号22提供至反相器52串联组成的门链，其中门链提供相应的延迟。然而，在图3C所示的实施方式中，输入信号22的占空比小于目标占空比的50％(或者其他预定的目标占空比)。因此，或门72代替与门70，通过逻辑单元18断开与与门70连接的开关74和开关78，并接通与或门72连接的开关76和开关80。这将使得输入信号22与延迟输出信号66进行或操作以提供已校正的粗调谐校正信号26。

图3D为根据图3C所示的粗调谐电路12操作中增加输入信号的占空比的信号时序图100。在此实施方式中，输入信号22显示为波形102，波形102的占空比小于50％(或者其他预定的目标占空比)。例如，与时钟信号的低脉冲相比，时钟信号的高脉冲占据小于50％的时间。延迟输出信号66显示为波形104,波形104是波形102经过使用选择的反相器52延迟选择的时间量之后产生的。

已校正的粗调谐校正信号26显示为波形106。波形106是通过或门72的输入信号22和延迟输出信号66的或操作的结果。因此，只要波形102或波形104具有高振幅电平则波形106具有高振幅电平，因此，增加此实施方式中的占空比以希望调节占空比接近50％。在本发明的另一个实施例中，根据设计需要，也可将目标占空比设定为50％之外的比例，采用上述方法同样可以将占空比调节至希望的目标占空比。

根据本发明的另一个实施方式，图3A和图3C中所示的反相器52和多工器62可以认为只是功能上的并且反相器52和多工器62的功能可以合并到实际电路实施的元件中。举例来说，门(例如，或门和与非门)可以用于实现延迟，并且门可以逻辑地设置以包括多工器的功能以基于来自逻辑单元18的控制信号来选择希望的延迟。在一些实施方式中此种合并的实现方式可以减少在多工器62中使用物理开关时信号中的毛刺或脉冲引起的差错。

图4为根据本发明实施方式的使用粗调谐电路来校正信号的占空比的方法120的流程图。方法120可以使用图3A或图3C所示的粗调谐电路12、逻辑单元18及/或控制器20来实现。

方法120开始于步骤122，在步骤122中输入信号的占空比由占空比检测器16来检测。举例来说，输入信号22可以通过粗调谐电路12(若存在微调谐电路14则通过粗调谐电路12和微调谐电路14)以用于输入信号22的占空比的最初检测。占空比的检测将参考图14-图22并在以下描述中详述。

在步骤124中，方法检查在步骤122中检测的占空比是否大于目标占空比。在此实施方式中，检查占空比是否大于50％。在其他实施方式中，可以检测其他目标占空比，例如目标占空比为20％、70％等。若占空比大于50％，则在步骤126中多工器62的输入初始设为信号输出[2n]，其中n＝1。多工器62的输入是图3A或图3C中的反相器输出线56上的信号输出[2]，其中反相器输出线56在前两个反相器52之后。在步骤128中接通连接与门70的开关74和开关78，并且断开连接或门72的开关76和开关80。

在步骤130中，再次由占空比检测器16检测已校正的信号26的占空比。在步骤132中，此方法检查占空比是否仍然大于50％(或者使用的其他占空比)。若是，则此方法继续步骤134并将n值增加1以便选择多工器输入为信号输出[2n]，此方法选择多工器62的下一个输入，该下一个输入具有自先前选择的多工器的输入的增加延迟，因此进一步减少占空比。此方法然后返回步骤130以使用选择的延迟检测占空比。

当在步骤132中检查时，若占空比不超过50％，则占空比已被调节为越过目标阈值，并且在步骤136的粗调谐占空比方法结束。根据本发明的一个实施方式，可以执行重调整(re-trimming)方法，在重调整方法中，方法返回步骤122以再次检测占空比以用于附加的调谐，例如若输入信号易随时间或温度而改变其占空比，或越过目标阈值进一步调节。

若在步骤124中最初没有发现占空比大于50％，则方法继续转至步骤140，在步骤140中此方法检查占空比是否小于50％。若没有，则占空比位于本实施方式所希望的目标占空比(50％)并且不需要校正，以及此方法在步骤136处结束。若占空比小于50％，则在步骤142中多工器62的输出被初始设置为信号输出[2n]，其中n＝1。多工器62的输入是反相器输出线56上的信号输出[2]，其中反相器输出线56在前两个反相器52之后。在步骤144中接通连接或门72的开关76和开关80，并且断开连接与门70的开关74和开关78。

在步骤146中，来自粗调谐校正信号26的占空比被再次通过占空比检测器16检测。在步骤148中，方法检查占空比是否仍然小于50％(或使用的其他目标占空比)。若是，则此方法继续步骤150并将n值增加1用于选择多工器输入为信号输出[2n]，此方法为选择多工器62的下一个输入，该下一个输入具有自先前选择的多工器的输入的增加延迟，因此进一步增加占空比。此方法然后返回步骤146以使用选择的下一个输入的延迟检测占空比。

当在步骤148中检查时，若占空比超过50％，则占空比已被调节越过目标阈值，并且在步骤136的粗调谐占空比的过程结束。根据本发明的一个实施方式，可以执行如上所述的重调整方法。

因此，图4所示的方法逐渐增加输入信号22和延迟输出信号66之间的延迟时间直到占空比从大于目标占空比改变为小于目标占空比为止，或者直到占空比从小于目标占空比改变为大于目标占空比为止，使得已校正的输出信号如电路希望及/或允许的那样接近目标占空比。

图5A为根据本发明实施方式的微调谐电路14的示意图。微调谐电路14接收输入信号160，调谐输入信号160的占空比接近目标占空比并且微调谐电路14输出微调谐校正信号28。根据本发明的实施方式，微调谐电路14可以将输入信号的占空比调谐至比粗调谐电路12的调谐的误差范围更精确的误差范围内。

输入信号160通过微调谐电路14来校正。举例来说，根据本发明的一个实施方式，输入信号160可以是来自粗调谐电路12的粗调谐校正信号26。根据本发明的另一个实施方式，输入信号160可以不需要粗调谐电路12来提供，或者可以通过粗调谐电路12而不需要调节。在本发明的实施方式中可以只需要微调谐信号的占空比。举例来说，对于射频(radiofrequency,RF)和毫米波(milimeter-wave)电路来说，微调谐是必须要的。

与非(NAND)门162的一个输入可以是输入信号160，而与非门的另一个输入是使能信号163。使能信号163可以通过控制器20、逻辑单元18或用于使能微调谐电路14的使用的其他信号源提供。与非门162的(反相)输出提供至两个晶体管，例如提供至PMOS晶体管164的栅极和提供至NMOS晶体管166的栅极。PMOS晶体管164的源极连接至Vdd电压源并且PMOS晶体管164的漏极连接至可编程电阻Rp。相似地，NMOS晶体管166的源极连接至地并且NMOS晶体管的漏极连接至可编程电阻Rn。位于可编程电阻Rp和可编程电阻Rn之间的结点168连接至一个或多个反相器，例如反相器170，其中反相器170的输出连接至另一个反相器172的输入。反相器172的输出为微调谐电路14的微调谐校正信号28。微调谐校正信号28也可以输入至占空比检测器16，占空比检测器16检测微调谐校正信号28的占空比并提供已检测占空比的指示至逻辑单元18。逻辑单元18控制微调谐电路14包括，基于占空比检测信号30改变微调谐电路14的阻抗。举例来说，改变微调谐电路14的阻抗可以通过调节可编程电阻(例如可编程电阻Rp和可编程电阻Rn)的阻抗来执行，例如逻辑单元18接收占空比检测信号30并提供控制信号178至可编程电阻Rp以及提供控制信号180至可编程电阻Rn。其中，可编程电阻(例如可编程电阻Rp和可编程电阻Rn)用于产生可变阻抗，并且可编程电阻的阻抗或者阻值可以由控制信号178和控制信号180来控制。

一般来说，输入信号160的高电平被与非门162反相，以及输入信号160的高电平可以接通PMOS晶体管164并断开NMOS晶体管166，以使得结点168充电。输入信号160的低电平断开PMOS晶体管164以及接通NMOS晶体管166，以使得结点168放电至地(消除电荷)。为调节输入信号160的占空比，可以改变微调谐电路14中的阻抗而改变该输入信号160的上升沿或下降沿。根据发明的实施方式，可编程电阻Rp或可编程电阻Rn的其中之一的阻抗可以增加而可编程电阻Rn或可编程电阻Rp的其中另一个的阻抗可以减小或最小化。这将使得相应的信号边缘的上升时间或下降时间改变，即输入信号160的上升沿或下降沿上升或下降得更慢。根据本发明的实施方式，改变可编程电阻(例如可编程电阻Rp和可编程电阻Rn)的阻抗包括增加输入信号160的上升沿的上升时间以减少输入信号160的占空比，或者增加输入信号160的下降沿的下降时间以增加输入信号160的占空比。此操作调节输入信号160的占空比至精确的程度。将结合图5B和图5C在以下描述中详述此操作。

图5B为根据图5A所示的微调谐电路14操作中减小输入信号的占空比的信号的时序图。在此实施方式中，占空比50％为目标占空比。输入信号160显示为波形182，在波形182中占空比超过50％。例如，与时钟信号的低脉冲相比，时钟信号的高脉冲占据多于50％的时间。

为减小占空比，增加可编程电阻Rp的阻值及/或减小可编程电阻Rn的阻值。根据本发明的实施方式，可以减小可编程电阻Rn的阻值至最小限度或可忽略的程度。通过增加结点168充电端的阻抗，上升沿的上升时间基于电路的RC时间常数的改变而增加。增加的上升时间引起占空比减小。举例来说，位于图5A中结点168处的已调节的输出信号显示为波形184。由于可编程电阻Rp的阻值的增加及/或可编程电阻Rn阻值的减小，此波形增加了信号的上升沿的上升时间。这将使得上升沿的中点185接近紧接其后的下降沿。反相器170和反相器172然后恢复时钟信号的陡峭(sharp)的边缘，其中已恢复的陡峭的边缘大约在上升沿的上升时间的中点185处提供。举例来说，微调谐校正信号28显示为已校正波形186。可以看出，与波形184的缓慢上升的上升沿相比，已校正波形186的上升沿在中点185处很陡峭。与输入波形182的占空比相比，输入波形的上升沿的调节减小了已校正波形186的占空比。因此，微调谐电路14能够通过调节可编程电阻Rp及/或可编程电阻Rn的阻值使得占空比调节至精确程度。

图5C为根据图5A所示的微调谐电路14操作中增加输入信号的占空比的信号的时序图。在此实施方式中，占空比50％为目标占空比。输入信号160显示为波形190，在波形190中占空比不足50％。例如，与时钟信号的低脉冲相比，时钟信号的高脉冲占据小于50％的时间。

为增加占空比，增加可编程电阻Rn的电阻及/或减小可编程电阻Rp的电阻。根据本发明的实施方式，减小可编程电阻Rp的电阻至最小限度或可忽略的程度。通过减小结点168放电端的阻抗，下降沿的下降时间基于电路的RC时间常数的改变而增加。增加的下降时间使得占空比增加。举例来说，位于图5A中的结点168处的已调节的输出信号显示为波形192。由于可编程电阻Rn的阻值的增加及/或可编程电阻Rp阻值的减小，此波形增加了信号的下降沿的下降时间。这将使得下降沿的中点193远离先前的上升沿。反相器170和反相器172然后恢复时钟信号的陡峭的边缘，其中已恢复的陡峭边缘大约在下降沿的下降时间的中点处提供。举例来说，微调谐校正信号28为所示的已校正波形194。可以看出，与波形192的缓慢下降的下降沿相比，已校正波形194的下降沿在中点193处很陡峭。与输入波形190的占空比相比，输入波形的下降沿的调节增加了已校正波形194的占空比。

根据本发明的实施方式，关于微调谐电路可以调节信号的占空比的程度可能受到限制。举例来说，若上升沿或下降沿的倾斜不足够陡峭(例如，远离垂直)，则抖动会增加及/或相位噪声性能会降低。然而，若需要较大调节占空比，则以上描述的粗调谐电路12可用于校正较大范围。

图6为根据本发明实施方式的使用微调谐电路来校正信号的占空比的方法200的流程图。方法200可以使用图5A所示的微调谐电路14、逻辑单元18及/或控制器20来实现。

方法200开始于步骤202，在步骤202中已接收信号的占空比由占空比检测器16来检测。举例来说，已接收信号可以是粗调谐校正信号26，或者输入信号22。已接收的信号可以通过微调谐电路14以用于该已接收信号占空比的初始检测。占空比的检测将结合图14-图21并在以下描述中详述。

在步骤204中，此方法检查在步骤202中检测的占空比是否大于目标占空比。在此实施方式中，检查占空比是否大于50％。在其他实施方式中，可以检测其他目标占空比。若占空比大于50％，则在步骤206中增加可编程电阻Rp的阻值。举例来说，逻辑单元18可以发送控制信号至可编程电阻Rp以增加可编程电阻Rp的阻值。根据本发明的实施方式，步骤206中可以用减小可编程电阻Rn的阻值来代替增加可编程电阻Rp的阻值，或者在其他实施方式中，可以既增加可编程电阻Rp的阻值又减小可编程电阻Rn的阻值。举例来说，增加可编程电阻Rp的阻值的量(及/或减小可编程电阻Rn的阻值的量)可以是提供占空比校正的希望限度的预定量。

在步骤208中，来自微调谐校正信号28的占空比被再次通过占空比检测器16检测。在步骤210中，此方法检查占空比是否仍然大于50％(或其他目标占空比)。若是，则此方法继续步骤212以与步骤206相似的方式增加可编程电阻Rp的阻值(及/或减少可编程电阻Rn的阻值)，因此进一步减少占空比。此方法然后返回步骤208再次检测具有已调节占空比的微调谐校正信号28。当在步骤210中检查时，若占空比不再大于50％，则占空比已调节为越过目标阈值，并且在步骤214的微调谐占空比的校正过程结束。根据本发明的一个实施方式，可以执行如上所述的重调整过程，在此重调整过程中返回步骤202再次检测占空比以用于附加调谐，例如，若输入信号易随时间或温度而改变其占空比，或越过目标阈值要求进一步调节。

若在步骤204中没有发现占空比大于50％，则此方法继续转至步骤216，在步骤216中此方法检查占空比是否小于50％。若没有，则占空比位于希望的目标占空比并且不需要校正，以及此方法在步骤214处结束。若占空比小于50％，则在步骤218中增加可编程电阻Rn的阻值。举例来说，逻辑单元18可以发送控制信号至可编程电阻Rn以增加可编程电阻Rn的阻值。根据本发明的实施方式，在步骤218中可以用减小可编程电阻Rp的阻值来代替增加可编程电阻Rn的阻值，或者在其他实施方式中，可以既增加可编程电阻Rn的阻值又减小可编程电阻Rp的阻值。举例来说，增加可编程电阻Rn的阻值的量(及/或减小可编程电阻Rp的阻值的量)可以是提供占空比校正的希望限度的预定量。

在步骤220中，来自微调谐校正信号28的占空比被再次通过占空比检测器16检测。在步骤222中，此方法检查占空比是否仍然小于50％(或其他目标占空比)。若是，则此方法继续步骤224以增加可编程电阻Rn的阻值(及/或减少可编程电阻Rp的阻值)。与先前选择的可编程电阻Rn和可编程电阻Rp相比，此方法增加了占空比。然后返回步骤220再次检测具有已调节占空比的微调谐校正信号28。当在步骤222中检测时，若占空比不再小于50％，则占空比已被调节越过目标阈值，并且在步骤214的微调谐占空比的校正过程结束。根据本发明的一个实施方式，可以执行如上所述的重调整过程。

因此，图6所示的方法逐渐调节一个或多个可编程电阻Rn及/或可编程电阻Rp的阻值以调节微调谐校正信号28的占空比，直到占空比从大于目标占空比改变为小于目标占空比为止，或者直到占空比从小于目标占空比改变为大于目标占空比为止，使得已校正的输出信号如电路希望及/或允许的那样接近目标占空比。根据本发明的实施方式，与图3A所示的粗调谐电路12使得占空比具有两个门延迟的时间误差相比，微调谐电路14能够使得占空比校正具有小于一个门延迟的时间误差。

图7为根据本发明实施方式的包括多工器的误差补偿的粗调谐电路250的示意图。粗调谐电路250与以上描述的粗调谐电路12相似，并且相似的元件标记为相似的标号。粗调谐电路250包括位于输入信号22的输入端和校正模块68之间的延迟区块252。例如，插入的延迟区块252引起延迟Delay_Mux-structure，延迟Delay_Mux-structure匹配信号通过多工器62引起的延迟误差Delay_Mux，即，延迟区块252提供延迟给输入信号22，该延迟基本等于多工器62提供至延迟输出信号66的延迟。因此，延迟区块252抵消由多工器62引起的任意延迟误差，能够使只有由反相器52引起的延迟Delay_InverterChain在校正模块68的信号操作中产生影响。

开关74、76、78以及开关80可以使用传输门或逻辑门来实现。根据本发明的实施方式，与门的开关74、78的延迟时间可以与或门的开关76、开关80的延迟时间匹配或平衡以使得由开关的不同设置而引起的占空比中的任意误差减小或最小化。

图8为根据本发明实施方式的包括输入信号旁通的粗调谐电路260的示意图。举例来说，粗调谐电路260包括旁通操作，若信号已经具有希望的目标占空比，则旁通操作能够使得信号通过或旁通占空比调节。粗调谐电路260与以上描述的粗调谐电路12和粗调谐电路250相似，并且相似的元件标记相似的标号。粗调谐电路260也包括连接至输入信号22的旁通路径或输入信号旁通线262，输入信号旁通线262能够使输入信号22作为粗调谐校正信号26直接输出以响应输入信号22的占空比等于目标占空比。多工器264连接至输入信号旁通线262，其中多工器264包括开关266，开关266能够决定位于输入信号旁通线262上的信号是否通过多工器264以输出作为粗调谐校正信号26。多工器264也连接至校正模块68的输出，其中多工器264还包括开关268，开关268能够决定校正模块68的信号是否通过多工器264以输出作为粗调谐校正信号26。逻辑单元18提供控制信号至多工器264，该控制信号控制开关266和开关268的其中之一接通而开关266和开关268的其中另一开关断开。若输入信号22需要被校正(例如，通过占空比检测器16确定输入信号22需要被校正)，则控制开关268接通。若占空比检测器16确定输入信号22的占空比等于目标占空比，即输入信号22不要求校正，则接通开关266以能够使得输入信号22作为已校正的粗调谐校正信号26直接输出。

图9A为根据本发明另一个实施方式的粗调谐电路280的示意图。与先前描述的粗调谐电路相似的元件标记相似的标号。在粗调谐电路280中，输入信号22的上升沿或下降沿以及延迟输出信号66的上升沿或下降沿被检测以产生粗调谐校正信号26，代替基于上述描述的检测输入信号的高电平和低电平以及延迟信号的高电平和低电平以产生粗调谐校正信号26。根据本发明的实施方式，粗调谐电路280能够使输入信号22的占空比小于25％。

粗调谐电路280包括串联的反相器52以延迟输入信号22，此与以上描述相似。然而，在此实施方式中，单个的反相器282之后的第一反相器输出线284连接至多工器62以代替图3A的实施方式中描述的在两个反相器52之后的反相器输出线56连接至多工器62。这能够使一个门延迟被多工器62选择并由此提供比图3A和图3C中的粗调谐电路12更高精确程度的校正。剩余的反相器输出线286直到反相器输出线288中的每一个在自之前的反相器输出线的两个反相器52之后连接至多工器62。因此，包括与单个反相器282连接的第一反相器输出线284，这些反相器输出线提供基于奇数个反相器的延迟。

校正模块290接收(可以通过延迟区块252延迟的)输入信号22以及接收来自多工器62的延迟输出信号66。校正模块290基于已接收的输入信号22和已接收的延迟输出信号66的上升沿或下降沿输出粗调谐校正信号26。举例来说，若输入信号的占空比大于目标占空比，例如在此实施方式中大于50％，则校正模块290基于输入信号22和延迟输出信号66的下降沿提供粗调谐校正信号26的边缘。若输入信号的占空比小于目标占空比，则校正模块290基于输入信号22和延迟输出信号66的上升沿提供粗调谐校正信号26的边缘。此部分将结合图9B和图9C并在以下描述中详述。本发明的校正模块290可以使用提供此处描述的功能的任意适合的边沿触发电路来实现。

图9B为根据图9A所示的粗调谐电路280操作中减小输入信号的占空比的信号的时序图300，其中输入信号22的占空比大于目标占空比(在此实施方式中为50％)。输入信号22显示为电压与时间的波形302。延迟输出信号66显示为被奇数个反相器52反相并延迟的波形304。

粗调谐校正信号26显示为波形306。波形306的边缘由波形302(输入信号22)下降沿和波形304(延迟输出信号66)的下降沿形成，举例来说，波形306的下降沿通过输入波形302的下降沿形成；波形306的上升沿通过延迟波形304的下降沿形成。因此，当延迟输出信号的波形304具有下降沿时，校正信号的波形306被上拉至高电平。相似地，校正信号的波形306在输入信号的波形302的下一个下降沿被下拉至低电平。由于与输入信号的波形302相比，延迟输出信号的波形304被延迟并反相，因此与输入信号22的占空比相比，由波形302和波形304的下降沿控制的粗调谐校正信号26减小了占空比，正如希望地调节占空比接近50％。

图9C为根据图9A所示的粗调谐电路280操作中增加输入信号的占空比的信号的时序图310，其中输入信号22的占空比小于目标占空比(在此实施方式中为50％)。输入信号22显示为电压与时间的波形312。延迟输出信号66显示为被奇数个反相器52反相并延迟的延迟波形314。

粗调谐校正信号26显示为波形316。波形316通过波形312和延迟波形314形成，举例来说，波形316的上升沿通过波形312的上升沿形成；波形316的下降沿通过延迟波形314的上升沿形成。因此，当输入信号的波形312具有上升沿时，校正信号的波形316被上拉至高电平。相似地，当延迟波形314具有上升沿时，校正信号的波形316被下拉至低电平。由于与输入信号的波形312相比，延迟波形314被延迟并反相，因此与输入信号22的占空比相比，由波形312和延迟波形314的上升沿控制的粗调谐校正信号26增加了占空比，正如希望地调节占空比接近50％。

根据本发明的多个实施方式，校正模块290输出粗调谐校正信号26以响应输入信号22的占空比大于预定的目标占空比，其中粗调谐校正信号26的边缘基于延迟输出信号66的上升沿或下降沿以及输入信号22的上升沿或下降沿的其中之一。此外，校正模块290输出粗调谐校正信号26以响应输入信号22的占空比小于目标占空比，其中粗调谐校正信号26的边缘基于延迟输出信号66的上升沿或下降沿以及输入信号22的上升沿或下降沿的其中另一。

图10A为根据本发明另一个实施方式的微调谐电路330的示意图。在此实施方式中，并联的MOS装置代替图5A中的实施方式所示的可编程电阻Rn和可编程电阻Rp。

微调谐电路330包括接收输入信号334的反相器332，其中该输入信号334可以是粗调谐电路12的输出信号或来自其它信号源的输入信号。反相器332的输出连接至PMOS晶体管336的栅极并且连接至并联PMOS晶体管338的栅极，其中PMOS晶体管336的源极连接至电压源；并联PMOS晶体管338的源极连接至PMOS晶体管336的漏极以及并联PMOS晶体管338的漏极连接至结点340。反相器332的输出也连接至NMOS晶体管342的栅极并且连接至并联NMOS晶体管344的栅极，其中NMOS晶体管342的源极连接至地；并联NMOS晶体管344的源极连接至NMOS晶体管342的漏极以及并联NMOS晶体管344的漏极连接至结点340的输入。结点340连接至反相器346的输入，反相器346的输出连接至反相器348的输入，其中反相器348提供微调谐校正信号28，其与图5A描述的微调谐电路14提供的微调谐校正信号相似。在其他实施方式中可以使用其他类型的晶体管。根据本发明的实施方式，改变微调谐电路330的阻抗可以通过调节微调谐电路330的并联PMOS晶体管338以及并联NMOS晶体管344的数目来执行。

图10B为根据图10A所示的微调谐电路330操作中减小输入信号的占空比的信号的时序图。输入信号334显示为占空比大于目标占空比(例如占空比为50％)的波形350(即图10A中结点A处的输入信号)。为了减小占空比，增加结点340的电压源侧的阻值及/或减少结点340的接地侧的阻值。根据本发明的实施方式，通过断开连接并联PMOS晶体管338中的每一个晶体管的栅极至反相器332的输出的一个或多个开关356而增加电压源侧的阻值。通过接通连接并联NMOS晶体管344中的每一个晶体管的栅极至反相器332的输出的所有开关358而减小接地侧的阻值。这使得在接地侧比在电压源侧具有更多的电流路径，于是增加了电压源侧的相对阻值。如此一来，在结点340处(即图10A中的结点B处)的上升沿具有如图10B所示的更长的上升时间的波形352，因此减少了如波形354(位于图10A中结点C处)所示的结果校正信号的占空比，此与图6中实施方式的描述相似。

图10C为根据本发明另一个实施方式的微调谐电路330的示意图。在此实施方式中，增加微调谐电路330中结点340的接地侧的阻值。图10D为根据图10C所示的微调谐电路330操作中增大输入信号的占空比的信号的时序图。如图10D所示，输入信号334显示为占空比小于目标占空比(例如占空比为50％)的波形351。断开一个或多个开关358以使并联NMOS晶体管344与反相器332的输出断开。由于电压源侧的所有开关356均接通，于是连接并联PMOS晶体管338的每一个晶体管的栅极至反相器332的输出，这使得在结点340接地侧具有的阻值比结点340电压源侧的阻值更大。如此一来，在结点340处的信号的下降沿具有如图10D所示的更长的下降时间的波形353，因此增加了波形355所示的结果校正信号的占空比，此与图7中实施方式的描述相似。

图10E为根据本发明另一个实施方式的微调谐电路362的示意图。图10F为根据本发明另一个实施方式的微调谐电路364的示意图。其中，图10E和图10F分别与图10A和图10C相似，其中PMOS晶体管336和可编程装置的共源共栅结构以及NMOS晶体管342和可编程装置的共源共栅结构可以替换为其他共源共栅的对等装置。本领域技术人员在阅读图10A和图10C的相关说明后，应可容易地理解图10E和图10F的操作原理，为简洁起见，在此不再赘述。

图11为根据本发明另一个实施方式的微调谐电路370的示意图。此实施方式中的微调谐电路370与图10A和图10C的微调谐电路330相似，在微调谐电路370中，并联MOS装置代替图5A中的可编程电阻Rn和可编程电阻Rp。在微调谐电路370中，并联PMOS晶体管372的栅极耦接于反相输入信号的反相器374的输出。不同于微调谐电路330，并联PMOS晶体管372中的每一个晶体管的源极耦接于电压源，并且并联PMOS晶体管372中的每一个晶体管的漏极耦接于结点375，以及不存在晶体管耦接于并联PMOS晶体管372和电压源之间。相似地，并联NMOS晶体管376的栅极耦接于反相器374的输出，并联NMOS晶体管376的漏极耦接于结点375以及并联NMOS晶体管376的源极耦接于地。反相器378和反相器379的功能与微调谐电路330的反相器的功能相似。

开关373和开关377分别耦接至并联PMOS晶体管372的栅极和并联NMOS晶体管376的栅极。如图11所示，若占空比大于目标占空比，则断开一个或多个开关373并且接通所有开关377。相似于图10B所示的微调谐电路330，使得位于结点375处的输出的上升沿具有更长的上升时间并且减小反相器379的已校正输出的占空比。若占空比小于目标占空比，则断开一个或多个开关377并且接通所有开关373(图未示)。相似于图10D所示的微调谐电路330，使得位于结点375处的输出的下降沿具有更长的下降时间并且增大反相器379的已校正输出的占空比。

图12为根据本发明另一个实施方式的微调谐电路380的示意图。此实施方式中，提供模拟调节以微调谐输入信号的占空比。在结点382的每一侧(即电压源侧和接地侧)提供电流镜(也称镜像电流源)。根据本发明的实施方式，微调谐电路380的阻抗的改变可以通过调节由微调谐电路380的电流镜提供的电流幅度来执行。在一个电流镜中，PMOS晶体管384和PMOS晶体管385的栅极相互连接并且PMOS晶体管384和PMOS晶体管385的源极连接至电源供应端，其中PMOS晶体管384的栅极连接至PMOS晶体管384的漏极。PMOS晶体管385的漏极耦接至PMOS晶体管386的源极，PMOS晶体管386的漏极耦接至结点382。相似地，另一个电流镜包括NMOS晶体管387和NMOS晶体管388，NMOS晶体管387和NMOS晶体管388的栅极相互连接并且NMOS晶体管387和NMOS晶体管388的源极连接至地，其中NMOS晶体管387的栅极连接至NMOS晶体管387的漏极，NMOS晶体管388的漏极耦接至NMOS晶体管389的源极，NMOS晶体管389的漏极耦接于结点382。反相器390、反相器392以及反相器394的连接与微调谐电路330中的对应的反相器连接相似。

在微调谐电路380中，一个电流镜(也称镜像电流源)提供的电流的幅度被调节以用于微调谐输入信号的占空比。举例来说，通过PMOS晶体管384的电流是通过PMOS晶体管385的电流的10倍。通过PMOS晶体管384的参考电流可以使用电流源来调节以改变通过PMOS晶体管385的电流并改变位于结点382处的信号的上升时间。举例来说，通过PMOS晶体管385的较小电流可以使位于结点382处的输出信号的上升沿具有更长的上升时间，与图10A和图10B的实施方式相似，可以减小占空比。类似地，可以减小通过NMOS晶体管387的参考电流以使位于结点382处的输出信号的下降沿具有更长的下降时间，与相似于图10C和图10D的实施方式相似，可以减小占空比。

根据本发明的另一个实施方式，多个连接的晶体管(例如MOSFET晶体管)可以在每个显示为PMOS晶体管384、PMOS晶体管385、NMOS晶体管387以及NMOS晶体管388的标号处提供。位于PMOS晶体管384的标号处接通的晶体管的数目至位于PMOS晶体管385的标号处接通的晶体管的数目的比例可以被使用，其中如图12所示，位于PMOS晶体管384的标号处接通的晶体管的数目为p，位于PMOS晶体管385的标号处接通的晶体管的数目为q。例如，此比例(即p:q)可以被调节以改变位于结点382处的信号的占空比。举例来说，位于PMOS晶体管384的标号和PMOS晶体管385的标号处的晶体管之间的更小比例使得通过PMOS晶体管385的标号处的电流更小，于是增加信号的上升时间以及减小占空比。相似地，如图12所示，位于NMOS晶体管387标号处接通的的晶体管的数目为m，位于NMOS晶体管388的标号处接通的晶体管的数目为n。位于NMOS晶体管387的标号处的晶体管的数目和NMOS晶体管388的标号处的晶体管的数目的比例(即m:n)可被调节以用于调节占空比。举例来说，接通位于NMOS晶体管387的标号处的晶体管的较小的数目使得较小的比例和较小的电流通过NMOS晶体管388处的标号，于是增加信号的下降时间并增加占空比。

图13为根据本发明另一个实施方式的微调谐电路400的示意图。根据本发明的实施方式，与图12所示的微调谐电路380相似，提供模拟调节以微调谐输入信号的占空比。微调谐电路400使用与图12所示的微调谐电路380相似的电流镜。PMOS晶体管402和PMOS晶体管404可以形成位于结点406的电压源侧的电流镜，其中PMOS晶体管404的源极连接至PMOS晶体管408以及PMOS晶体管404的漏极连接至结点406，PMOS晶体管408的栅极连接至反相器410的输出。PMOS晶体管412的源极连接至电压源以及PMOS晶体管412的漏极耦接至PMOS晶体管402的源极。相似地，NMOS晶体管414和NMOS晶体管416可以形成结点406的接地侧的电流镜，其中NMOS晶体管416的漏极连接至结点406以及NMOS晶体管416的源极连接至NMOS晶体管418，NMOS晶体管418的栅极连接至反相器410的输出。NMOS晶体管420的漏极连接至NMOS晶体管414的源极以及NMOS晶体管420的源极连接至地。

与图12所示的微调谐电路380相似，通过PMOS晶体管402或通过NMOS晶体管414的参考电流可被分别调节以改变通过PMOS晶体管404或NMOS晶体管416的电流，于是相应改变信号边缘的上升时间或下降时间并且相应地调节占空比。根据本发明的设计变化，与图12描述的实施方式相似，位于PMOS晶体管402的标号和PMOS晶体管404的标号处的晶体管的数目的比例，或位于NMOS晶体管414标号处和NMOS晶体管416标号处的晶体管的数目的比例可以改变，以调节位于结点406处的信号的占空比和微调谐校正信号422的占空比。

图14为根据本发明实施方式的占空比检测器450的示意图。举例来说，占空比检测器450可以作为图1所示的校正系统中的占空比检测器16，但占空比检测器16的实现并不以此为限。根据本发明的实施方式，占空比检测器450接收粗调谐校正信号26及/或微调谐校正信号28并检测这些信号的占空比。举例来说，占空比检测器450提供占空比检测信号30，其中，占空比检测信号30指示信号的当前占空比，当前占空比与检测器设计或编程为要检测的目标占空比相关。占空比检测信号提供至逻辑单元18以能够基于当前占空比而调节粗调谐电路12及/或微调谐电路14。占空比检测器450包括多个反相器451、第一检测核心452、第二检测核心454、滤波器456以及比较器472。

多个反相器451可以用于提供多个时钟信号至第一检测核心452和第二检测核心454。输入信号22在图14中被标为clk并且输入至提供信号的反相器460。信号相应地输入至提供信号clk2的反相器462。信号clk2输入至提供信号的反相器464。信号输入至提供输出信号468的反相器466，其中输出信号468的极性与输出信号clk的极性相同。反相器462和反相器464提供延迟至信号clk2和信号此过程能够使在第一检测核心452和第二检测核心454之间的充电和放电的不匹配降低，此过程将在以下描述中详述。

第一检测核心452接收自反相器451的时钟信号。在此实施方式中，第一检测核心452在输入端Φ_dn接收信号并在在输入端Φ_up接收信号clk2，以使得在第一检测核心452中的多个开关的第一组开关响应该信号clk2以及使得在第一检测核心452中的多个开关的第二组开关响应该信号第二检测核心454在输入端Φ_dn接收信号并在输入端Φ_up接收信号clk2，以使得在第二检测核心454中的多个开关的第一组开关响应该信号clk2以及使得在第二检测核心454中的多个开关的第二组开关响应该信号第一检测核心452和第二检测核心454中的每一个输出信号pre_outp，并且信号pre_outp的输出端连接在一起并将信号pre_outp输入至滤波器456。第一检测核心452和第二检测核心454中的每一个也输出信号pre_outn,并且信号pre_outn的输出端连接在一起并将信号pre_outn输入至滤波器456。若输入信号的占空比大于目标占空比(例如在一些实施方式中目标占空比为50％)，则信号pre_outp为正且信号pre_outn为负。若输入信号的占空比小于目标占空比，则信号pre_outp为负且信号pre_outn为正。根据本发明的实施方式，第一检测核心452和第二检测核心454可以使用相同的方式实现。检测器核心的实施方式将结合图15A和图15B并在以下描述中详述。

滤波器456自第一检测核心452和第二检测核心454接收信号pre_outp和信号pre_outn并且滤波在检测核心中充电和放电引起的脉动。根据本发明的实施方式，滤波器456包括在每一信号pre_outp、pre_outn的输出端上串联的电阻458以及并联的电容470，从而为信号pre_outp和信号pre_outn中的每一个提供RC低通滤波器。滤波器输出信号outp和信号outn，其中输出信号outp和信号outn分别是信号pre_outp和信号pre_outn的滤波信号。

比较器472连接至滤波器456的输出。在比较器472中，比较器的正输入端输入信号outp并且比较器的负输入端输入信号outn。比较器可以放大信号并基于比较器输入端的信号outp和信号outn之间的比较结果输出信号。比较器472的输出信号可以是图1所示的发送至逻辑单元18的占空比检测信号30。举例来说，若信号outp比信号outn具有更高的电压电平，则比较器472输出的占空比检测信号30可以是高电平以指示占空比大于目标占空比。若信号outp比信号outn具有更低的电压电平，则占空比检测信号30可以是低电平以指示占空比小于目标占空比。

图15A为根据本发明实施方式的检测核心480的示意图。检测核心480可用于图14中的第一检测核心452及/或第二检测核心454。检测核心480包括连接于电压源的电流源482。第一升开关Φ_up484和第一降开关Φ_dn486连接至电流源482。电容488耦接于第一升开关Φ_up484和第一降开关Φ_dn486之间，其中信号pre_outp在电容的一端(也称为第一终端)提供，信号pre_outn在电容的另一端(也称为第二终端)提供。第二升开关Φ_up490连接至信号pre_outn的输出端以及第二降开关Φ_dn492连接至信号pre_outp的输出端，其中第二升开关Φ_up490和第二降开关Φ_dn492均连接至地。第一升开关Φ_up484和第二升开关Φ_up490响应输入信号，例如图14中的与信号clk极性相同的信号clk2。第一降开关Φ_dn486和第二降开关Φ_dn492响应另一个不同的输入信号，例如图14中所示的与信号clk极性相反的信号和信号

在操作中，当输入信号clk为高电平时(例如，产生低电平信号和高电平信号clk2)时，检测核心480接通第一组开关并且断开第二组开关以使得第一终端充电并且第二终端放电。即，检测核心480接通第一升开关484Φ_up和第二升开关490Φ_up并且断开第一降开关Φ_dn486和第二降开关Φ_dn492。这产生电流路径494以使得信号pre_outp输出端处的结点(即第一终端)充电而信号pre_outn输出端处的结点(即第二终端)放电。相似的，当输入信号clk为低电平时，产生电流路径496。检测核心480接通第二组开关并且断开第一组开关以使得第一终端放电并且第二终端充电。即，检测核心480接通第一降开关Φ_dn486和第二降开关Φ_dn492并且断开第一升开关Φ_up484和第二升开关Φ_up490，以使得信号pre_outp输出端处的结点(即第一终端)放电而信号pre_outn输出端处的结点(即第二终端)充电。因此，当输入信号的占空比大于50％(或者使用的其他目标占空比)时，信号pre_outp输出端处的结点(即第一终端)的充电时间大于信号pre_outp输出端处的结点(即第一终端)的放电时间，以及信号pre_outn输出端处的结点(即第二终端)的放电时间大于信号pre_outn输出端处的结点(即第二终端)的充电时间(即电容488的充电时间大于电容488的放电时间)。这将使得电容488充电，信号pre_outp输出高电平，信号pre_outn输出低电平。相反地，当输入信号的占空比小于50％(或者使用的其他目标占空比)时，信号pre_outp输出端处的结点(即第一终端)的充电时间小于信号pre_outp输出端处的结点(即第一终端)的放电时间，以及信号pre_outn输出端处的结点(即第二终端)的充电时间大于信号pre_outn输出端处的结点(即第二终端)的放电时间(即电容488的充电时间小于电容488的放电时间)。这将使得电容488放电，信号pre_outp输出为低电平，信号pre_outn输出为高电平。

信号pre_outp和信号pre_outn提供至图14所示的占空比检测器450的滤波器456和比较器472。比较器472耦接于第一终端和第二终端并且用于输出指示输入信号clk的占空比的信号，例如比较器472输出指示信号pre_outp或信号pre_outn是否是高电平的信号，此信号转而分别指示占空比是否大于50％。

根据本发明的实施方式，在第一检测核心452中，第一降开关Φ_dn486和第二降开关Φ_dn492通过输入信号(例如，信号)来驱动，以及第一升开关Φ_up484和第二升开关Φ_up490响应已反相的输入信号(例如，信号clk2)。这使得充电开关和放电开关之间有一个反相器的延迟，这接着可能使得充电电路和放电电路之间的不匹配。根据本发明的实施方式，例如图14所示的实施方式，这种不匹配将通过使用两个检测核心(即第一检测核心452和第二检测核心454)以及连接他们的输出来减少。即，第一检测核心452和第二检测核心454的第一升开关Φ_up484和第二升开关Φ_up490都通过输入信号clk2来驱动，但第一检测核心452和第二检测核心454的第一降开关Φ_dn486和第二降开关Φ_dn492则分别通过输入信号和来驱动。第一检测核心452的第一降开关Φ_dn486和第二降开关Φ_dn492响应信号较第一检测核心452的第一升开关Φ_up484和第二升开关Φ_up490响应的信号clk2少了一级延迟；然而第二检测核心454的第一降开关Φ_dn486和第二降开关Φ_dn492响应较第二检测核心454的第一升开关Φ_up484和第二升开关Φ_up490响应的信号clk2多了一级延迟。通过并排输出第一检测核心452与第二检测核心454，并且第一检测核心452与第二检测核心454的升开关Φup与降开关Φdn总是分别相差一级延迟使得这种不匹配得到了相当大程度的抵销。第二检测核心454通过在第二检测核心454中提供超前于放电信号(即信号)一个反相器延迟的充电信号(即信号clk2)，以用于补偿在第一检测核心452中超前于充电信号(即信号clk2)的放电信号(即信号)。此种配置能够使单个检测核心中的充电和放电之间的潜在的不匹配减少。

图15B为根据本发明另一个实施方式的检测核心498的示意图。在检测核心498中，电流源497可以在地以及第二升开关Φ_up490和第二降开关Φ_dn492之间连接，以代替图15A中连接于电压源和第一降开关Φ_dn486和第一升开关Φ_up484之间连接的电流源482。根据本发明的另一个实施方式，其他变化可以用于配置检测核心498。本领域技术人员在阅读图15A的相关说明后，应可容易地理解图15B的操作原理，为简洁起见，在此不再赘述。

图16为根据本发明实施方式的具有可编程占空比的检测核心500的示意图。检测核心500能够使检测核心的设计者或者使用者设定占空比不同于50％。这在需要校正特定占空比的具体实施方式中是有用的。

检测核心500包括耦接于电流源502的电压源501，其中电流源502耦接至第一升开关Φ_up504。电压源501也耦接至电流源506，其中电流源506相应地耦接至第一降开关Φ_dn508。第一升开关Φ_up504耦接至电容510位于信号pre_outp的输出端的一端。第一降开关Φ_dn508耦接至电容510位于信号pre_outn的输出端的一端。第二升开关Φ_up512耦接在信号pre_outn的输出端和地之间，以及第二降开关Φ_dn514耦接在信号pre_outp的输出端和地之间。

检测核心500可以检测输入信号具有的占空比是否大于可编程目标占空比。可编程目标占空比基于信号pre_outp的输出端的充电强度和信号pre_outn的输出端的放电强度之间的比例。充电强度和放电强度基于充电电流和放电电流的幅度(例如，电荷Q等于电流I乘以时间t)。充电电流的幅度基于电流源502以及第一升开关Φ_up504和第二升开关Φ_up512之间的阻值，而放电电流的幅度基于电流源506以及第一降开关Φ_dn508和第二降开关Φ_dn514之间的阻值。通过改变一个或多个电流源502和电流源506产生的电流及/或改变一个或多个开关之间的电阻，可以改变可编程目标占空比。

举例来说，若充电强度与放电强度的比例为2:3，则充电时间比放电时间更长，以及在比例3:2处达到平衡，从而使得检测的占空比小于或大于目标占空比60％(3/(3+2)＝60％)。此可改变的比例可以通过改变可变电流源502的电流输出而提供，或通过改变电流源502为与电流源506相比提供更小电流的不同电流源而提供。根据本发明的设计变化，可以提供多个电流源502以及提供多个电流源506，其中一个或多个电流源可以被选择用于电流输出以提供希望的比例和希望的目标占空比。根据本发明的设计变化，一个或多个第一升开关Φ_up504以及第二升开关Φ_up512的阻值可被增加以具有相似的效果。若小于50％的目标占空比是希望被检测的占空比，则可以增加自电流源502的电流或减少用于一个或多个第一升开关Φ_up504和第二升开关Φ_up512的阻值。

图17为根据本发明实施方式的不使用电流被引导至地的检测核心520的示意图。检测核心520与图16所示的检测核心500相似。然而，在检测核心500中，当升开关和降开关断开时，升开关和降开关提供断开电流路径。当开关从接通变为断开时，驱动通过开关的电流的电流源必须停止它们的电流输出。相似地，当开关从断开变为接通时，电流源必须开始它们的电流输出。对于电流源来说，重复地断开和接通电流源将引起不希望的断开和接通时间并且对于电流幅度具有相似的影响。

在检测核心520中，第一升开关Φ_up522和第一降开关Φ_dn524实施为使得当第一升开关Φ_up522和第一降开关Φ_dn524断开时，电流不会停止而是将电流引导至地。第一升开关Φ_up522包括处于断开状态的连接点526，其中连接点526连接至地。第一降开关Φ_dn524包括处于断开状态的连接点528，其中连接点528连接至地。这能够使来自电流源502和电流源506的电流始终接通，以避免在电路充放电周期重复断开和接通电流源造成的影响。

图18为根据本发明另一个实施方式的不使用的电流被引导至偏置点(biasednode)的检测核心540的示意图。在图17所示的实施方式的检测核心520中，缺点是当第一升开关Φ_up522和第一降开关Φ_dn524断开时电流引导至地。这将使得提供电流的电流源不得不将它的输出从当开关接通时的较高电压调节至当开关断开时的接地电压。

在检测核心540中，当第一升开关Φ_up522或第一降开关Φ_dn524断开时，偏置提供于引导电流路径上。在此实施方式中，复制电路542包括电压源543、电流源544、开关546以及开关548，这些元件的比例值和连接与工作电路元件相似，例如复制电路542所包括的电压源543、电流源544、开关546以及开关548分别与电压源501、电流源502、第一升开关Φ_up522以及第二升开关Φ_up512相似。举例来说，复制电路可以使用与工作电路元件值相同的比例。根据本发明的实施方式，与相应的工作电路元件中的特定比例相比，复制电路元件值可以减小，例如复制电路元件值减小为工作电路元件值的1/10、1/16或1/32以节约功率和尺寸。位于开关546和开关548之间的结点549连接至运算放大器550的正输入端。运算放大器550的输出连接至第一升开关Φ_up522和第一降开关Φ_dn524的断开状态的连接点。运算放大器550的输出也连接至运算放大器550负输入端用于反馈，并且运算放大器550的输出连接至槽路电容(tankcapacitor)552，槽路电容552连接至地。

复制电路542在第一升开关Φ_up522和第一降开关Φ_dn524处于断开状态时产生偏置电压，该偏置电压是在第一升开关Φ_up522和第一降开关Φ_dn524处于接通状态时提供的电压的复制。槽路电容552可以具有较大的电容。与第一升开关Φ_up522和第一降开关Φ_dn524的其中之一相比，槽路电容552作为低阻抗缓冲以吸收通过第一升开关Φup522和第一降开关Φdn524的其中另一开关的任意额外的电流，因此阻止电压增加以通过希望的偏置电平。举例来说，当第一升开关Φ_up522切换至一个状态并且第一降开关Φ_dn524切换至另一个相反的状态时，额外或附加的电流可以在很短的时间内提供至槽路电容552，使得第一升开关Φ_up522和第一降开关Φ_dn524均短暂地切换至断开状态。槽路电容552可以逐渐地放电额外的电流。相似地，在切换的时候，若第一升开关Φ_up522和第一降开关Φ_dn524都没有短暂地切换至断开状态，则电容可以提供充电电流。

运算放大器550作为缓冲器以避免复制电压从希望的偏置电平下拉，以及闭环反馈回路使得运算放大器550的正输入端和负输入端之间的误差很小。在第一升开关Φ_up522和第一降开关Φ_dn524处于断开状态时通过复制电路542产生的偏置电压基本位于电路工作范围的中点，以及复制电路542产生的偏置电压高于图17中提供的偏置到地的电压。当第一升开关Φ_up522和第一降开关Φ_dn524的其中之一断开时，电流源502和电流源506需要的电流输出中的改变量减少。

图19为根据本发明另一个实施方式的不使用的电流被引导至偏置点的检测核心560的示意图。除了使用吸收电流源(sinkingcurrentsources)代替供应电流源(sourcingcurrentsources)之外，检测核心560与图18中的检测核心540相似。因此，第一升开关Φ_up522耦接于电压源501和信号pre_outp输出端之间，以及第一降开关Φ_dn524耦接于电压源501和信号pre_outn输出端之间。第二升开关Φ_up512耦接于信号pre_outn输出端以及电流源562耦接于第二升开关Φ_up512和地之间。第二降开关Φ_dn514耦接于信号pre_outp输出端以及电流源564耦接于第二降开关Φ_dn514和地之间。复制电路566包括耦接于电压源543的开关546，耦接于开关546的开关548，以及耦接于开关548和地的之间的电流源570。除了电流是在处于断开状态的第二升开关Φ_up512和第二降开关Φ_dn514被引导，而不是从第一升开关Φ_up522和第一降开关Φ_dn524被引导之外，检测核心560的操作与图18的检测核心540的操作相似。

图20为根据本发明另一个实施方式的不使用的电流被引导至偏置点的检测核心580的示意图。除了使用通过电流源驱动的二极管代替复制电路之外，检测核心580与图18中的检测核心540相似。电流源582连接至电压源584，以及二极管586耦接于电流源582和地之间，以能够使电流引导至地。第一升开关Φ_up522和第一降开关Φ_dn的524处于断开状态时连接至位于电流源582和二极管586之间的结点587。二极管586可以是真实的二极管，或可以是作二极管连接的晶体管元件(例如，具有集电极连接至基极的双极型晶体管，或具有漏极连接至栅极的MOS元件)。

根据本发明的实施方式，二极管586提供大约0.7伏的直流偏置于第一升开关Φ_up522和第一降开关Φ_dn524的断开状态的连接点，该断开状态的电压可以位于电路的电压范围的中间处，并当接通和断开第一升开关Φ_up522和第一降开关Φ_dn524时提供较少误差的电压。额外或附加的电流提供至槽路电容552，以及槽路电容552逐渐通过二极管586放电。举例来说，当第一升开关Φ_up522接通或断开并且第一降开关Φ_dn524断开或接通(即第一升开关Φ_up522和第一降开关Φ_dn524的状态相反)时，以及当第一升开关Φ_up522和第一降开关Φ_dn524均连接至断开的位置时，这种额外的电流可以在较短的时间内出现。相似地，在切换的时候，当第一升开关Φ_up522和第一降开关Φ_dn524均未连接至断开状态时，电容可以提供电流。

图21为根据本发明另一个实施方式的不使用的电流被引导至偏置点的检测核心600的示意图。根据本发明的实施方式，源极跟随器可以用于提供低阻抗直流偏置以代替图20中的二极管586。举例来说，代替使用电流源582和二极管586，源极跟随晶体管602的漏极连接至电压源604，以及源极跟随晶体管602的源极可以连接至吸收电流源606，吸收电流源606连接至地，因此形成源极跟随器603。第一升开关Φ_up522和第一降开关Φ_dn524的断开状态的连接点可以连接至位于源极跟随晶体管602和吸收电流源606之间的结点608。基于源极跟随晶体管602的电压降，源极跟随器603可以提供与第一升开关Φ_up522和第一降开关Φ_dn524的断开状态的连接点相连接的结点608处的直流偏置，例如直流偏置为基本位于电路的操作范围的中间电压。

图22为根据本发明另一个实施方式的不使用的电流被引导至偏置点的检测核心610的示意图。其中，图21所示的源极跟随晶体管602由位于电压源604和吸收电流源606之间的射极跟随晶体管612代替，以形成射极跟随器613。本领域技术人员在阅读图21的相关说明后，应可容易地理解图22的操作原理，为简洁起见，在此不再赘述。

此外，本领域技术人员通过阅读上文的详细描述，可以容易的理解以下将要描述的本发明占空比检测器的另一实施例。在本实施例中，占空比检测器可以包括电容，多个开关以及比较器，其中电容具有第一终端和第二终端；多个开关，耦接于电容，响应输入信号而接通或断开以使得电容的第一终端和第二终端充电和放电；比较器，耦接于电容的第一终端和第二终端，用于输出指示该输入信号的占空比的信号。具体而言，多个开关进一步分为第一组开关和第二组开关。响应输入信号的第一电压电平，多个开关的第一组开关被接通以使得电容的第一终端充电并且使得电容的第二终端放电；响应输入信号的第二电压电平，多个开关的第二组开关被接通以使得电容的第二终端充电并且使得电容的第一终端放电。占空比检测器还包括耦接于多个开关的电流源，通过使得流经多个开关的第一组开关的电流幅度与流经多个开关的第二组开关的电流幅度不同而使得电容的第一终端的充电速度与电容的第二终端的充电速度不同，占空比检测器检测的占空比可编程。

根据本发明的实施方式，如图17-图22所示，多个开关的至少一个开关在处于断开状态时连接至地或偏置电压以减少当多个开关的至少一个开关从接通状态改变为断开状态时至少一个电流源需要输出的电流中的变化。

根据本发明的实施方式，如图16-图22所示，占空比检测器16具有可编程占空比，可编程占空比可以使用较少的元件编程。提供能够使可编程目标占空比具有较大的编程范围的必要元件和比例可能使一些电路实施方式成本较高及/或体积较大。在一些实施方式中，通过图14所示的占空比检测器改变特定连接的极性可以移除一些元件。根据本发明的另一个实施方式，通过使得流经多个开关中的第一组开关的电流幅度与流经多个开关的第二组开关的电流幅度不同而使得第一终端的充电速度与第二终端的充电速度不同，占空比检测器450检测的占空比可编程。根据本发明的另一实施方式，通过占空比检测器450检测的占空比可以通过切换比较器472的输入而可编程。

举例来说，设计者可能希望提供100％-X的目标占空比的检测而不是X的目标占空比的检测，其中X是检测器的可编程占空比。根据本发明的上述描述的实施方式，元件(例如，多个电流源502和多个电流源506)可以提供使能目标占空比的范围。希望的电流源及/或开关可以被选择以用于使用重配置核心比例设定以完成100-X的占空比。

根据本发明的另一个实施方式，通过切换提供至第一检测核心452以及第二检测核心454的时钟信号(即，信号clk2与信号信号clk2与信号)来切换驱动多个开关中的第一组开关和第二组开关，占空比检测器450检测的占空比可编程。举例来说，信号可以输入至第一检测核心452的升开关(即输入端Φ_up的第一组开关)以及信号clk2可以输入至第一检测核心452的降开关(即输入端Φ_dn的第二组开关)。除此之外，信号clk2可以输入至第二检测核心454的升开关(即输入端Φ_up的第一组开关)以及信号可以输入至第二检测核心454的降开关(即输入端Φ_dn的第二组开关)。这将反转目标占空比。因此，占空比检测器450检测的占空比可编程。举例来说，为70％的占空比可以变为30％的占空比。根据本发明的实施方式，附加的反相器451可以被添加以反相时钟信号从而完成这些检测核心输入。

根据本发明的另一个实施方式，比较器472的输入端的信号可以被互换，以使得信号pre_outp输入至比较器的负输入端以及信号pre_outn输入至比较器的正输入端。此提供100-X的目标占空比的结果。这些实施方式能够使目标占空比具有更大的范围而不需要提供多个电流源以完成电荷或电流的希望的比例。

需要注意的是，上述描述的方法中的步骤的顺序仅为了举例说明。根据本发明的另一个实施方式，根据优先顺序或执行情况，可以使用不同的步骤的顺序或同时执行某些步骤。

虽然本发明以较佳实施方式揭露如上，然而此较佳实施方式并非用以限定本发明，本领域技术人员不脱离本发明的精神和范围内，凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (29)

1.一种占空比校正系统，其特征在于，包括：

第一调谐电路，用于接收输入信号，调谐该输入信号的占空比至第一误差范围内，并且提供第一输出信号；

第二调谐电路，用于接收该第一输出信号，调谐该第一输出信号的占空比至第二误差范围内，并且提供第二输出信号，其中该第二误差范围比该第一误差范围更精确；

占空比检测器，用于接收该第二输出信号，并且输出指示该第二输出信号的占空比的占空比检测信号；以及

逻辑单元，用于基于该占空比检测信号，控制该第一调谐电路和该第二调谐电路；

其中，基于该占空比检测信号，该第二调谐电路改变该第二调谐电路中的阻抗，该阻抗的改变使得该第一输出信号的上升沿或下降沿改变并且产生具有已调谐占空比的该第二输出信号。

2.根据权利要求1所述的占空比校正系统，其特征在于，该第一调谐电路包括粗调谐电路，并且该第一误差范围在两个门延迟内，并且该第二调谐电路包括微调谐电路，并且该第二误差范围在子门延迟内。

3.根据权利要求1所述的占空比校正系统，其特征在于，基于该占空比检测信号，该逻辑单元用于控制应用于该第一调谐电路中的该输入信号的延迟。

4.根据权利要求1所述的占空比校正系统，其特征在于，该占空比检测器包括充电-放电占空比检测器，其中若该第二输出信号具有比目标占空比大的占空比，则充电时间大于放电时间，并且若该第二输出信号具有比该目标占空比小的占空比，则该充电时间小于该放电时间。

5.一种占空比校正系统，其特征在于，包括：

粗调谐电路，用于接收输入信号，调谐该输入信号的占空比接近目标占空比，并且输出已调谐的输出信号，其中该已调谐的输出信号是基于该输入信号和相对该输入信号有延迟的延迟信号的组合；

占空比检测器，用于接收该已调谐的输出信号并且输出指示该已调谐的输出信号的占空比的占空比检测信号；以及

逻辑单元，用于基于该占空比检测信号，控制该粗调谐电路和该延迟信号的延迟；

其中，该粗调谐电路包括多工器以及串联连接的多个反相器；

其中每个反相器提供对于该输入信号的附加延迟，该多个反相器中的第一个反相器连接该输入信号，该多个反相器中的多个第偶数个反相器的输出端分别连接至该多工器的多个输入端；

该多工器用于输出该多个第偶数个反相器之一的输出信号作为该延迟信号。

6.根据权利要求5所述的占空比校正系统，其特征在于，该粗调谐电路用于调谐该输入信号的占空比至预定误差范围内，该预定误差范围在两个门延迟内。

7.根据权利要求5所述的占空比校正系统，其特征在于，占空比的调谐包括基于该输入信号的振幅电平和该延迟信号的振幅电平的组合输出该已调谐的输出信号。

8.根据权利要求7所述的占空比校正系统，其特征在于，若该输入信号的占空比大于预定的该目标占空比，则该粗调谐电路输出该输入信号和该延迟信号的逻辑与操作和逻辑或操作的其中的一个，作为该已调谐的输出信号，并且若该输入信号的占空比小于预定的该目标占空比，则该粗调谐电路输出该输入信号和该延迟信号的该逻辑与操作和该逻辑或操作的其中另一个，作为该已调谐的输出信号。

9.根据权利要求5所述的占空比校正系统，其特征在于，进一步包括连接于该输入信号的输入端的延迟区块，其中该延迟区块提供延迟给该输入信号，该延迟区块提供的该延迟基本等于该多工器提供至该延迟信号的延迟。

10.根据权利要求5所述的占空比校正系统，其特征在于，进一步包括用于该输入信号的旁通路径，能够使该输入信号作为该已调谐的输出信号直接输出以响应该输入信号的占空比等于该目标占空比。

11.一种占空比校正系统，其特征在于，包括：

粗调谐电路，用于接收输入信号，调谐该输入信号的占空比接近目标占空比，并且输出已调谐的输出信号，其中该已调谐的输出信号是基于该输入信号和相对该输入信号有延迟的延迟信号的组合；

占空比检测器，用于接收该已调谐的输出信号并且输出指示该已调谐的输出信号的占空比的占空比检测信号；以及

逻辑单元，用于基于该占空比检测信号，控制该粗调谐电路和该延迟信号的延迟；

其中，该粗调谐电路包括多工器以及串联连接的多个反相器；

其中每个反相器提供对于该输入信号的附加延迟，该多个反相器中的第一个反相器连接该输入信号，该多个反相器中的多个第奇数个反相器的输出端分别连接至该多工器的多个输入端；

该多工器用于输出该多个第奇数个反相器之一的输出信号作为该延迟信号。

12.根据权利要求11所述的占空比校正系统，其特征在于，占空比的调谐包括基于该输入信号的上升沿或下降沿以及该延迟信号的上升沿或下降沿输出该已调谐的输出信号的边缘。

13.根据权利要求11所述的占空比校正系统，其特征在于，

该粗调谐电路输出该已调谐的输出信号以响应该输入信号的占空比大于预定的该目标占空比，其中该已调谐的输出信号的边缘基于该延迟信号的上升沿和下降沿和该输入信号的上升沿和下降沿的其中之一；以及

该粗调谐电路输出该已调谐的输出信号以响应该输入信号的占空比小于预定的该目标占空比，其中该已调谐的输出信号的该边缘基于该延迟信号的该上升沿和该下降沿和该输入信号的该上升沿和该下降沿的其中之另一。

14.根据权利要求11所述的占空比校正系统，其特征在于，进一步包括连接于该输入信号的输入端的延迟区块，其中该延迟区块提供延迟给该输入信号，该延迟区块提供的该延迟基本等于该多工器提供至该延迟信号的延迟。

15.根据权利要求11所述的占空比校正系统，其特征在于，进一步包括用于该输入信号的旁通路径，能够使该输入信号作为该已调谐的输出信号直接输出以响应该输入信号的占空比等于该目标占空比。

16.一种占空比校正系统，其特征在于，包括：

微调谐电路，用于接收输入信号，调谐该输入信号的占空比接近目标占空比，并且输出已调谐的输出信号，其中该输入信号的占空比的调谐包括改变该微调谐电路中的阻抗而改变该输入信号的上升沿或下降沿；

占空比检测器，用于接收该已调谐的输出信号，并且输出指示该已调谐的输出信号的占空比的占空比检测信号；以及

逻辑单元，用于基于该占空比检测信号，控制该微调谐电路。

17.根据权利要求16所述的占空比校正系统，其特征在于，该微调谐电路用于调谐该输入信号的占空比至一个子门延迟中的误差范围内。

18.根据权利要求16所述的占空比校正系统，其特征在于，该微调谐电路包括：

第一晶体管，耦接于电压源；

第一可变电阻，耦接于该第一晶体管，其中该第一可变电阻用于产生可变阻抗并且耦接于反相器的输入端；

第二可变电阻，耦接于该第一可变电阻和该反相器的输入端，其中该第二可变电阻用于产生可变阻抗；以及

第二晶体管，耦接于地和该第二可变电阻。

19.根据权利要求16所述的占空比校正系统，其特征在于，该微调谐电路的阻抗的改变包括增加该输入信号的该上升沿的上升时间以减少该输入信号的占空比，或者增加该输入信号的该下降沿的下降时间以增加该输入信号的占空比。

20.根据权利要求16所述的占空比校正系统，其特征在于，该逻辑单元控制该微调谐电路包括基于该占空比检测信号改变该微调谐电路的阻抗。

21.根据权利要求20所述的占空比校正系统，其特征在于，该微调谐电路的阻抗的改变通过调节可变电阻的阻抗来执行，或者通过调节该微调谐电路的晶体管的数目来执行，或者通过调节由该微调谐电路的电流源提供的电流幅度来执行。

22.根据权利要求16所述的占空比校正系统，其特征在于，该占空比检测器包括：

电容，具有第一终端和第二终端；

多个开关，耦接于该电容，其中该多个开关响应该已调谐的输出信号而接通或断开以使得该第一终端和该第二终端充电和放电；以及

比较器，耦接于该第一终端和该第二终端并且用于输出指示该已调谐的输出信号的占空比的信号。

23.根据权利要求22所述的占空比检测系统，其特征在于，该多个开关分为第一组开关和第二组开关，该多个开关的该第一组开关被接通以响应该已调谐的输出信号的第一电压电平，使得该第一终端充电并且使得该第二终端放电；以及该多个开关的该第二组开关被接通以响应该已调谐的输出信号的第二电压电平，使得该第二终端充电并且使得该第一终端放电。

24.根据权利要求23所述的占空比校正系统，其特征在于，该多个开关的该第一组开关响应具有与已调谐的输出信号相同极性的第一信号，以及该多个开关的该第二组开关响应具有与已调谐的输出信号相反极性的第二信号。

25.根据权利要求23所述的占空比校正系统，其特征在于，该占空比检测器进一步包括第一检测核心和第二检测核心，该电容和该多个开关包括于该第一检测核心中；该第二检测核心包括第二电容和多个第二开关，其中该多个第二开关分为第三组和第四组。

26.根据权利要求25所述的占空比校正系统，其特征在于，

该第一检测核心接收与该已调谐的输出信号反相的第一信号以及与该第一信号反相的第二信号，以使得在该第一检测核心中的该多个开关的该第一组开关响应该第二信号以及使得在该第一检测核心中的该多个开关的该第二组开关响应该第一信号；以及

该第二检测核心接收该第二信号以及与该第二信号反相的第三信号，以使得在该第二检测核心中的该多个第二开关的该第三组响应该第二信号以及使得在该第二检测核心中的该多个第二开关的该第四组响应该第三信号。

27.根据权利要求22所述的占空比校正系统，其特征在于，

若该已调谐的输出信号的占空比大于目标占空比，则该第一终端的充电时间大于该第一终端的放电时间，并且该第二终端的放电时间大于该第二终端的充电时间；以及

若该已调谐的输出信号的占空比小于该目标占空比，则该第一终端的该充电时间小于该第一终端的该放电时间，并且该第二终端的该放电时间小于该第一终端的该充电时间。

28.根据权利要求22所述的占空比校正系统，其特征在于，该多个开关分为第一组开关和第二组开关；以及

通过使得流经该多个开关的该第一组开关的电流幅度与流经该多个开关的该第二组开关的电流幅度不同而使得该第一终端的充电速度与该第二终端的充电速度不同，

或通过切换第一信号和第二信号来切换驱动该多个开关的该第一组开关和该第二组开关，

或通过切换该比较器的输入，

该占空比检测器检测的占空比可编程。

29.根据权利要求22所述的占空比校正系统，其特征在于，进一步包括：

至少一个耦接于该多个开关的电流源；以及

其中该多个开关的至少一个开关在处于断开状态时连接至地或偏置电压以减少当该多个开关的至少一个开关从接通状态改变为断开状态时该至少一个电流源需要输出的电流的变化。