CN213152021U - 单稳态电路和延迟单元 - Google Patents

单稳态电路和延迟单元 Download PDF

Info

Publication number
CN213152021U
CN213152021U CN202021199209.2U CN202021199209U CN213152021U CN 213152021 U CN213152021 U CN 213152021U CN 202021199209 U CN202021199209 U CN 202021199209U CN 213152021 U CN213152021 U CN 213152021U
Authority
CN
China
Prior art keywords
channel transistor
coupled
source
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021199209.2U
Other languages
English (en)
Inventor
M·扎姆普罗戈诺
A·塔杰法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN213152021U publication Critical patent/CN213152021U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033—Monostable circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Pulse Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本公开的实施例涉及单稳态电路和延迟单元。单稳态电路包括：具有基准发生器的延迟单元，基准发生器基于PVT不变电阻和阈值电压来生成基准电流；以及具有输出电容器和输出电路的延迟块，输出电路响应于输入信号，根据基准电流来改变在输出电容器上存储的电荷量。反相器具有耦合到输出电路的输入。逻辑电路将反相器的输出与输入信号进行逻辑组合，以生成单稳态触发脉冲。输出电路包括：响应于输入信号的第一逻辑状态而向输出电容器发出基准电流的电流源；以及响应于输入信号的第二逻辑状态而从输出电容器汲取电流以使得输出电容器放电的电流宿。

Description

单稳态电路和延迟单元
技术领域
本申请涉及激光驱动领域，并且具体地涉及用于针对激光驱动电路来生成触发脉冲的电路。
背景技术
飞行时间测距应用(例如，光检测和测距(LIDAR))利用激光二极管(通常是红外)，激光二极管由脉冲驱动电流驱动，以使得其在给定方向上发射短的激光脉冲。激光脉冲在该给定方向上被(可能的)对象反射，并且接收器接收并读取经反射的激光脉冲。接收器利用适当的时间基准，测量发射激光脉冲和接收经反射的激光脉冲之间的经过时间。根据该经过时间，可以评估到对象的距离。
除本领域技术人员已知和理解的与该技术有关的典型挑战(例如，暗脉冲、接收到的反射脉冲的平均化、以及使用后处理来获得期望的准确度)，期望减小激光脉冲的脉冲宽度。例如，考虑到激光脉冲到达对象、从对象反射并返回到接收器所经过的时间，因为光速是已知的并且是常数，所以可以确定到对象的距离；因此，作为数值示例，每个1ns的时间t可以与距离d＝2*c*t＝60cm相关联，其中c 是光速。因此，如果期望准确地区分60cm以下的距离，那么1ns量级的光脉冲将无用。
由于光脉冲的脉冲宽度与脉冲驱动电流的脉冲宽度相关，因此期望能够产生具有较短脉冲宽度的脉冲驱动电流，使得可以减小激光脉冲的脉冲宽度，从而提高准确性并使得能够区分更短的距离。附加地，尽管工艺、电压和温度变化，但是期望驱动电流的脉冲都具有尽可能稳定的脉冲宽度。由于该脉冲宽度不能相对于待测量的时间而被忽略，因此所描述的稳定性是特别值得关注的。
通常，测距系统提供多个激光脉冲序列，接收从对象反射并返回到接收器的反射脉冲，并通过消除噪声、干扰等来执行平均化过程，以提取飞行时间信息。如果驱动电流的脉冲的脉冲宽度不稳定，则在该过程中将引起误差，因此将降低距离测量的准确度。尽管温度和电源随飞行时间系统的变化而变化，但仍期望减少其对驱动电流的脉冲的脉冲宽度的影响，使得其低于临界阈值。
已知的现有技术测距系统利用边沿触发的阻尼激光驱动器来产生脉冲驱动电流，以生成用于测距操作的激光脉冲。“边沿触发”是指这些激光驱动器响应于接收到触发信号的边沿而开始生成脉冲驱动电流，并且触发信号的后续边沿不参与脉冲驱动电流的生成。
这些现有技术测距系统利用边沿触发的阻尼激光驱动器生成的脉冲驱动电流在图1A中示出。在进行空间精度的测距测量时，需要尖锐的窄驱动脉冲。然而，应当理解，现有技术的激光驱动器涉及某些折衷。驱动脉冲越窄，其上升和下降越尖锐。下降过于尖锐可能会导致“振铃”，驱动脉冲的驱动电流由此振荡(如标记为“振荡”的虚线所示)，振荡的幅度可能足以引起发射第二(未计划的)激光脉冲，这对于任何测距应用都是不期望的。虽然可以将驱动脉冲成形为具有尖锐上升和缓慢下降(由标记为“缓慢”的虚线所示)，但是缓慢下降会影响效率，因此是不期望的。因此，现有的现有技术测距系统抑制(但不加宽)了驱动脉冲的下降，从而产生以实线示出的脉冲。
尽管这些现有技术设计使得能够在不产生振铃的情况下生成脉冲驱动电流，但是它们不能为某些目的充分减小所产生的激光驱动电流的脉冲宽度，也无法产生对于某些目的所期望的高的激光驱动电流脉冲，并且恢复时间比某些目的所期望的时间长。
如与本申请同时提交的题为“LASER DRIVE INCORPORATING CLAMPING CIRCUITWITH FREEWHEELING DIODE”的美国专利申请序列号16/454,717所公开的(其内容通过引用整体并入(并且是发明性的，并且不认为是现有技术))，可以设计生成非常窄的激光驱动电流脉冲的欠阻尼脉冲触发(相对于边沿触发)的激光驱动器拓扑。由于这样的激光驱动器的欠阻尼性质，所产生的激光驱动电流脉冲的脉冲宽度的窄度与触发脉冲的脉冲宽度的窄度直接相关。附加地，为了所产生的驱动脉冲之间的一致性，期望触发脉冲具有精确相同的持续时间，因此期望触发脉冲的持续时间被精确地控制。虽然存在可以产生触发脉冲的现有技术的延迟单元，但是其性能对于美国专利申请序列号16/454,717中所公开的应用是不足的，因此需要进一步的发展。
实用新型内容
为了至少部分或全部地解决本领域的技术问题，本公开的实施例提供了一种单稳态电路和延迟单元。
在第一方面，提供了一种单稳态电路，该单稳态电路包括：延迟单元，包括：基准反相器，基准反相器的输入被耦合至基准反相器的输出，并且基准反相器被配置为生成阈值电压；基准电流发生器，被配置为根据阈值电压和工艺、电压和温度(PVT)不变电阻来生成基准电流；以及延迟块，包括：输出电容器；以及输出电路，被配置为响应于输入信号，根据基准电流来改变在输出电容器上存储的电荷量；输出反相器，具有输入并且具有输出，输出反相器的输入被耦合到延迟块的输出电路；以及逻辑电路，被配置为将输出反相器的输出与输入信号进行逻辑组合以生成单稳态触发脉冲。
根据一个实施例，延迟块的输出电路包括：电流源，被配置为响应于输入信号的第一逻辑状态而向输出电容器发出基准电流；以及电流宿，被配置为响应于输入信号的第二逻辑状态，从输出电容器汲取电流，以使输出电容器放电。
根据一个实施例，延迟块的输出电路包括：第一p沟道晶体管，具有源极、漏极和栅极，第一p沟道晶体管的源极被耦合以接收基准电流，第一p沟道晶体管的栅极被耦合以接收输入信号；第二p沟道晶体管，具有源极、漏极和栅极，第二p沟道晶体管的源极被耦合到第一p沟道晶体管的源极，第二p沟道晶体管的漏极被耦合到接地，第二p沟道晶体管的栅极被耦合以接收输入信号的互补；以及n沟道晶体管，具有漏极、源极和栅极，n沟道晶体管的漏极被耦合到第一 p沟道晶体管的漏极，n沟道晶体管的源极被耦合到接地，n沟道晶体管的栅极被耦合以接收输入信号；并且其中输出电容器被耦合在n沟道晶体管的漏极与接地之间。
根据一个实施例，延迟块的输出电路还包括输出反相器，输出反相器具有与n沟道晶体管的漏极耦合的输入、以及与输出反相器耦合的输出。
根据一个实施例，基准电流发生器包括：基准电压发生器，被配置为生成基准电压；第一跨导放大器，具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；PVT不变电阻；n沟道晶体管，具有漏极、源极和栅极，n沟道晶体管的源极被耦合到PVT不变电阻，n沟道晶体管的栅极被耦合到第一跨导放大器的输出，其中PVT不变电阻被耦合在n沟道晶体管的源极和接地之间；p沟道晶体管，具有源极、漏极和栅极，p沟道晶体管的源极被耦合到电源电压，p沟道晶体管的漏极被耦合到基准电流发生器的 n沟道晶体管的漏极，p沟道晶体管的栅极被耦合到基准电流发生器的p沟道晶体管的漏极；并且其中延迟块包括第三p沟道晶体管，第三p沟道晶体管具有源极、漏极和栅极，第三p沟道晶体管的源极被耦合到电源电压，第三p沟道晶体管的漏极被耦合到延迟块的输出电路的第一p沟道晶体管的源极，第三p沟道晶体管的栅极被耦合到基准电流发生器的p沟道晶体管的栅极。
根据一个实施例，PVT不变电阻包括：基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及复制电阻发生器，被耦合至基准电阻发生器，并且被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。
根据一个实施例，PVT不变电阻包括：带隙电流发生器，被耦合以向节点提供带隙电流；跨导放大器，具有与节点耦合的第一输入、被耦合以接收带隙电压的第二输入、以及输出；基准电阻发生器，包括：第一基准n沟道晶体管，具有漏极、源极和栅极，第一基准n沟道晶体管的漏极通过第一基准电阻器而被耦合至节点，第一基准n沟道晶体管的源极被耦合至接地，并且第一基准n沟道晶体管的栅极被耦合至PVT不变电阻的跨导放大器的输出；第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二基准电阻器而被耦合到节点，第二基准n沟道晶体管的源极被耦合到接地，并且第二基准n沟道晶体管的栅极通过由选择信号控制的第一开关而选择性地被耦合至PVT不变电阻的跨导放大器的输出；其中PVT不变电阻的跨导放大器对第一基准n沟道晶体管的栅极和第二基准n沟道晶体管的栅极进行驱动，使得在节点处产生的电压等于带隙电压；以及复制电阻发生器，包括：第一复制n沟道晶体管，具有漏极、源极和栅极，第一复制n沟道晶体管的漏极通过第一复制电阻器而被耦合至基准电流发生器的n沟道晶体管的源极，第一复制n沟道晶体管的源极被耦合到接地，并且第一复制n沟道晶体管的栅极被耦合至 PVT不变电阻的跨导放大器的输出；以及第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二复制晶体管而被耦合至基准电流发生器的n沟道晶体管的源极，第二基准n沟道晶体管的源极被耦合到接地，并且第二基准n沟道晶体管的栅极通过由选择信号控制的第二开关而选择性地被耦合至PVT不变电阻的跨导放大器的输出。
根据一个实施例，单稳态电路还包括反馈电路，反馈电路被配置为：将PVT不变电阻的跨导放大器的输出与校准电压进行比较；如果跨导放大器的输出电压充分高于基准电压，则通过调节选择信号以使得第一开关和第二开关闭合而将第二基准n沟道晶体管导通来减小跨导放大器的输出电压；并且如果跨导放大器的输出足够低于基准电压，则通过调节选择信号以使得第一开关和第二开关断开而将第二基准n沟道晶体管关断来增大输出电压。
根据一个实施例，由基准反相器生成的阈值电压基本上等于输出反相器的阈值电压。
根据一个实施例，延迟块的输出电路包括：第一n沟道晶体管，具有源极、漏极和栅极，第一n沟道晶体管的源极被耦合以接收基准电流，第一n沟道晶体管的栅极被耦合以接收输入信号；第二n沟道晶体管，具有源极、漏极和栅极，第二n沟道晶体管的源极被耦合到第一n沟道晶体管的源极，第二n沟道晶体管的漏极被耦合至电源电压，第二n沟道晶体管的栅极被耦合以接收输入信号的互补；以及p 沟道晶体管，具有漏极、源极和栅极，p沟道晶体管的漏极被耦合到第一n沟道晶体管的漏极，p沟道晶体管的源极被耦合到电源电压，p 沟道晶体管的栅极被耦合以接收输入信号；并且其中输出电容器被耦合在p沟道晶体管的漏极和电源电压之间。
根据一个实施例，延迟块的输出电路还包括输出反相器，输出反相器的输入被耦合至延迟块的输出电路的第一n沟道晶体管的漏极。
根据一个实施例，基准电流发生器包括：基准电压发生器，被配置为生成基准电压；第一跨导放大器，具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；PVT不变电阻；n沟道晶体管，具有漏极、源极和栅极，n沟道晶体管的源极被耦合到PVT不变电阻，n沟道晶体管的栅极被耦合到第一跨导放大器的输出，其中PVT不变电阻被耦合在基准电流发生器的n沟道晶体管的源极和接地之间；第一p沟道晶体管，具有源极、漏极和栅极，第一p沟道晶体管的源极被耦合到电源电压，第一p沟道晶体管的漏极被耦合到基准电流发生器的n沟道晶体管的漏极，第一p沟道晶体管的栅极被耦合到基准电流发生器的第一p沟道晶体管的漏极；以及第二p沟道晶体管，具有源极、漏极和栅极，第二p沟道晶体管的源极被耦合到电源电压，第二p沟道晶体管的栅极被耦合到基准电流发生器的第一p沟道晶体管的栅极；其中延迟块包括：第三n沟道晶体管，具有源极、漏极和栅极，第三n沟道晶体管的源极被耦合到接地，第三n沟道晶体管的漏极被耦合到基准电流发生器的第二p沟道晶体管的漏极，第三n沟道晶体管的栅极被耦合到第三n沟道晶体管的漏极；以及第四n沟道晶体管，具有源极、漏极和栅极，第四n沟道晶体管的源极被耦合到接地，第四n沟道晶体管的漏极被耦合到延迟块的输出电路的第一n沟道晶体管的源极，第四n沟道晶体管的栅极被耦合到第三n沟道晶体管的栅极。
根据一个实施例，PVT不变电阻包括：基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及复制电阻发生器，被耦合到基准电阻发生器，并且被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。
根据一个实施例，PVT不变电阻包括：带隙电流发生器，被耦合以向节点提供带隙电流；跨导放大器，具有与节点耦合的第一输入、被耦合以接收带隙电压的第二输入、以及输出；基准电阻发生器，包括：第一基准n沟道晶体管，具有漏极、源极和栅极，第一基准n沟道晶体管的漏极通过第一基准电阻器而被耦合到节点，第一基准n沟道晶体管的源极被耦合到接地，第一基准n沟道晶体管的栅极被耦合到PVT不变电阻的跨导放大器的输出；以及第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二基准电阻器而被耦合到节点，第二基准n沟道晶体管的源极被耦合到接地，第二基准n沟道晶体管的栅极通过由选择信号控制的第一开关而选择性地被耦合到PVT不变电阻的跨导放大器的输出；其中PVT不变电阻的跨导放大器对第一基准n沟道晶体管的栅极和第二基准n沟道晶体管的栅极进行驱动，使得在节点处产生的电压等于带隙电压；以及复制电阻发生器，包括：第一复制n沟道晶体管，具有漏极、源极和栅极，第一复制n沟道晶体管的漏极通过第一复制电阻器而被耦合到基准电流发生器的n沟道晶体管的源极，第一复制n沟道晶体管的源极被耦合到接地，第一复制n沟道晶体管的栅极被耦合到PVT不变电阻的跨导放大器的输出；以及第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二复制晶体管而被耦合到基准电流发生器的n沟道晶体管的源极，第二基准n沟道晶体管的源极被耦合到接地，第二基准n沟道晶体管的栅极通过由选择信号控制的第二开关而选择性地被耦合到PVT不变电阻的跨导放大器的输出。
根据一个实施例，单稳态电路还包括反馈电路，反馈电路被配置为：将PVT不变电阻的跨导放大器的输出与校准电压进行比较；如果跨导放大器的输出电压充分高于基准电压，则通过调节选择信号以使得第一开关和第二开关闭合而将第二基准n沟道晶体管导通来减小跨导放大器的输出电压；并且如果跨导放大器的输出足够低于基准电压，则通过调节选择信号以使得第一开关和第二开关断开而将第二基准n沟道晶体管关断来增大输出电压。
在第二方面，提供了一种延迟单元，该延迟单元包括：基准电流发生器，被配置为根据阈值电压和工艺、电压和温度(PVT)不变电阻来生成基准电流；以及延迟块，包括：输出电容器；输出电路，被配置为响应于输入信号，根据基准电流来改变在输出电容器上存储的电荷量；其中PVT不变电阻包括：基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及复制电阻发生器，被耦合至基准电阻发生器，并且被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。
根据一个实施例，基准电流发生器包括：基准电压发生器，被配置为生成基准电压；第一跨导放大器，具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；n沟道晶体管，具有漏极、源极和栅极，n沟道晶体管的源极被耦合至PVT不变电阻，并且n沟道晶体管的栅极被耦合至第一跨导放大器的输出，其中PVT不变电阻被耦合在n沟道晶体管的源极与接地之间；p沟道晶体管，具有源极、漏极和栅极，p沟道晶体管的源极被耦合到电源电压，p沟道晶体管的漏极被耦合到基准电流发生器的n沟道晶体管的漏极，并且p沟道晶体管的栅极被耦合到基准电流发生器的p沟道晶体管的漏极。
根据一个实施例，PVT不变电阻还包括：带隙电流发生器，被耦合以向节点提供带隙电流；跨导放大器，具有被耦合到节点的第一输入、被耦合以接收带隙电压的第二输入、以及输出；其中基准电阻发生器包括：第一基准n沟道晶体管，具有漏极、源极和栅极，第一基准n沟道晶体管的漏极通过第一基准电阻器而被耦合到节点，第一基准n沟道晶体管的源极被耦合到接地，第一基准n沟道晶体管的栅极被耦合到PVT不变电阻的跨导放大器的输出；以及第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二基准电阻器而被耦合到节点，第二基准n沟道晶体管的源极被耦合到接地，第二基准n沟道晶体管的栅极通过由选择信号控制的第一开关而选择性地被耦合到PVT不变电阻的跨导放大器的输出；其中跨导放大器对第一基准n沟道晶体管的栅极和第二基准n沟道晶体管的栅极进行驱动，使得在节点处产生的电压等于带隙电压；并且其中复制电阻发生器包括：第一复制n沟道晶体管，具有漏极、源极和栅极，第一复制n沟道晶体管的漏极通过第一复制电阻器而被耦合到基准电流发生器的n沟道晶体管的源极，第一复制n沟道晶体管的源极被耦合到接地，第一复制n沟道晶体管的栅极被耦合到PVT不变电阻的跨导放大器的输出；以及第二基准n沟道晶体管，具有漏极、源极和栅极，第二基准n沟道晶体管的漏极通过第二复制晶体管而被耦合到基准电流发生器的n沟道晶体管的源极，第二基准n沟道晶体管的源极被耦合到接地，第二基准n沟道晶体管的栅极通过由选择信号控制的第二开关而选择性地被耦合到PVT不变电阻的跨导放大器的输出。
根据一个实施例，延迟单元还包括反馈电路，反馈电路被配置为：将PVT不变电阻的跨导放大器的输出与校准电压进行比较；如果跨导放大器的输出电压充分高于基准电压，则通过调节选择信号以使得第一开关和第二开关闭合而将第二基准n沟道晶体管导通来减小跨导放大器的输出电压；并且如果跨导放大器的输出足够低于基准电压，则通过调节选择信号以使得第一开关和第二开关断开而将第二基准n 沟道晶体管关断来增大输出电压。
通过本公开的实施例，使得触发脉冲可以具有精确相同的持续时间，从而使得触发脉冲的持续时间被精确地控制，从而实现所产生的驱动脉冲之间的一致性。
附图说明
图1A是根据现有技术的激光二极管的采样脉冲驱动电流的图。
图1B是本文所述的现有技术的单稳态电路的框图。
图1C是示出了图1B的现有技术单稳态电路的操作的时序图。
图2是可与本公开的单稳态电路一起使用的本文所公开的延迟单元的示意图。
图3是图2的延迟单元的可调电阻的示意图。
图4A是本文描述的单稳态电路的框图。
图4B是图4A的单稳态电路的延迟单元的示意图。
具体实施方式
本文公开了包括延迟单元的单稳态电路。延迟单元包括：基准反相器，基准反相器的输入被耦合至其输出，并且基准反相器被配置为生成阈值电压；基准电流发生器，被配置为根据阈值电压以及工艺、电压和温度(PVT)不变电阻来生成基准电流；以及延迟块。延迟块包括输出电容器和被配置为响应于输入信号而根据基准电流来改变输出电容器上存储的电荷量的输出电路。输出反相器具有与延迟块的输出电路耦合的输入，并具有输出，并且逻辑电路被配置为将输出反相器的输出与输入信号进行逻辑组合来生成单稳态触发脉冲。
延迟块的输出电路可以包括：电流源，被配置为响应于输入信号的第一逻辑状态而向输出电容器发出基准电流；以及电流宿(sink)，被配置为响应于输入信号的第二逻辑状态，从输出电容器汲取电流来使得输出电容器放电。
延迟块的输出电路可以包括：第一p沟道晶体管，具有被耦合以接收基准电流的源极、漏极和被耦合以接收输入信号的栅极；第二p 沟道晶体管，具有与第一p沟道晶体管的源极耦合的源极、耦合到接地的漏极以及被耦合以接收输入信号的互补的栅极；以及n沟道晶体管，具有与第一p沟道晶体管的漏极耦合的漏极、耦合到接地的源极以及被耦合以接收输入信号的栅极。输出电容器可以被耦合在n沟道晶体管的漏极与接地之间。
延迟块的输出电路还可以包括输出反相器，输出反相器具有与n 沟道晶体管的漏极耦合的输入、以及与输出反相器耦合的输出。
基准电流发生器可以包括：基准电压发生器，其被配置为生成基准电压；以及第一跨导放大器，其具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出。基准电流发生器还可以包括：PVT不变电阻；以及n沟道晶体管，其具有漏极、与 PVT不变电阻耦合的源极以及与第一跨导放大器的输出耦合的栅极，其中PVT不变电阻被耦合在n沟道晶体管的源极和接地之间。p沟道晶体管可以具有耦合到电源电压的源极、与基准电流发生器的n沟道晶体管的漏极耦合的漏极、以及与基准电流发生器的p沟道晶体管的漏极耦合的栅极。延迟块可以包括第三p沟道晶体管，第三p沟道晶体管具有耦合到电源电压的源极、与延迟块的输出电路的第一p沟道晶体管的源极耦合的漏极、以及与基准电流发生器的p沟道晶体管的栅极耦合的栅极。
PVT不变电阻可以包括：基准电阻发生器，其被配置为基于带隙电流和带隙电压来生成基准电阻；以及耦合至基准电阻发生器的复制电阻发生器，其被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。
PVT不变电阻可以包括：被耦合以向节点提供带隙电流的带隙电流发生器；以及跨导放大器，具有耦合至节点的第一输入、被耦合以接收带隙电压的第二输入、以及输出。PVT不变电阻还可以包括基准电阻发生器，基准电阻发生器包括：第一基准n沟道晶体管，具有通过第一基准电阻器耦合至节点的漏极、耦合至接地的源极、以及与 PVT不变电阻的跨导放大器的输出耦合的栅极；以及第二基准n沟道晶体管，具有通过第二基准电阻器耦合到节点的漏极、耦合到接地的源极、以及通过由选择信号控制的第一开关而与PVT不变电阻的跨导放大器的输出选择性地耦合的栅极。
PVT不变电阻的跨导放大器可以驱动第一基准n沟道晶体管和第二基准n沟道晶体管的栅极，使得在节点处产生的电压等于带隙电压。
复制电阻发生器可以包括：第一复制n沟道晶体管，具有通过第一复制电阻器与基准电流发生器的n沟道晶体管的源极耦合的漏极、耦合到接地的源极、以及与PVT不变电阻的跨导放大器的输出耦合的栅极；以及第二基准n沟道晶体管，具有通过第二复制晶体管而与基准电流发生器的n沟道晶体管的源极耦合的漏极、耦合到接地的源极以及通过由选择信号控制的第二开关而与PVT不变电阻的跨导放大器的输出选择性地耦合的栅极。
反馈电路可以被配置为将PVT不变电阻的跨导放大器的输出与校准电压进行比较，如果跨导放大器的输出电压充分高于基准电压，则通过调节选择信号以使得第一开关和第二开关闭合而将第二n沟道晶体管导通来减小跨导放大器的输出电压，并且如果跨导放大器的输出足够低于基准电压，则通过调节选择信号以使得第一开关和第二开关断开而将第二n沟道晶体管关断来增大输出电压。
由基准反相器生成的阈值电压可以基本上等于输出反相器的阈值电压。
延迟块的输出电路可以包括：第一n沟道晶体管，具有被耦合以接收基准电流的源极、漏极、以及被耦合以接收输入信号的栅极；第二n沟道晶体管，具有与第一n沟道晶体管的源极耦合的源极、耦合至电源电压的漏极、以及被耦合以接收输入信号的互补的栅极；以及 p沟道晶体管，具有与第一n沟道晶体管的漏极耦合的漏极、耦合到电源电压的源极、以及被耦合以接收输入信号的栅极。输出电容器可以耦合在p沟道晶体管的漏极和电源电压之间。
延迟块的输出电路还可以包括输出反相器，输出反相器的输入被耦合至n沟道晶体管的漏极。
基准电流发生器可以包括：被配置为生成基准电压的基准电压发生器；以及第一跨导放大器，具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出。基准电流发生器还可以包括PVT不变电阻。基准电流发生器还可以包括：n沟道晶体管，具有漏极、与PVT不变电阻耦合的源极、以及与第一跨导放大器的输出耦合的栅极，其中PVT不变电阻耦合在基准电流发生器的n沟道晶体管的源极和接地之间；第一p沟道晶体管，具有耦合到电源电压的源极、与基准电流发生器的n沟道晶体管的漏极耦合的漏极以及与基准电流发生器的第一p沟道晶体管的漏极耦合的栅极；以及第二 p沟道晶体管，具有耦合到电源电压的源极、漏极以及与基准电流发生器的第一p沟道晶体管的栅极耦合的栅极。
延迟块可以包括：第三n沟道晶体管，具有耦合到接地的源极、与基准电流发生器的第二p沟道晶体管的漏极耦合的漏极、以及与第三n沟道晶体管的漏极耦合的栅极；以及第四n沟道晶体管，具有耦合到接地的源极、与延迟块的输出电路的第一n沟道晶体管的源极耦合的漏极、以及与第三n沟道晶体管的栅极耦合的栅极。
PVT不变电阻可以包括：基准电阻发生器，被配置为基于带隙电流和带隙电压生成基准电阻；以及复制电阻发生器，被耦合至基准电阻发生器，并且被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。
PVT不变电阻可以包括：被耦合以向节点提供带隙电流的带隙电流发生器；以及跨导放大器，具有耦合至节点的第一输入、被耦合以接收带隙电压的第二输入、以及输出。PVT不变电阻可以包括基准电阻发生器，基准电阻发生器具有：第一基准n沟道晶体管，具有通过第一基准电阻器而耦合到节点的漏极、耦合到接地的源极、以及与 PVT不变电阻的跨导放大器的输出耦合的栅极；以及第二基准n沟道晶体管，具有通过第二基准电阻器耦合到节点的漏极、耦合到接地的源极、以及通过由选择信号控制的第一开关而与PVT不变电阻的跨导放大器的输出选择性地耦合的栅极。PVT不变电阻的跨导放大器可以驱动第一基准n沟道晶体管和第二基准n沟道晶体管的栅极，使得在节点处产生的电压等于带隙电压。
复制电阻发生器可以包括：第一复制n沟道晶体管，具有通过第一复制电阻器而与基准电流发生器的n沟道晶体管的源极耦合的漏极、耦合到接地的源极、以及与PVT不变电阻的跨导放大器的输出耦合的栅极；以及第二基准n沟道晶体管，具有通过第二复制晶体管而与基准电流发生器的n沟道晶体管的源极耦合的漏极、耦合到接地的源极、以及通过由选择信号控制的第二开关而与PVT不变电阻的跨导放大器的输出选择性地耦合的栅极。
反馈电路可以被配置为将PVT不变电阻的跨导放大器的输出与校准电压进行比较，如果跨导放大器的输出电压充分高于基准电压，则通过调节选择信号以使得第一开关和第二开关闭合而将第二基准n 沟道晶体管导通来减小跨导放大器的输出电压，并且如果跨导放大器的输出足够低于基准电压，则通过调节选择信号以使得第一开关和第二开关断开而将第二基准n沟道晶体管关断来增大输出电压。
以下公开内容使得本领域技术人员能够制造和使用本文所公开的主题。在不脱离本公开的精神和范围的情况下，本文所描述的一般原理可以应用于除以上详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应被赋予与本文所公开或建议的原理和特征一致的最宽范围。应当理解，术语“耦合”可以表示“在没有中间组件的情况下直接电连接”，或者可以表示“由于存在中间组件而间接电连接”。因此，本文中所使用的术语“耦合”不受限制。
现在参考图1B公开了现有技术的单稳态电路40，单稳态电路40 包括反相器41，反相器41接收触发输入信号IN并输出其互补INB。下降沿触发的延迟单元20接收INB并输出其延迟版本(被标记为 INBDEN)。AND门42接收INBDEL和IN、在其上执行逻辑AND运算，并基于逻辑AND运算来产生单稳态输出触发脉冲OUT。
现在附加地参考图1C来描述操作。在操作中，当触发输入信号 IN为低电平时，AND门42具有一个输入为低电平，因此单稳态输出触发脉冲OUT为低电平(可以在时间T0看到)。当触发输入信号IN 变为高电平时，由于延迟单元20提供的延迟，延迟单元20的输出仍将为高电平，因此单稳态输出触发脉冲OUT为高电平(可以在时间T1看到)。一旦经过了由延迟单元20提供的延迟时间(发生在时间 T2处)，INBDEL将下降为低电平，并且由于AND门42接收低电平信号作为输入，因此单稳态输出触发脉冲OUT将为低电平。因此，单稳态输出触发脉冲已生成并具有由延迟单元20定义的脉冲宽度，该脉冲宽度从INB的下降沿开始。注意，由于当触发输入信号IN变为低电平时(在时间T3处发生)，单稳态输出触发脉冲OUT已为低电平，因此当触发输入信号IN变为低电平时，单稳态输出触发脉冲 OUT的状态不会改变。由反相器41提供的触发输入信号IN变为低电平和INBDEL变为高电平之间的短延迟有助于避免单稳态输出触发脉冲OUT的毛刺。
现在参考图2，本文所公开的延迟单元20’包括偏置电流发生器 21，偏置电流发生器21生成用于延迟块22的基准电流Iref，延迟块 22进而生成延迟输出DOUT来用于生成单稳态输出触发脉冲OUT。
偏置电流发生器21包括反相器23，反相器23以反馈布置与其自身耦合(其输入耦合至其输出)。跨导放大器24具有与反相器23的输出耦合的第一输入、耦合至节点NRES的第二输入、以及输出。n 沟道晶体管M1的源极耦合至节点NRES，并且其栅极耦合至跨导放大器24的输出。可调电阻25耦合于节点NRES与接地之间。p沟道晶体管M2的源极耦合至电源节点来接收电源电压VCC，其漏极耦合至n沟道晶体管M1的漏极，并且其栅极耦合至其漏极并通过滤波电容器C1耦合至其源极。p沟道晶体管M3的源极耦合到电源节点来接收电源电压VCC，并且其栅极耦合到p沟道晶体管M2的栅极。
延迟块22包括p沟道晶体管M4，p沟道晶体管M4的源极耦合到p沟道晶体管M3的漏极，并且其栅极耦合到输入节点NIN来接收输入信号INB。p沟道晶体管M5的源极耦合到p沟道晶体管M4的源极，并且其漏极耦合到接地。反相器26具有耦合到节点NIN的输入、以及与p沟道晶体管M5的栅极耦合的输出。n沟道晶体管M6 的漏极在节点N0处耦合至p沟道晶体管M4的漏极，其源极耦合至接地，并且其栅极耦合至输入节点NIN来接收输入信号INB。电容器C2被耦合在n沟道晶体管M6的漏极与接地之间。反相器27的输入被耦合到n沟道晶体管M6的漏极，并在其输出处产生延迟边沿 INBDEL。
在描述操作之前，需要指出，反相器23的输入到反相器23的输出的连接生成基准电压Vth，如果输入上升/下降沿不太快，则基准电压Vth处于第一量级(反相器23本身的阈值电压的近似)(例如，输入上升/下降沿导致输出下降/上升沿的电压)。实际上，基于在该拓扑配置中的反相器23中的p沟道和n沟道MOS晶体管的导通电阻，基准电压Vth是电源电压VCC的一部分。这些导通电阻是温度、工艺和电源电压相关的。
跨导放大器24与n沟道晶体管M1和可调电阻25处于闭合回路中。回路迫使反馈电压Vfdbk等于Vth。结果，由n沟道晶体管M1 汲取的基准电流Iref由比率Vfdbk/R＝Vth/R(R为可调电阻25的电阻值)来定义。该基准电流Iref然后被p沟道晶体管M2汲取，并被 p沟道晶体管M3镜像，作为延迟单元核心22的基准电流。因此，基准电流Iref与Vth和R相关。
注意，可调电阻25是工艺、电压和温度(PVT)不变的，这将在下面进行解释。
由于p沟道晶体管M2和M3处于电流镜像关系，因此基准电流 Iref被镜像到p沟道晶体管M4和M5的源极(例如，以1：1的比率，但是可以是其他比率)。
假设当INB为高电平时，电容器C2在先前阶段完全放电，因此 n沟道晶体管M6导通而p沟道晶体管M4关断，因此将节点N0以低阻抗接地。
因此，当输入信号INB变为低电平时，p沟道晶体管M5被反相器26的输出关断，而p沟道晶体管M4导通，且n沟道晶体管M6 关断。假设一旦基准电流Iref开始流入电容器C2，节点N0上的电压就跟随理想的斜坡，则反相器27切换的时间由Δt＝C2*Vth/Iref给出。如所预期的，反相器23和27之间的匹配为两个反相器提供了近似相同的阈值电压。请注意，由于与快速(尖锐)输入信号INB边沿相关联的动态分量，反相器27的“真实”阈值电压将与Vth略有不同(除几何效应导致的任何差异之外)。
然后，由于Iref＝Vth/R，因此可以看出，仍然假设可调电阻25 的电阻R是PVT不变的，Δt＝R*C2。可以使用与温度和电源的相关性为零或可以忽略不计的电容器。这意味着，关于可调电阻25的电阻R相对于PVT不变的假设，延迟Δt将与温度和电源变化无关，因此电容器C2所关注的变化是工艺变化。可以使用简单的调整来调节 C2的电容值，以针对延迟Δt定义期望的值。如图所示，一旦确定了其标称值，延迟Δt将不与温度和电源变化相关。
由于延迟Δt是基准电流Iref的函数，因此可以对p沟道晶体管 M2和M3的镜像比率进行设置，以帮助产生期望的延迟；这允许其中由p沟道晶体管M2和M3形成的电流镜包括附加晶体管的实施例，附加晶体管可以选择性地切换到电流镜中，以调节镜像比率并允许延迟的可编程性(例如，在亚纳秒到数十纳秒的范围内对延迟进行调节)。
当输入信号INB变为高电平时，n沟道晶体管M6使电容器C2 迅速放电，因此节点N0处的电压下降到接地。反相器27因此将其输出INBDEL驱动为高电平。在该输入边沿上，输入INB变为高电平和INBDEL变为高电平之间的延迟很短，因此PVT变化不是特别重要或不值得关注的。
注意，当输入信号INB变为低电平时，p沟道晶体管M4导通并且电流Iref流入电容器C2，而p沟道晶体管M5和n沟道晶体管M6 关断。还应注意，当输入信号INB变为高电平时，n沟道晶体管M6 如所述导通并使电容器C2放电，而p沟道晶体管M4关断。此时，p 沟道晶体管M5导通，以允许来自p沟道晶体管M3的基准电流Iref 继续流经p沟道晶体管M5并接地。这样，p沟道晶体管M3不关断，而是继续作为电流发生器进行操作，因此，当INB变为低电平时，一旦p沟道晶体管M4导通，Iref就准备好处于其适当值处。更详细地，注意，假设电容器C2在先前阶段被n沟道晶体管M6完全放电，当p 沟道晶体管M5导通时，其使得p沟道晶体管M3的漏极接地，从而以与当p沟道晶体管导通时(当INB变为低电平时)的起始条件相同的条件将p沟道晶体管M3偏置。因此，p沟道晶体管M5的使用使得在INB从高电平切换到低电平时，p沟道晶体管M3的偏置是连续的。
在不使用p沟道晶体管M5的情况下，当p沟道晶体管M4关断时，其源极的电压将上升到VCC并因此将p沟道晶体管M3关断或几乎关断，结果是基准电流Iref下降为零。然后，稍后，当p沟道晶体管M4关断时，在基准电流Iref上升到其标称值之前会存在延迟，从而影响节点N0上产生的斜坡电压，进而影响电容器C2的充电时间，并因此对延迟Δt的精度和稳定性产生负面影响。附加地，与p沟道晶体管M4的切换有关的电荷注入可能将附加的不准确度引入到类似斜坡的瞬态行为中。附加地，与p沟道晶体管M4相位相对的p沟道晶体管M5的驱动允许补偿与p沟道晶体管M4的切换有关的电荷注入。
尽管已将延迟单元20’描述为响应于输入信号INB的下降沿而生成延迟，但是本领域技术人员将快速理解如何使得延迟单元20’适配用于响应于输入信号INB的上升沿而生成延迟(例如，通过重新布置延迟单元20’，使得n沟道晶体管M6依靠基准电流Iref来使延迟单元20’放电)，或如何将延迟单元20’适配用于在输入信号INB的两个边沿处生成延迟(例如，通过重新布置延迟单元，使得n沟道晶体管 M6和p沟道晶体管M4均依赖于基准电流Iref)。
例如，针对响应于输入信号IN的上升沿而生成延迟的情况，现在参考图4A(示出了单稳态电路40’)和图4B(示出了延迟单元20”)。
单稳态电路40’包括延迟单元20’，延迟单元20’接收触发输入信号IN并生成其延迟版本(标记为INDEL)。反相器41’具有接收INDEL 的输入和生成其互补(标记为INBDEL)的输出。AND门42’具有接收INBDEL的第一输入和接收IN的第二输入、对INBDEL和IN执行逻辑AND运算并生成输出OUT作为对INBDEL和IN进行逻辑 AND运算的结果。
偏置电流发生器21与图2的保持不变，因此不需要进一步描述。然而，此处，延迟单元核心22’与图2的延迟单元核心22不同。具体地，基准电流Iref被接收并被由n沟道晶体管M22和M23形成的电流镜镜像到节点N1。N沟道晶体管M4’的源极耦合到节点N1、其漏极耦合到节点N0并且其栅极耦合到节点NIN来接收输入IN。P沟道晶体管M6’的源极耦合到VCC、其漏极耦合到节点N0并且其栅极耦合到节点NIN来接收IN。电容器C2’耦合在节点N0和VCC之间，并且输出反相器27’的输入耦合至节点N0并在其输出处产生INDEL。 N沟道晶体管M5’的漏极耦合至VCC、其源极耦合至节点N1并且其栅极通过反相器26’进行耦合来接收IN。
现在简要描述延迟单元核心22’的操作。当输入信号IN变为低电平时，p沟道晶体管M6’导通，迫使节点N0到VCC，从而使电容器 C2放电。
当输入信号变为高电平时，p沟道晶体管M6’关断，而n沟道晶体管M4’导通，且n沟道晶体管M5’关断。在此，由M23镜像的基准电流Iref将开始使得节点N0放电(因此电容器C2将被放电)。节点 N0上的瞬态电压波形将是从VCC到反相器27’将其输出从低电平切换到高电平的阈值电压的斜坡。假设将反相器23和27’的阈值电压表示为电源电压VCC的一部分(根据构成反相器本身的nMOS和pMOS 器件的导通电阻)，假设节点N0上的瞬态电压为针对先前描述的问题 (例如，基准电流Iref和电荷注入的连续性)的理想斜坡(在这种情况下减小)且忽略了二阶误差源，延迟时间由乘积R*C给出，其中R 是PVT不变的。
单稳态电路40’的操作如下。在IN变为高电平的瞬间，由于IN 没有时间传播通过延迟单元20”和反相器41’，所以INBDEL将仍然为高电平。因此，AND门42’接收两个逻辑高电平作为其输入，因此其输出OUT将变为高电平。在与延迟单元20”提供的延迟时间和反相器41’提供的延迟时间相等的时间之后，INBDEL将变为低电平，因此AND门42’的输出OUT将变为低电平。由于延迟单元20”提供的延迟时间明显大于反相器41’提供的延迟时间，因此输出OUT将采用脉冲宽度基本上等于延迟单元20”提供的延迟时间的单稳态脉冲形式。现在参考图3来详细描述可调电阻25。可调基准25包括可调整电压(Vtrim)发生器31(也可以称为基准变量，但对PVT变化、电阻是稳定的)和PVT补偿可变电阻32。
从图3中可以看出，Vtrim发生器31从带隙源29接收带隙电流 Irefbg。特别地，基准电流Irefbg在节点NV’ref处被接收。跨导放大器33具有耦合至节点NV’ref的第一输入、耦合至来自带隙电压发生器的带隙基准电压Vrefbg的第二输入以及耦合至节点NVtrim的输出。n沟道晶体管M11的漏极通过电阻器R11耦合到节点NV’ref、其源极耦合到接地并且其栅极耦合到节点NVtrim。n沟道晶体管M12 的漏极通过电阻器R12耦合到节点NV’ref、其源极耦合到接地并且其栅极分别通过开关S1和S2选择性地耦合到节点NVtrim或接地，开关S1和S2基于选择信号比特SEL0及其互补nSEL0的相对逻辑状态进行操作。n沟道晶体管M13的漏极通过电阻器R13耦合到节点 NV’ref、其源极耦合到接地并且其栅极分别通过开关S3和S4选择性地耦合到节点NVtrim或接地，开关S3和S4基于选择信号比特SEL0 及其互补nSEL0的相对逻辑状态进行操作。
尽管Vtrim发生器31被示出为包括三个电阻器R11、R12和R13，三个n沟道晶体管M11、M12和M13以及数目比n沟道晶体管M11、 M12和M13的总数乘以二少两个的开关，但是应当理解，可以存在任何数目的这样的电阻器和对应数目的晶体管和开关。
PVT补偿的可变电阻32包括n沟道晶体管M21，n沟道晶体管M21的漏极通过电阻器R21耦合到节点NRES、其源极耦合到接地并且其栅极耦合到节点NVtrim。
n沟道晶体管M22的漏极通过电阻器R21耦合到节点NRES、其源极耦合到接地并且其栅极分别通过开关S5和S6选择性地耦合到节点NVtrim或接地，开关S5和S6基于选择信号比特SEL0及其互补 nSEL0的相对逻辑状态进行操作。n沟道晶体管M23的漏极通过电阻器R23耦合到节点NRES、其源极耦合到接地并且其栅极分别通过开关S7和S8选择性地耦合到节点NVtrim或接地，开关S7和S8基于选择信号比特SEL0及其互补nSEL0的相对逻辑状态进行操作。
尽管PVT补偿的可变电阻32被示出为包括三个电阻器R21、R22 和R23、三个n沟道晶体管M21、M22和M23以及数目比n沟道晶体管M21、M22和M23的总数乘以二少两个的开关，但是应当理解，可以存在任何数目的这样的电阻器和对应数目的晶体管和开关。
第一跨导放大器34具有耦合到节点NVtrim的第一输入、接收第一校准电压Vth,calib的第二输入以及输出。第二跨导放大器34’具有耦合到第二校准电压Vth,calib’的第一输入。Vth,calib和Vth,calib’具有不同的值，其中Vth,calib是旨在保持跨导放大器33的偏置的上限阈值电压，而Vth,calib’是旨在限定n沟道晶体管M11、M12、M13 和M21、M22，M23的欧姆偏置的极限的下限阈值。
逻辑计数器电路35接收跨导放大器34、34’的输出以及时钟信号 CLK，并生成选择信号SEL(具有比特SEL0、SEL1...)及其互补 NSEL(具有比特nSEL0、nSEL1...)。
跨导放大器33对晶体管M11的栅极以及其栅极耦合到节点 NVTrim的晶体管M12、M13的栅极进行驱动，并生成电压Vtrim，使得由于反馈回路，节点NV’ref的电压被设置为与Vrefbg相等的值 V’ref。电压V’ref被施加到包含与电阻器R11串联的晶体管M11的分支，该分支与包含和电阻器R12串联的晶体管M12的分支并联(如果开关S1闭合)并且与包含和电阻器R13串联的晶体管M13的分支并联(如果开关S3闭合)。由于流过电阻器的电流固定为带隙电流 Irefbg，因此R11和n沟道晶体管M11的串联电阻(如果开关S1闭合，则与电阻器R12和n沟道晶体管M12的串联电阻并联，和/或如果开关S3闭合，则与电阻器R13和n沟道晶体管M13的串联电阻并联)的电阻被迫使成为Vrefbg/Irefbg，因为Vrefbg和Irefbg分别是带隙电压和带隙电流(如本领域技术人员所理解的，均是PVT不变的)， Vrefbg/Irefbg是恒定的。注意，电压Vtrim使得其所驱动的晶体管保持线性模式。
换言之，跨导放大器33与n沟道晶体管M11和电阻器R11(如果开关S1闭合，则与n沟道晶体管M12和电阻器R12并联，且如果开关S3闭合，则与n沟道晶体管M13和电阻器R13并联)处于闭合回路中。回路迫使节点NV’ref等于施加到跨导放大器33的电压 Vrefbg。同时，回路本身通过电流Irefbg进行偏置。因此，如果开关 S1闭合，则n沟道晶体管M11(在欧姆区域中偏置)和电阻器R11 (如果开关S1闭合，则与和电阻器R12串联的n沟道晶体管M12并联，且如果开关S3闭合，则与和电阻器R13并联的n沟道晶体管 M13并联)的串联的等效电阻由比率Vrefbg/Irefbg限定，并且是PVT 不变的(因为带隙源29被调整为生成PVT不变的Vrefbg和Irefbg)。
从对Vtrim发生器31和PVT补偿电阻32的示意图的回顾中可以清楚地看出，PVT补偿电阻32是Vtrim发生器31的复制，除了电阻器R21、R22和R23的顶部端子耦合到节点NRES而不是节点NV’ref。因此，电压Vtrim将PVT补偿电阻32中组件组合的电阻设置为与 Vtrim发生器31中组件组合的电阻相同。
换言之，Vtrim发生器31中的反馈回路允许将电阻(通过n沟道晶体管M11和电阻器R12的串联连接和/或n沟道晶体管M12和电阻器R12的串联连接和/或p沟道晶体管M13和电阻器R13的串联连接形成的有源(所选择的)分支的并联电阻)设置为等于PVT不变值(Vrefbg/Irefbg)。为此，反馈回路通过对用于偏置n沟道晶体管M11、 M12和M13(在欧姆区域中)的栅极的电压进行调制来充当电压 NVtrim，因此其导通电阻被调制来满足反馈条件。详细地，通过反馈回路来更新n沟道晶体管M11、M12和M13的导通电阻，使得整个分支电阻可以满足由反馈回路施加的关系(其等于Vrefbg/Irefbg)。可调电阻32是Vtrim发生器31中存在的分支的理想复制(匹配不准确度除外)。对n沟道晶体管M11、M12和M13的栅极进行偏置(在反馈回路中)的相同电压Vtrim被用于对N沟道晶体管M21、M22和 M23的栅极进行偏置。这意味着在该匹配的复制拓扑中，可调电阻 32中的分支将具有与Vtrim发生器31相同的电阻。Vtrim发生器31 中的反馈回路针对Vtrim定义了适当的值，以使得等效基准电阻为PVT不变的(Vrefbg/Irefbg)。然后，一旦产生该电压，就将其用于可调电阻32的复制配置中，以复制将在偏置电流发生器21中使用的相似电阻。
在所示的实现中，校准电压Vth,calib、Vth,calib’也是由带隙电压发生器传递的带隙电压。然而，应理解，这些校准电压Vth,calib、 Vth,calib’实际上不必是PVT不变的，并且如果校准电压Vth,calib、 Vth,calib’对PVT变化保持足够恒定，则将提供适当的功能，逻辑计数器电路35可以使用PVT变化来标识晶体管M11、M12、M13、M21、 M22和M23是否被正确地线性驱动，或者这些晶体管是否被不正确地切换到饱和状态。由于驱动晶体管M11、M12、M13、M21、M22 和M23的偏置电压范围相对较宽，因此通常可以接受Vth,calib或 Vth,calib’的适度变化。
现在描述逻辑计数器35的操作。跨导放大器34将Vtrim与 Vth,calib进行比较，并且跨导放大器34’将Vtrim与Vth,calib’进行比较。如果Vtrim大于Vth,calib，则跨导放大器34断言其输出来生成“向下”计数；同样，如果Vtrim小于Vth,calib’，则跨导放大器34’断言其输出来生成“向上”计数。
如果NVtrim处的电压太高，则存在跨导放大器33发生故障的风险。如果n沟道晶体管M11的电阻过高(并且n沟道晶体管和电阻器R11的串联电阻大于期望值Vrefbg/Irefbg)，则回路将通过增加 NVtrim处的电压来减小n沟道晶体管M11的电阻。如果NVtrim处的电压升高到第一阈值(由利用足够余量相应设计的跨导放大器33偏置约束来限定)以上，则逻辑计数器35决定为了减小等效电阻的电阻率而不再进一步增加NVtrim处的电压，而是添加附加分支(即，与电阻器R12串联的n沟道晶体管M12)。这可以帮助确保当晶体管M11、M12、M13的栅极在NVtrim处具有适当电压时，等效电阻保持等于Vrefbg/Irefbg。
现在讨论NVtrim处的电压太低的情况。假设最初，并行激活两个分支(与电阻器R11串联的n沟道晶体管M11和与电阻器R12串联的n沟道晶体管M12)。如果全局电阻变得小于期望的 Vrefbg/Irefbg，则回路用于增加全局电阻。可以通过降低NVtrim处的电压来实现。但是，如果NVtrim处的电压下降得太远，则n沟道晶体管M11和M12可能会从欧姆区域退出。在该情况下，如果NVtrim 处的电压下降到第二阈值电压以下，则逻辑计数器35将决定解除对与电阻器R12串联的n沟道晶体管M12的分支的断言，而不是进一步减小NVtrim处的电压。这使得晶体管M11、M12、M13的栅极在 NVtrim处具有更适当的电压时，全局电阻保持等于Vrefbg/Irefbg。
在一些情况下，逻辑计数器35可以监视“向上”和“向下”计数的数目，以在仅在启动时执行的校准期间正确地设置SEL0、SEL1 和nSEL0、nSEL1。在其他情况下，逻辑计数器35可以周期性地或根据需要执行该监视和设置。在其他情况下，逻辑计数器35可以连续执行该监视和设置。
尽管已针对有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离如本文所公开的本公开的范围的其他实施例。因此，本公开的范围应仅由所附权利要求书限制。

Claims (19)

1.一种单稳态电路，其特征在于，包括：
延迟单元，包括：
基准反相器，所述基准反相器的输入被耦合至所述基准反相器的输出，并且所述基准反相器被配置为生成阈值电压；
基准电流发生器，被配置为根据所述阈值电压和工艺、电压和温度PVT不变电阻来生成基准电流；以及
延迟块，包括：
输出电容器；以及
输出电路，被配置为响应于输入信号，根据所述基准电流来改变在所述输出电容器上存储的电荷量；
输出反相器，具有输入并且具有输出，所述输出反相器的所述输入被耦合到所述延迟块的所述输出电路；以及
逻辑电路，被配置为将所述输出反相器的所述输出与所述输入信号进行逻辑组合以生成单稳态触发脉冲。
2.根据权利要求1所述的单稳态电路，其特征在于，所述延迟块的所述输出电路包括：
电流源，被配置为响应于输入信号的第一逻辑状态而向所述输出电容器发出所述基准电流；以及
电流宿，被配置为响应于所述输入信号的第二逻辑状态，从所述输出电容器汲取电流，以使所述输出电容器放电。
3.根据权利要求1所述的单稳态电路，其特征在于，
其中所述延迟块的所述输出电路包括：
第一p沟道晶体管，具有源极、漏极和栅极，所述第一p沟道晶体管的所述源极被耦合以接收所述基准电流，所述第一p沟道晶体管的所述栅极被耦合以接收所述输入信号；
第二p沟道晶体管，具有源极、漏极和栅极，所述第二p沟道晶体管的所述源极被耦合到所述第一p沟道晶体管的所述源极，所述第二p沟道晶体管的所述漏极被耦合到接地，所述第二p沟道晶体管的所述栅极被耦合以接收所述输入信号的互补；以及
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述漏极被耦合到所述第一p沟道晶体管的所述漏极，所述n沟道晶体管的所述源极被耦合到接地，所述n沟道晶体管的所述栅极被耦合以接收所述输入信号；并且
其中所述输出电容器被耦合在所述n沟道晶体管的所述漏极与接地之间。
4.根据权利要求3所述的单稳态电路，其特征在于，所述延迟块的所述输出电路还包括输出反相器，所述输出反相器具有与所述n沟道晶体管的所述漏极耦合的输入、以及与所述输出反相器耦合的输出。
5.根据权利要求3所述的单稳态电路，其特征在于，
其中所述基准电流发生器包括：
基准电压发生器，被配置为生成基准电压；
第一跨导放大器，具有被耦合以接收所述基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；
PVT不变电阻；
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述源极被耦合到所述PVT不变电阻，所述n沟道晶体管的所述栅极被耦合到所述第一跨导放大器的所述输出，其中所述PVT不变电阻被耦合在所述n沟道晶体管的所述源极和接地之间；
p沟道晶体管，具有源极、漏极和栅极，所述p沟道晶体管的所述源极被耦合到电源电压，所述p沟道晶体管的所述漏极被耦合到所述基准电流发生器的所述n沟道晶体管的所述漏极，所述p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述p沟道晶体管的所述漏极；并且
其中所述延迟块包括第三p沟道晶体管，所述第三p沟道晶体管具有源极、漏极和栅极，所述第三p沟道晶体管的所述源极被耦合到所述电源电压，所述第三p沟道晶体管的所述漏极被耦合到所述延迟块的所述输出电路的所述第一p沟道晶体管的所述源极，所述第三p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述p沟道晶体管的所述栅极。
6.根据权利要求5所述的单稳态电路，其特征在于，所述PVT不变电阻包括：
基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及
复制电阻发生器，被耦合至所述基准电阻发生器，并且被配置为生成针对所述PVT不变电阻的、与所述基准电阻的电阻值相等的电阻值。
7.根据权利要求5所述的单稳态电路，其特征在于，所述PVT不变电阻包括：
带隙电流发生器，被耦合以向节点提供带隙电流；
跨导放大器，具有与所述节点耦合的第一输入、被耦合以接收带隙电压的第二输入、以及输出；
基准电阻发生器，包括：
第一基准n沟道晶体管，具有漏极、源极和栅极，所述第一基准n沟道晶体管的所述漏极通过第一基准电阻器而被耦合至所述节点，所述第一基准n沟道晶体管的所述源极被耦合至接地，并且所述第一基准n沟道晶体管的所述栅极被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二基准电阻器而被耦合到所述节点，所述第二基准n沟道晶体管的所述源极被耦合到接地，并且所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第一开关而选择性地被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；
其中所述PVT不变电阻的所述跨导放大器对所述第一基准n 沟道晶体管的所述栅极和所述第二基准n沟道晶体管的所述栅极进行驱动，使得在所述节点处产生的电压等于所述带隙电压；以及
复制电阻发生器，包括：
第一复制n沟道晶体管，具有漏极、源极和栅极，所述第一复制n沟道晶体管的所述漏极通过第一复制电阻器而被耦合至所述基准电流发生器的所述n沟道晶体管的所述源极，所述第一复制n沟道晶体管的所述源极被耦合到接地，并且所述第一复制n沟道晶体管的所述栅极被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二复制晶体管而被耦合至所述基准电流发生器的所述n沟道晶体管的所述源极，所述第二基准n沟道晶体管的所述源极被耦合到接地，并且所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第二开关而选择性地被耦合至所述PVT不变电阻的所述跨导放大器的所述输出。
8.根据权利要求7所述的单稳态电路，其特征在于，还包括反馈电路，所述反馈电路被配置为：将所述PVT不变电阻的所述跨导放大器的所述输出与校准电压进行比较；如果所述跨导放大器的输出电压充分高于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关闭合而将所述第二基准n沟道晶体管导通来减小所述跨导放大器的所述输出电压；并且如果所述跨导放大器的所述输出足够低于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关断开而将所述第二基准n沟道晶体管关断来增大所述输出电压。
9.根据权利要求1所述的单稳态电路，其特征在于，由所述基准反相器生成的所述阈值电压基本上等于所述输出反相器的阈值电压。
10.根据权利要求1所述的单稳态电路，其特征在于，
其中所述延迟块的所述输出电路包括：
第一n沟道晶体管，具有源极、漏极和栅极，所述第一n沟道晶体管的所述源极被耦合以接收所述基准电流，所述第一n沟道晶体管的所述栅极被耦合以接收所述输入信号；
第二n沟道晶体管，具有源极、漏极和栅极，所述第二n沟道晶体管的所述源极被耦合到所述第一n沟道晶体管的所述源极，所述第二n沟道晶体管的所述漏极被耦合至电源电压，所述第二n沟道晶体管的所述栅极被耦合以接收所述输入信号的互补；以及
p沟道晶体管，具有漏极、源极和栅极，所述p沟道晶体管的所述漏极被耦合到所述第一n沟道晶体管的所述漏极，所述p沟道晶体管的所述源极被耦合到所述电源电压，所述p沟道晶体管的所述栅极被耦合以接收所述输入信号；并且
其中所述输出电容器被耦合在所述p沟道晶体管的所述漏极和所述电源电压之间。
11.根据权利要求10所述的单稳态电路，其特征在于，所述延迟块的所述输出电路还包括输出反相器，所述输出反相器的输入被耦合至所述延迟块的所述输出电路的所述第一n沟道晶体管的所述漏极。
12.根据权利要求10所述的单稳态电路，其特征在于，
其中所述基准电流发生器包括：
基准电压发生器，被配置为生成基准电压；
第一跨导放大器，具有被耦合以接收所述基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；
PVT不变电阻；
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述源极被耦合到所述PVT不变电阻，所述n沟道晶体管的所述栅极被耦合到所述第一跨导放大器的所述输出，其中所述PVT不变电阻被耦合在所述基准电流发生器的所述n沟道晶体管的所述源极和接地之间；
第一p沟道晶体管，具有源极、漏极和栅极，所述第一p沟道晶体管的所述源极被耦合到所述电源电压，所述第一p沟道晶体管的所述漏极被耦合到所述基准电流发生器的所述n沟道晶体管的所述漏极，所述第一p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述第一p沟道晶体管的所述漏极；以及
第二p沟道晶体管，具有源极、漏极和栅极，所述第二p沟道晶体管的所述源极被耦合到所述电源电压，所述第二p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述第一p沟道晶体管的所述栅极；
其中所述延迟块包括：
第三n沟道晶体管，具有源极、漏极和栅极，所述第三n沟道晶体管的所述源极被耦合到接地，所述第三n沟道晶体管的所述漏极被耦合到所述基准电流发生器的所述第二p沟道晶体管的所述漏极，所述第三n沟道晶体管的所述栅极被耦合到所述第三n沟道晶体管的所述漏极；以及
第四n沟道晶体管，具有源极、漏极和栅极，所述第四n沟道晶体管的所述源极被耦合到接地，所述第四n沟道晶体管的所述漏极被耦合到所述延迟块的所述输出电路的所述第一n沟道晶体管的所述源极，所述第四n沟道晶体管的所述栅极被耦合到所述第三n沟道晶体管的所述栅极。
13.根据权利要求12所述的单稳态电路，其特征在于，所述PVT不变电阻包括：
基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及
复制电阻发生器，被耦合到所述基准电阻发生器，并且被配置为生成针对PVT所述不变电阻的、与所述基准电阻的电阻值相等的电阻值。
14.根据权利要求12所述的单稳态电路，其特征在于，所述PVT不变电阻包括：
带隙电流发生器，被耦合以向节点提供带隙电流；
跨导放大器，具有与所述节点耦合的第一输入、被耦合以接收带隙电压的第二输入、以及输出；
基准电阻发生器，包括：
第一基准n沟道晶体管，具有漏极、源极和栅极，所述第一基准n沟道晶体管的所述漏极通过第一基准电阻器而被耦合到所述节点，所述第一基准n沟道晶体管的所述源极被耦合到接地，所述第一基准n沟道晶体管的所述栅极被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二基准电阻器而被耦合到所述节点，所述第二基准n沟道晶体管的所述源极被耦合到接地，所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第一开关而选择性地被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；
其中所述PVT不变电阻的所述跨导放大器对所述第一基准n沟道晶体管的所述栅极和所述第二基准n沟道晶体管的所述栅极进行驱动，使得在所述节点处产生的电压等于所述带隙电压；以及
复制电阻发生器，包括：
第一复制n沟道晶体管，具有漏极、源极和栅极，所述第一复制n沟道晶体管的所述漏极通过第一复制电阻器而被耦合到所述基准电流发生器的所述n沟道晶体管的所述源极，所述第一复制n沟道晶体管的所述源极被耦合到接地，所述第一复制n沟道晶体管的所述栅极被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二复制晶体管而被耦合到所述基准电流发生器的所述n沟道晶体管的所述源极，所述第二基准n沟道晶体管的所述源极被耦合到接地，所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第二开关而选择性地被耦合到所述PVT不变电阻的所述跨导放大器的所述输出。
15.根据权利要求14所述的单稳态电路，其特征在于，还包括反馈电路，所述反馈电路被配置为：将所述PVT不变电阻的所述跨导放大器的所述输出与校准电压进行比较；如果所述跨导放大器的输出电压充分高于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关闭合而将所述第二基准n沟道晶体管导通来减小所述跨导放大器的所述输出电压；并且如果所述跨导放大器的所述输出足够低于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关断开而将所述第二基准n沟道晶体管关断来增大所述输出电压。
16.一种延迟单元，其特征在于，包括：
基准电流发生器，被配置为根据阈值电压和工艺、电压和温度PVT不变电阻来生成基准电流；以及
延迟块，包括：
输出电容器；
输出电路，被配置为响应于输入信号，根据所述基准电流来改变在所述输出电容器上存储的电荷量；
其中所述PVT不变电阻包括：
基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及
复制电阻发生器，被耦合至所述基准电阻发生器，并且被配置为生成针对所述PVT不变电阻的、与所述基准电阻的电阻值相等的电阻值。
17.根据权利要求16所述的延迟单元，其特征在于，所述基准电流发生器包括：
基准电压发生器，被配置为生成基准电压；
第一跨导放大器，具有被耦合以接收所述基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述源极被耦合至所述PVT不变电阻，并且所述n沟道晶体管的所述栅极被耦合至所述第一跨导放大器的所述输出，其中所述PVT不变电阻被耦合在所述n沟道晶体管的所述源极与接地之间；
p沟道晶体管，具有源极、漏极和栅极，所述p沟道晶体管的所述源极被耦合到电源电压，所述p沟道晶体管的所述漏极被耦合到所述基准电流发生器的所述n沟道晶体管的所述漏极，并且所述p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述p沟道晶体管的所述漏极。
18.根据权利要求17所述的延迟单元，其特征在于，
其中所述PVT不变电阻还包括：
带隙电流发生器，被耦合以向节点提供带隙电流；
跨导放大器，具有被耦合到所述节点的第一输入、被耦合以接收带隙电压的第二输入、以及输出；
其中所述基准电阻发生器包括：
第一基准n沟道晶体管，具有漏极、源极和栅极，所述第一基准n沟道晶体管的所述漏极通过第一基准电阻器而被耦合到所述节点，所述第一基准n沟道晶体管的所述源极被耦合到接地，所述第一基准n沟道晶体管的所述栅极被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二基准电阻器而被耦合到所述节点，所述第二基准n沟道晶体管的所述源极被耦合到接地，所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第一开关而选择性地被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；
其中所述跨导放大器对所述第一基准n沟道晶体管的所述栅极和所述第二基准n沟道晶体管的所述栅极进行驱动，使得在所述节点处产生的电压等于所述带隙电压；并且
其中所述复制电阻发生器包括：
第一复制n沟道晶体管，具有漏极、源极和栅极，所述第一复制n沟道晶体管的所述漏极通过第一复制电阻器而被耦合到所述基准电流发生器的所述n沟道晶体管的所述源极，所述第一复制n沟道晶体管的所述源极被耦合到接地，所述第一复制n沟道晶体管的所述栅极被耦合到所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二复制晶体管而被耦合到所述基准电流发生器的所述n沟道晶体管的所述源极，所述第二基准n沟道晶体管的所述源极被耦合到接地，所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第二开关而选择性地被耦合到所述PVT不变电阻的所述跨导放大器的所述输出。
19.根据权利要求18所述的延迟单元，其特征在于，还包括反馈电路，所述反馈电路被配置为：将所述PVT不变电阻的所述跨导放大器的所述输出与校准电压进行比较；如果所述跨导放大器的输出电压充分高于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关闭合而将所述第二基准n沟道晶体管导通来减小所述跨导放大器的所述输出电压；并且如果所述跨导放大器的所述输出足够低于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关断开而将所述第二基准n沟道晶体管关断来增大所述输出电压。
CN202021199209.2U 2019-06-27 2020-06-24 单稳态电路和延迟单元 Active CN213152021U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/454,872 2019-06-27
US16/454,872 US11057022B2 (en) 2019-06-27 2019-06-27 PVT compensated delay cell for a monostable

Publications (1)

Publication Number Publication Date
CN213152021U true CN213152021U (zh) 2021-05-07

Family

ID=71094177

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010592602.6A Pending CN112152597A (zh) 2019-06-27 2020-06-24 针对单稳态的pvt补偿延迟单元
CN202021199209.2U Active CN213152021U (zh) 2019-06-27 2020-06-24 单稳态电路和延迟单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010592602.6A Pending CN112152597A (zh) 2019-06-27 2020-06-24 针对单稳态的pvt补偿延迟单元

Country Status (3)

Country Link
US (1) US11057022B2 (zh)
EP (1) EP3758224B1 (zh)
CN (2) CN112152597A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886903B1 (en) * 2019-08-20 2021-01-05 Apple Inc. Programmable clock skewing for timing closure
US11329639B1 (en) * 2021-03-25 2022-05-10 Qualcomm Incorporated Delay cell for quadrature clock generation with insensitivity to PVT variation and equal rising/falling edges
US11362627B1 (en) * 2021-06-15 2022-06-14 Micron Technology, Inc. Process tracking pulse generator
CN117293653A (zh) * 2023-11-21 2023-12-26 深圳市柠檬光子科技有限公司 激光器驱动电路及电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843265A (en) 1986-02-10 1989-06-27 Dallas Semiconductor Corporation Temperature compensated monolithic delay circuit
US5130582A (en) 1989-09-19 1992-07-14 Tdk Corporation Delay circuit which is free from temperature variation, power supply voltage variation and process variation
US5848044A (en) 1995-08-18 1998-12-08 Kabushiki Kaisha Toshiba Semiconductor laser driving circuit, semiconductor laser device, image recording apparatus, and optical disk apparatus
JP3456120B2 (ja) 1997-09-09 2003-10-14 三菱電機株式会社 レーザダイオード用電源制御装置
AU1097099A (en) 1997-10-21 1999-05-10 Lloyd L. Lautzenhiser Adaptive frequency-hopping oscillators
US6771133B2 (en) 1997-10-21 2004-08-03 Emhiser Research Limited Phase-locked oscillator with improved digital integrator
JP3450293B2 (ja) 2000-11-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
KR100399941B1 (ko) 2001-06-30 2003-09-29 주식회사 하이닉스반도체 디디알 에스디램의 레지스터 제어 지연고정루프
JP2003032104A (ja) 2001-07-12 2003-01-31 Mitsubishi Electric Corp Ｄｌｌ回路とその制御方法
JP2003324348A (ja) 2002-04-30 2003-11-14 Elpida Memory Inc Ｄｌｌ回路
US6819612B1 (en) * 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US7372882B2 (en) 2004-04-28 2008-05-13 Renesas Technology Corp. Driving circuit for and semiconductor device for driving laser diode
US7298173B1 (en) * 2004-10-26 2007-11-20 Marvell International Ltd. Slew rate control circuit for small computer system interface (SCSI) differential driver
KR100776906B1 (ko) 2006-02-16 2007-11-19 주식회사 하이닉스반도체 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 ｄｌｌ 및 그 락킹 동작 방법
JP2011066089A (ja) 2009-09-15 2011-03-31 Ricoh Co Ltd 半導体レーザ制御装置及び画像形成装置
TWI392204B (zh) 2010-07-06 2013-04-01 Power Forest Technology Corp 電源轉換裝置及其過電流保護方法
KR101198140B1 (ko) 2010-12-21 2012-11-12 에스케이하이닉스 주식회사 시프트 레지스터 및 이를 이용한 동기 회로
KR101382500B1 (ko) 2013-01-18 2014-04-10 연세대학교 산학협력단 지연 고정 회로 및 클록 생성 방법
JP2015076711A (ja) 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置
US9658336B2 (en) 2014-08-20 2017-05-23 Omnivision Technologies, Inc. Programmable current source for a time of flight 3D image sensor
US9401723B2 (en) 2014-12-12 2016-07-26 Freescale Semiconductor, Inc. XOR phase detector, phase-locked loop, and method of operating a PLL
US10574026B2 (en) 2017-03-23 2020-02-25 Infineon Technologies Ag Circuit and method for driving a laser diode
US10511142B2 (en) 2017-05-03 2019-12-17 Analog Modules, Inc. Pulsed laser diode drivers and methods
US10291192B1 (en) * 2018-03-09 2019-05-14 Xilinx, Inc. Programmable buffering, bandwidth extension and pre-emphasis of a track-and-hold circuit using series inductance

Also Published As

Publication number Publication date
EP3758224A1 (en) 2020-12-30
CN112152597A (zh) 2020-12-29
US11057022B2 (en) 2021-07-06
EP3758224B1 (en) 2023-09-13
US20200412344A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
CN213152021U (zh) 单稳态电路和延迟单元
US7036098B2 (en) On-chip signal state duration measurement and adjustment
US8933738B2 (en) Signal duty cycle detector and calibration system
US7288978B2 (en) Delay circuit and ring oscillator using the same
US20070069784A1 (en) Open-loop slew-rate controlled output driver
US20040217792A1 (en) Smart buffer circuit to match a delay over a range of loads
CN212875045U (zh) 电子电路、钳位电路和集成电路芯片
US9537490B2 (en) Duty cycle detection circuit and semiconductor apparatus including the same
US7142024B2 (en) Power on reset circuit
KR100724559B1 (ko) 레벨 쉬프터
KR101675561B1 (ko) 전원 장치
CN109906556B (zh) 具有校准电路的占空比控制器
US7705685B2 (en) Low-voltage oscillator with capacitor-ratio selectable duty cycle
US7187218B2 (en) Reset generator circuit for generating a reset signal
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
US10263604B2 (en) Triangular wave generator
US7236038B2 (en) Pulse generator and method for pulse generation thereof
US5815464A (en) Address transition detection circuit
US8344782B2 (en) Method and apparatus to limit circuit delay dependence on voltage for single phase transition
US20160226476A1 (en) Duty cycle detection circuit and duty cycle correction circuit including the same
KR100528545B1 (ko) 차지펌프회로
KR100324017B1 (ko) 전압강하회로
US10050612B1 (en) Resistor-capacitor (RC) delay circuit with a precharge mode
Slavenas Performance Comparison of Two Digital to Time Converter Cells
JP3392278B2 (ja) 発振器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant