CN105763195B - 一种相位量化模数转换器电路 - Google Patents

一种相位量化模数转换器电路 Download PDF

Info

Publication number
CN105763195B
CN105763195B CN201610101856.7A CN201610101856A CN105763195B CN 105763195 B CN105763195 B CN 105763195B CN 201610101856 A CN201610101856 A CN 201610101856A CN 105763195 B CN105763195 B CN 105763195B
Authority
CN
China
Prior art keywords
module
signal
clock
phase
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610101856.7A
Other languages
English (en)
Other versions
CN105763195A (zh
Inventor
邹振杰
陈明辉
曾明
崔隽
田爱国
赵建欣
魏恒
周永川
王鑫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201610101856.7A priority Critical patent/CN105763195B/zh
Publication of CN105763195A publication Critical patent/CN105763195A/zh
Application granted granted Critical
Publication of CN105763195B publication Critical patent/CN105763195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种相位量化模数转换器电路，涉及一种微电路结构，尤其涉及一种实现相位量化的模数转换器电路。针对高速高精度的相位量化模数转换器电路中对多相位时钟的相位一致性和时钟信号占空比均衡的要求，本发明提出了一种新的电路架构：在传统电路的基础上加入了时钟占空比校准模块，该模块包括时钟检测模块、误差信号转换模块和偏置电压调整模块。通过时钟占空比校准模块，检测缓冲器模块输出时钟信号，控制缓冲器模块的工作状态，实现时钟信号相位和占空比的校准。本发明能够消除多路时钟信号中相位不一致性和占空比失调的问题，对提高电路的性能有重大意义，节约研发的投入，具有良好的应用前景。

Description

一种相位量化模数转换器电路
技术领域
本发明涉及一种微电路结构，尤其涉及一种既能实现相位量化，又能实现时钟占空比校准的模数转换器电路。
背景技术
数字射频存储器DRFM是一种用于实现射频信号采样、存储以及转发功能的新型电子战器件，它采用高速数字采样和数字存储作为技术基础，具有对射频信号的存储和再现能力。采用DRFM技术可以将相参脉冲信号长时间相参复制，并且能够将雷达信号的脉内调制特性无失真地复制下来，相位量化模数转换器ADC在DRFM中对模拟和数字信号进行相互转换。DRFM技术的出现不仅提高了新一代电子对抗设备的能力，同时还增加了系统的灵活性和可编程能力，为干扰脉压PC雷达、脉冲多普勒PD、合成孔径雷达SAR等现代雷达提供了有力的电子对抗手段，DRFM技术还可以用于射频仿真技术，从而对雷达目标信号的距离、衰减、多普勒、干扰信号实施模拟。目前，DRFM在电子对抗和敌我识别系统、精确制导以及仪器仪表等电子装备的数据采集与处理中具有广泛的应用和迫切的需求。
数字射频存储器的整体电路架构如图1所示，包括相位量化模数转换器电路、数字信号处理电路、相位量化数模转换器电路、频率综合器电路、接口控制单元。相位量化模数转换器电路是其重要组成部分，用于实现数字射频存储器芯片的模拟信号和数字信号之间的转换，其采用的速度和精度决定了数字射频存储器电路的工作性能和处理精度。与传统的幅度量化模数转换器不同的是，相位量化模数转换器关注采样信号的相位信息，具有对输入信号的信噪比要求低、输入信号动态范围大以及工作频率宽等特点。其基本结构如图2所示。
现有的相位量化模数转换器电路工作过程如下：输入正交I，Q两路信号，之后经相位均分器模块后得到等相位间隔多路差分信号，将多路差分信号送入比较器模块中实现模拟信号到数字信号的转换，比较器模块输出的数字信号经由编码器模块实现温度码到格雷码的数据格式转换和对格雷码信号串并转换，最后数字信号发送模块将完成数据转换的信号发送出去。
随着量化精度和速度的提高，输出数字信号的位宽和码率也不断提升，从而对编码电路和输出接口电路的时序要求越来越苛刻。在实现数据传输的过程中，时钟信号占空比的失调和周期性偏差，会导致编码器的输出信号出现误码，降低输出接口电路的传输效率，极大地恶化数字射频存储器的整体性能。
发明内容
本发明的目的是旨在提出一种相位量化模数转换器电路，解决现有相位量化模数转换器电路中多路相位时钟的相位不一致和时钟信号占空比失衡问题。本发明能够消除多路相位时钟的相位不一致和时钟信号占空比失衡所引入的数据传输问题，确保数据时序的正确性和数据信息的完整性，满足相位量化模数转换器电路在高精度和高工作频率条件下的性能要求。
为了实现上述目的，本发明的技术解决方案为：一种相位量化模数转换器电路，包括相位均分器模块1、比较器模块2、编码器模块3和数字信号发送模块6；其特征在于：还包括缓冲器模块4和时钟占空比校准模块5；相位均分器模块1接收I路输入信号和Q路输入信号，相位均分器模块1将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块2；比较器模块2对多路差分信号进行比较得到多路数字信号发送到编码器模块3；输入时钟信号送入缓冲器模块4，缓冲器模块4将一路时钟信号变为多路时钟信号发送到编码器模块3和时钟占空比校准模块5；时钟占空比校准模块5对输入多路时钟信号进行占空比检测，将检测结果转化为多个电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟信号的占空比；编码器模块3在时钟信号的控制下对多路数字信号实现温度码到格雷码的数据格式转换和对格雷码信号串并转换；串并转换后的格雷码信号由数字信号发送模块6发送出去。
其中，所述的时钟占空比校准模块5包括时钟检测模块7、误差信号转换模块8和偏置电压调整模块9；时钟检测模块7检测缓冲器模块4输出的多路时钟信号相位关系和占空比，将检测结果形成误差调整信号送入误差信号转换模块8；误差信号转换模块8将误差调整信号转化为电流调整信号发送到偏置电压调整模块9；电流调整信号控制偏置电压调整模块9的工作电流，改变偏置电压调整模块9的输出电压信号，偏置电压调整模块9将输出电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟的占空比。
本发明相比技术背景的优点为：
本发明所研制的相位量化模数转换器ADC经时钟占空比校准的改进投入应用后，较之前的现有模数转换器，消除了多路相位时钟的相位不一致和时钟信号占空比失衡所引入的数据传输问题，改善了相位量化模数转换器电路的输出特性，大幅提升了在高精度和高工作频率条件下电路的工作性能。
附图说明
图1现有的数字射频存储器电路的结构示意图；
图2现有的相位量化模数转换器电路结构示意图；
图3本发明的相位量化模数转换器电路结构示意图；
图4本发明的时钟占空比校准模块结构示意图。
具体实施方式
为了使本发明的目的、技术方案和应用优越性更加清楚明白，下面结合附图对本发明的具体实施方式作进一步详细说明。
结合图2所示的现有的相位量化模数转换器电路，包括相位均分器模块1、比较器模块2、编码器模块3、缓冲器模块4和数字信号发送模块6；I路输入信号和Q路输入信号通过相位均分器模块1后，会产生多路携带不同相位信息的幅度信号，其决定了比较器模块2的输出结果。当相位量化精度上升时，需要更多的相位均分器模块1来提取输入信号的相位信息，同样也需要更多的比较器模块2来进行模拟信号和数字信号的转换。因此，进入编码器模块的数据位宽在不断地提高，同时随着数据速率的不断提升，数据时序的要求越来越严格，编码器模块3在进行数据格式的转换和数据传输方式的转换时，多路相位时钟的相位不一致和时钟信号占空比失衡会导致数据转换中出现转换错误和数据的丢失问题，从而恶化相位量化模数转换器的输出结果，影响数据处理模块的工作状态和工作性能。
如图3和图4所示，是本发明创新改良的相位量化模数转换器电路结构示意图及其时钟占空比校准模块的优选实施示意图。本发明的相位量化模数转换器电路包括：包括相位均分器模块1、比较器模块2、编码器模块3、缓冲器模块4、时钟占空比校准模块5和数字信号发送模块6；相位均分器模块1接收I路输入信号和Q路输入信号，相位均分器模块1将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块2；比较器模块2对多路差分信号进行比较得到多路数字信号发送到编码器模块3；输入时钟信号送入缓冲器模块4，缓冲器模块4将一路时钟信号变为多路时钟信号发送到编码器模块3和时钟占空比校准模块5；时钟占空比校准模块5对输入多路时钟信号进行占空比检测，将检测结果转化为多个电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟信号的占空比；编码器模块3在时钟信号的控制下对多路数字信号实现温度码到格雷码的数据格式转换和对格雷码信号串并转换；串并转换后的格雷码信号由数字信号发送模块6发送出去。其中时钟占空比校准模块5由时钟检测模块7、误差信号转换模块8和偏置电压调整模块9组成；时钟检测模块7检测缓冲器模块4输出的多路时钟信号相位关系和占空比，将检测结果形成误差调整信号送入误差信号转换模块8；误差信号转换模块8将误差调整信号转化为电流调整信号发送到偏置电压调整模块9；电流调整信号控制偏置电压调整模块9的工作电流，改变偏置电压调整模块9的输出电压信号，偏置电压调整模块9将输出电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟的占空比。作为本文的创新特征，在编码器模块3和缓冲器模块4之间增加了由由时钟检测模块7、误差信号转换模块8和偏置电压调整模块9组成的时钟占空比校准模块5。通过检测缓冲器模块1输出的多路时钟信号中的相位关系和占空比来消除由于缓冲器模块1或者输入时钟本身所引入的相位不一致性和占空比的失调问题，提高编码器模块3对数据格式转换的效率和准确率，提升电路在高精度和高工作频率下的工作性能。
本文的设计将缓冲器模块的多路输出时钟信号引入时钟检测模块7中，该电路同时对多路时钟信号进行相位关系和占空比的监测，如果多路时钟信号相位信息出现了失真或者占空比出现失调，该时钟检测电路7会产生多个调整数字信号送入误差信号转换模块8中，该电路可以识别多个调整数字信号，并将其转换为多个用于控制偏置电压调整模块9工作状态的电流信号，从而改变偏置电压调整模块9的输出电压，偏置电压调整模块9输出多个控制电压来调整缓冲器模块4的工作状态，消除缓冲器模块1或者输入时钟本身所引入的相位不一致性和占空比的失调问题带来的影响。
该校准电路对相位量化模数转换电路的量化精度和工作速度的大幅提升均由较大帮助，而且该校准电路结构简单，不仅可以消除内部电路引入的不一致性和失调问题，还可以消除输入时钟本身所引入的不一致性和失调问题，而且不需要其它电路进行外部偏置，切实保证相位量化模数转换电路的工作特性。

Claims (2)

1.一种相位量化模数转换器电路，包括相位均分器模块(1)、比较器模块(2)、编码器模块(3)和数字信号发送模块(6)；其特征在于：还包括缓冲器模块(4)和时钟占空比校准模块(5)；相位均分器模块(1)接收I路输入信号和Q路输入信号，相位均分器模块(1)将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块(2)；比较器模块(2)对多路差分信号进行比较得到多路数字信号，将多路数字信号发送到编码器模块(3)；输入时钟信号送入缓冲器模块(4)，缓冲器模块(4)将一路时钟信号变为多路时钟信号发送到编码器模块(3)和时钟占空比校准模块(5)；时钟占空比校准模块(5)对输入多路时钟信号进行占空比检测，将检测结果转化为多个电压调整信号发送到缓冲器模块(4)；电压调整信号控制缓冲器模块(4)输出时钟信号的占空比；编码器模块(3)在时钟信号的控制下对多路数字信号实现温度码到格雷码的数据格式转换和对格雷码信号串并转换；串并转换后的格雷码信号由数字信号发送模块(6)发送出去。
2.根据权利要求1所述的一种相位量化模数转换器电路，其特征在于：所述的时钟占空比校准模块(5)包括时钟检测模块(7)、误差信号转换模块(8)和偏置电压调整模块(9)；时钟检测模块(7)检测缓冲器模块(4)输出的多路时钟信号相位关系和占空比，将检测结果形成误差调整信号送入误差信号转换模块(8)；误差信号转换模块(8)将误差调整信号转化为电流调整信号发送到偏置电压调整模块(9)；电流调整信号控制偏置电压调整模块(9)的工作电流，改变偏置电压调整模块(9)输出的电压信号，偏置电压调整模块(9)将输出的电压信号发送到缓冲器模块(4)；电压信号控制缓冲器模块(4)输出时钟信号的占空比。
CN201610101856.7A 2016-02-25 2016-02-25 一种相位量化模数转换器电路 Active CN105763195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610101856.7A CN105763195B (zh) 2016-02-25 2016-02-25 一种相位量化模数转换器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610101856.7A CN105763195B (zh) 2016-02-25 2016-02-25 一种相位量化模数转换器电路

Publications (2)

Publication Number Publication Date
CN105763195A CN105763195A (zh) 2016-07-13
CN105763195B true CN105763195B (zh) 2018-12-14

Family

ID=56331168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610101856.7A Active CN105763195B (zh) 2016-02-25 2016-02-25 一种相位量化模数转换器电路

Country Status (1)

Country Link
CN (1) CN105763195B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN105071808A (zh) * 2015-08-07 2015-11-18 中国电子科技集团公司第五十四研究所 一种带加法权重校准的相位量化模数转换器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857436B1 (ko) * 2007-01-24 2008-09-10 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US8933738B2 (en) * 2012-03-05 2015-01-13 Mediatek Singapore Pte. Ltd. Signal duty cycle detector and calibration system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN105071808A (zh) * 2015-08-07 2015-11-18 中国电子科技集团公司第五十四研究所 一种带加法权重校准的相位量化模数转换器电路

Also Published As

Publication number Publication date
CN105763195A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
CN110266421A (zh) 多通道同步采集相位校准系统及方法
CN108241143B (zh) 基于Costas环的快速测频和跟踪输出装置的实现方法
CN105978643B (zh) 正交相移键控调制器时延测试的测量方法
CN110455282A (zh) 一种应用于脉冲星观测的数字终端系统
CN104990638A (zh) 一种基于无线温度传感器的芯片
CN109257051A (zh) 一种数字信道化射频存储系统
CN112733476B (zh) 基于ADCs的大规模MIMO接收阵列DOA估计方法
CN103117822A (zh) 一种接收机通道群时延测量装置
CN112859019A (zh) 一种脉内调制类型参数提取系统和使用方法
CN102540146B (zh) 一种用于全极化微波辐射计系统中可配置的数字相关器
CN1866801B (zh) 测量无线基站通道延迟的装置和方法
CN116068484A (zh) 利用比幅测向表实现多波束单脉冲信号的测向方法
CN115856767A (zh) 一种可重构智能超表面辅助的波到达方向估计方法
CN105763195B (zh) 一种相位量化模数转换器电路
CN109116377B (zh) 一种基于时域子矩阵计算的卫星导航抗干扰方法及装置
CN103746715A (zh) 小型高速大动态数字接收机系统与方法
CN115361741B (zh) 一种高精度通道信号延迟自动校准装置及方法
CN106501796A (zh) 一种列车测速方法、装置及系统
CN113960523A (zh) 基于fpga的通用超宽带校正测向方法及系统
CN106772239A (zh) 旋转基线干涉仪定位系统的模拟源测试系统及其使用方法
CN107045121A (zh) 一种近场超宽带信号相位差测距方法及系统
CN105871433A (zh) 一种基于高速移动通信的虚拟阵列天线信号产生方法
CN217181205U (zh) 一种宽带dbf侦察通道校准系统
CN105577177B (zh) 一种局部频偏相位噪声可控的频率源
CN204272137U (zh) 一种有源波束形成网络校准与测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant