CN103311126A - 制造薄膜晶体管的方法、制造显示基板的方法及显示基板 - Google Patents

制造薄膜晶体管的方法、制造显示基板的方法及显示基板 Download PDF

Info

Publication number
CN103311126A
CN103311126A CN201310074029XA CN201310074029A CN103311126A CN 103311126 A CN103311126 A CN 103311126A CN 201310074029X A CN201310074029X A CN 201310074029XA CN 201310074029 A CN201310074029 A CN 201310074029A CN 103311126 A CN103311126 A CN 103311126A
Authority
CN
China
Prior art keywords
pattern
etching
layer
active patterns
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310074029XA
Other languages
English (en)
Other versions
CN103311126B (zh
Inventor
金保成
宋俊昊
D-N.金
郑然泽
赵康文
崔泰荣
加纳正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN201711214036.XA priority Critical patent/CN107785309B/zh
Publication of CN103311126A publication Critical patent/CN103311126A/zh
Application granted granted Critical
Publication of CN103311126B publication Critical patent/CN103311126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了制造薄膜晶体管的方法、制造显示基板的方法及显示基板。在制造薄膜晶体管的方法中，栅电极形成在基底基板的第一表面上，氧化物半导体层、绝缘层和光致抗蚀剂层形成在具有栅电极的基底基板的第一表面上。使用第一光致抗蚀剂图案来图案化绝缘层和氧化物半导体层，以形成蚀刻阻挡物和有源图案。源电极和漏电极形成在具有有源图案和蚀刻阻挡物的基底基板上，源电极和漏电极与蚀刻阻挡物的两端重叠并且彼此间隔开。因此，通过省略形成有源图案和蚀刻阻挡物的掩模，可以降低制造成本。

Description

制造薄膜晶体管的方法、制造显示基板的方法及显示基板
技术领域
本发明涉及制造薄膜晶体管的方法、制造显示基板的方法以及显示基板。更具体地，本发明涉及利用氧化物半导体的制造薄膜晶体管的方法、制造显示基板的方法以及显示基板。
背景技术
通常，用于驱动显示装置中的像素的薄膜晶体管包括栅电极、源电极、漏电极和有源图案。有源图案形成源电极与漏电极之间的沟道。有源图案包括具有非晶硅、多晶硅或氧化物半导体的半导体层。
当非晶硅层用作半导体层时，其具有均匀地形成的优点。另一方面，由于非晶硅层的低电子迁移率（约1～10cm2/V），薄膜晶体管的驱动性能低。相反，多晶硅具有几十至几百cm2/V的电子迁移率，比非晶硅的电子迁移率好。然而，由于在形成多晶硅层时硅的必要的结晶工艺，多晶硅层趋于不规则地形成且具有高的制造成本。另一方面，由于通过低温工艺制造、容易变大以及高电子迁移率，氧化物半导体层引起了来自众多技术领域的关注。
然而，氧化物半导体容易在形成接触氧化物半导体的薄膜晶体管的输入电极和输出电极的工艺期间被损坏，并对该损坏非常敏感。因此，薄膜晶体管的性能降低。在这样的工艺中，可以形成蚀刻阻挡物（etch-stopper）以最小化氧化物半导体的损坏。然而，形成蚀刻阻挡物增加了制造成本。
发明内容
本发明提供一种制造薄膜晶体管的方法，该方法防止对氧化物半导体层的损伤并具有简化的工艺。
本发明还提供一种制造具有改善的电性能的显示基板和薄膜晶体管的方法。
一种制造薄膜晶体管的方法包括：在基底基板（base substrate）的第一表面上形成栅电极；在具有栅电极的基底基板的第一表面上形成氧化物半导体层、绝缘层和光致抗蚀剂层；用光照射基底基板的第二表面，所述光穿过基底基板并进入光致抗蚀剂层中以形成第一光致抗蚀剂图案，第二表面与第一表面相反；通过使用第一光致抗蚀剂图案来图案化绝缘层和氧化物半导体层以形成蚀刻阻挡物和有源图案，蚀刻阻挡物设置在栅电极上，有源图案设置在栅电极和蚀刻阻挡物之间；以及在具有有源图案和蚀刻阻挡物的基底基板上形成源电极和漏电极，源电极和漏电极的端部与蚀刻阻挡物的端部重叠，源电极和漏电极彼此间隔开。
光致抗蚀剂层包括正型光致抗蚀剂，其中正型光致抗蚀剂的被照射部分通过显影去除；所述方法还包括显影光致抗蚀剂层以形成第一光致抗蚀剂图案。
形成有源图案还可以包括：通过使用第一光致抗蚀剂图案作为蚀刻掩模来蚀刻绝缘层以在栅电极上形成绝缘图案；通过使用第一光致抗蚀剂图案和绝缘层作为蚀刻掩模来蚀刻氧化物半导体层以形成有源图案；灰化第一光致抗蚀剂图案以形成第一残留图案；以及蚀刻通过第一残留图案暴露的绝缘图案以形成暴露有源图案的外围部分的蚀刻阻挡物。
在第一边缘区域和第二边缘区域中蚀刻阻挡物的一个端部相对于有源图案的一个端部凹入，源电极和栅电极在第一边缘区域中彼此重叠，漏电极和栅电极在第二边缘区域中彼此重叠。
形成源电极和漏电极还可以包括：在具有有源图案和蚀刻阻挡物的基底基板上形成数据金属层；在数据金属层上形成第二光致抗蚀剂图案，该第二光致抗蚀剂图案具有第一厚度部分、分离区域和第二厚度部分，第一厚度部分设置在基底基板的与源电极和漏电极相应的区域上，分离区域设置在源电极和漏电极之间，第二厚度部分设置在第三边缘区域和第四边缘区域上，第三边缘区域连接第一边缘区域和第二边缘区域，第四边缘区域面对第三边缘区域，第二厚度部分比第一厚度部分薄；以及通过使用第二光致抗蚀剂图案来图案化数据金属层。
图案化数据金属层还可以包括：使用第二光致抗蚀剂图案作为蚀刻掩模来蚀刻数据金属层；去除第二光致抗蚀剂图案的第二厚度部分以形成第二残留图案；以及使用第二残留图案作为蚀刻掩模来蚀刻第三边缘区域、第四边缘区域以及分离区域的数据金属层。
在另一方面中，提供一种制造显示基板的方法，该方法包括：在基底基板上形成栅线和栅电极，栅电极电连接到栅线；在具有栅线和栅电极的基底基板的第一表面上形成氧化物半导体层、绝缘层和光致抗蚀剂层；用光照射基底基板的第二表面，所述光穿过基底基板并进入光致抗蚀剂层中以形成第一光致抗蚀剂图案，第二表面与第一表面相反；通过使用第一光致抗蚀剂图案来图案化绝缘层和氧化物半导体层以形成蚀刻阻挡物和有源图案，蚀刻阻挡物设置在栅电极上，有源图案设置在蚀刻阻挡物下面；在具有蚀刻阻挡物和有源图案的基底基板上形成数据线、源电极和漏电极，数据线在交叉栅线的方向上延伸，源电极电连接到数据线，漏电极与源电极间隔开；以及形成电连接到漏电极的像素电极。
形成有源图案还可以包括：使用第一光致抗蚀剂图案作为蚀刻掩模来蚀刻绝缘层，以在栅电极上形成绝缘图案；使用第一光致抗蚀剂图案和绝缘层作为蚀刻掩模来蚀刻氧化物半导体层，以形成有源图案；灰化第一光致抗蚀剂图案以形成第一残留图案；以及蚀刻通过第一残留图案暴露的绝缘图案，以形成暴露有源图案的外围部分的蚀刻阻挡物。
形成有源图案还可以包括：形成第一布线图案和第二布线图案，第一布线图案连接到蚀刻阻挡物并设置在栅线上，第二布线图案连接到有源图案并设置在栅线与第一布线图案之间。
形成有源图案还可以包括：图案化绝缘层以形成绝缘图案和第三布线图案，该绝缘图案设置在有源图案上，该第三布线图案连接到绝缘图案并设置在第二布线图案上；以及去除该绝缘图案以及第三布线图案的边缘以形成蚀刻阻挡物和第一布线图案，该蚀刻阻挡物暴露有源图案的边缘，第一布线图案暴露第二布线图案的边缘。
形成漏电极还可以包括：在具有有源图案、蚀刻阻挡物、第一布线图案和第二布线图案的基底基板上形成数据金属层；使用形成在数据金属层上的第二光致抗蚀剂图案来图案化数据金属层；以及使用第二光致抗蚀剂图案去除第一布线图案和第二布线图案的在栅线上的部分并在与栅线交叉数据线的区域相应的位置留下第一布线图案和第二布线图案的剩余部分。
去除第一布线图案和第二布线图案还可以包括：形成第一虚设层和第二虚设层，第一虚设层包括在栅线交叉数据线的区域中的氧化物半导体，第二虚设层包括形成在第一虚设层上的绝缘层。
图案化数据金属层还可以包括：形成数据线和电极图案，该电极图案与数据线连接；以及部分地去除电极图案以形成源电极和漏电极。
第二光致抗蚀剂图案可以包括第一厚度部分和第二厚度部分，第一厚度部分设置在基底基板的与源电极和漏电极相应的区域中，第二厚度部分设置在源电极和漏电极之间的分离区域上，第二厚度部分比第一厚度部分薄，电极图案使用第二光致抗蚀剂图案作为蚀刻终止层形成，源电极和漏电极通过使用第二残留图案作为蚀刻终止层来蚀刻电极图案形成，第二残留图案通过从第二光致抗蚀剂图案去除第二厚度部分形成。
去除第一布线图案和第二布线图案使用第二光致抗蚀剂图案、数据线和电极图案作为蚀刻终止层。
第二光致抗蚀剂图案可以包括第一厚度部分和第二厚度部分，第一厚度部分设置在基底基板上的与源电极和漏电极相应的区域中，第二厚度部分设置在电极图案、第三边缘区域和第四边缘区域上，第二厚度部分比第一厚度部分薄，电极图案设置在源电极和漏电极之间的分离区域，第三边缘区域连接第一边缘区域和第二边缘区域，第四边缘区域面对第三边缘区域。
第二光致抗蚀剂图案可以包括第一厚度部分和第二厚度部分，第一厚度部分设置在基底基板上的与数据线相应的区域中，第二厚度部分在数据线交叉栅线的区域中设置在数据线的外围区域上，第二厚度部分比第一厚度部分薄。
在另一方面中，提供一种显示基板，该显示基板包括：栅线；数据线，在交叉栅线的区域中延伸；薄膜晶体管，连接到栅线和数据线，并包括有源图案和蚀刻阻挡物，有源图案包括氧化物半导体，蚀刻阻挡物形成在有源图案上；虚设图案，包括第一虚设层和第二虚设层，第一虚设层设置在栅线交叉数据线的区域中并包括氧化物半导体，第二虚设层设置在第一虚设层上并由与蚀刻阻挡物相同的层形成；像素电极，连接到薄膜晶体管。
第一虚设层的两端沿数据线延伸的方向彼此面对，并突出超过第二虚设层的端部。
显示基板还可以包括栅绝缘层，该栅绝缘层覆盖栅线以及薄膜晶体管的连接到栅线的栅电极，其中数据线的除了栅线交叉数据线的区域之外的部分接触栅绝缘层。
根据制造薄膜晶体管的方法、制造显示基板的方法以及显示基板，有源图案包括氧化物半导体，形成源电极和漏电极的工艺使用利用有源图案和栅电极作为掩模的背面曝光来形成保护有源图案的蚀刻阻挡物，从而不用额外的掩模来制造包括蚀刻阻挡物的薄膜晶体管。因此，可以改善薄膜晶体管的对准的可靠性和性能，并可以降低制造成本。
具体地，有源图案包括透明的氧化物半导体，背面曝光可以用于形成有源图案。因此，可以改善形成有源图案和蚀刻阻挡物的可靠性，并可以最小化曝光工艺时间的增加。
通过这里的方法制造的显示基板包括虚设图案，该虚设图案完全保留在栅线交叉数据线的区域中。因此，可以防止信号失真。此外，因为虚设图案不影响像素电极的布置，所以可以最大化像素电极的面积，从而可以最大化开口率。
附图说明
通过参照附图详细描述示范性实施例，以上和其它的特征以及优点将变得更加明显，附图中：
图1是示出根据示范性实施例的显示基板的平面图；
图2是沿着图1的线I-I’截取的截面图；
图3A是示出图2的栅图案的形成工艺的平面图；
图3B是沿着图3A的线IA-IA’截取的截面图；
图4是示出用于形成图2的有源图案、蚀刻阻挡物和虚设图案的曝光工艺的截面图；
图5A、图6A和图7A是示出用于形成图2的有源图案、蚀刻阻挡物和虚设图案的蚀刻工艺的平面图；
图5B、图6B和图7B是沿着图5的线IB-IB’、图6的线IC-IC’以及图7的线ID-ID’截取的截面图；
图8A是示出用于形成图2的有源图案、蚀刻阻挡物和虚设图案的剥离工艺的平面图；
图8B是沿着图8A的线IE-IE’截取的截面图；
图9A是示出具有用于形成图2的源图案的掩模的基板的平面图；
图9B是沿着图9A的线IF-IF’截取的截面图；
图9C是沿着图9A的线IIA-IIA’截取的截面图；
图10A是示出用于形成图2的有源图案、蚀刻阻挡物和虚设图案的工艺的平面图；
图10B是沿着图10A的线IG-IG’截取的截面图；
图10C是沿着图10A的线IIB-IIB’截取的截面图；
图11A是示出用于形成图2的接触孔的平面图；
图11B是沿着图11A的线IH-IH’截取的截面图；
图12是示出根据另一示范性实施例的显示基板的局部扩大的平面图。
具体实施方式
在下文，将参照附图详细说明示范性实施例。
图1是示出根据示范性实施例的显示基板的平面图。
参照图1，显示基板102包括栅线GL、数据线DL、薄膜晶体管SW、虚设图案DP以及像素电极PE。薄膜晶体管SW是像素的开关元件。
栅线GL沿显示基板102的第一方向DN1延伸，数据线DL沿第二方向DN2延伸。第一方向DN1和第二方向DN2彼此交叉。栅线GL和数据线DL连接到薄膜晶体管SW和像素电极PE。
栅线GL和数据线DL可以分别包括单一金属层或具有用不同的金属层层叠的结构的多层。栅线GL和数据线DL可以分别包括铜层。另外，用于改善粘接强度或用于防止栅线GL和数据线DL的污染的金属层可以形成在栅线GL和数据线DL的下表面和/或上表面上。例如，钛层、铜锰合金层或钇层可以形成在栅线GL和数据线DL的下表面和/或上表面上。作为另一示例，氧化物层可以形成在栅线GL和数据线DL的下表面和/或上表面上。氧化物层可以是例如铟锌氧化物IZO、铟锡氧化物ITO、镓锌氧化物GZO或锌铝氧化物ZAO。在栅线GL和数据线DL中使用的铜层的上表面和/或下表面上形成的这样的金属层可以具有比铜层的厚度薄的厚度。
此外，栅线GL和数据线DL可以分别包括钼层。铝层或钼合金层可以形成在钼层的下表面和/或上表面上。
薄膜晶体管SW包括栅电极GE、有源图案AP、蚀刻阻挡物ES、源电极SE和漏电极DE。栅电极GE是薄膜晶体管SW的控制电极并连接到栅线GL。蚀刻阻挡物ES设置在有源图案AP上。源电极SE是薄膜晶体管SW的输入电极并连接到数据线DL。源电极SE与栅电极GE、有源图案AP和蚀刻阻挡物ES的一端重叠。漏电极DE的一端面对源电极，漏电极DE的另一端通过接触孔CNT与像素电极PE接触。漏电极DE与像素电极PE接触，从而薄膜晶体管SW可以连接到像素电极PE。
在下文，将说明显示基板102的与源电极SE和栅电极GE重叠的区域，其在这里被称为“第一边缘区域EG1”。还将说明显示基板102的在第一方向DN1上与第一边缘区域EG1相对且与漏电极DE和栅电极GE重叠的另一区域，其在这里被称为“第二边缘区域EG2”。第一边缘区域EG1和第二边缘区域EG2彼此相邻且每个分别位于栅电极、有源图案AP和蚀刻阻挡物ES的一端。
栅电极GE的分别在第一边缘区域EG1和第二边缘区域EG2二者中的端部比有源图案AP的端部相对更突出。同时，有源图案AP的端部比蚀刻阻挡物ES的端部相对更突出。因此，在基板102上的有源图案AP的面积可以小于在基板102上的栅电极GE的面积。蚀刻阻挡物ES的面积可以小于有源图案AP的面积。
有源图案AP和蚀刻阻挡物ES的端部连接到第一边缘区域EG1中的源电极SE。有源图案AP和蚀刻阻挡物ES的另一端部连接到第二边缘区域EG2中的漏电极DE。
连接第一边缘区域EG1和第二边缘区域EG2的区域可以被定义为第三边缘区域EG3和第四边缘区域EG4。第四边缘区域EG4对应于连接到栅线GL和栅电极GE的区域。第三边缘区域EG3面对第四边缘区域EG4。第三边缘区域EG3可以是在栅电极GE上的不与源电极SE或漏电极DE重叠的区域的一部分。栅电极GE的一端比第三边缘区域EG3和第四边缘区域EG4中的有源图案AP和蚀刻阻挡物ES的端部相对更突出。分别在第三边缘区域EG3和第四边缘区域EG4中，有源图案AP的一端可以基本上定位为对应于蚀刻阻挡物ES的一端的位置。
有源图案AP包括氧化物半导体。氧化物半导体具有过渡金属氧化物形式并可以包括一元金属氧化物或多金属氧化物（其中‘多’是指二元金属氧化物以上）。例如，有源图案AP可以包括铟镓锌氧化物IGZO、铟锌锡氧化物IZTO等。有源图案AP形成在氧化物半导体层上，从而有源图案AP可以插置在源电极SE、漏电极DE和有源图案AP之间，同时可以包括插置在漏电极DE和有源图案AP之间的缓冲层。例如，缓冲层可以包括镓锌氧化物GZO。
蚀刻阻挡物ES包括绝缘材料。例如，蚀刻阻挡物ES可以包括硅氧化物。硅氮化物与有源图案AP反应，使得有源图案AP可能退化。因为蚀刻阻挡物ES直接接触有源图案AP，所以蚀刻阻挡物ES优选地包括与有源图案AP具有低反应性的绝缘材料。
虚设图案DP设置在栅线GL交叉数据线DL的区域上。虚设图案DP在交叉区域中插置在栅线GL和数据线DL之间。虚设图案DP包括设置在栅线GL上的第一虚设层D1以及设置在第一虚设层D1上的第二虚设层D2。在虚设图案DP中，第一虚设层D1的在第二方向DN2上彼此面对的两端比第二虚设层D2的在第二方向DN2上彼此面对的两端更突出。第一虚设层D1的面积可以大于第二虚设层D2的面积。在显示基板102中，多个交叉区域可以设置在栅线GL和数据线DL的各交叉点上。
图2是沿着图1的线I-I’截取的截面图。
参照图1和图2，显示基板102还包括设置在基板110上的栅绝缘层120、钝化层160以及有机层170。
栅线GL和栅电极GE形成在基底基板110上。栅绝缘层120覆盖栅电极GE和栅线GL并使栅电极GE和栅线GL绝缘。此外，栅绝缘层120使栅电极GE与有源图案AP绝缘。
栅绝缘层120可以包括例如硅氧化物。此外，栅绝缘层120可以具有包括第一层和第二层的多层结构。第一层连接到栅电极GE、栅线GL和基底基板110，并包括例如硅氮化物。第二层形成在第一层上，连接到有源图案AP并包括例如硅氧化物。连接到有源图案AP的第二层包括硅氧化物，从而可以防止由于有源图案AP和第一层的硅氮化物之间的反应而引起的有源图案AP的退化。
虚设图案DP的第一虚设层D1包括与有源图案AP基本上相同的层。也就是，第一虚设层D1可以包括氧化物半导体。此外，第二虚设层D2包括与蚀刻阻挡物ES基本上相同的层。也就是，第二虚设层D2可以包括绝缘材料。
有源图案AP和蚀刻阻挡物以图2所示的顺序设置在栅电极GE上。虚设图案DP插置在栅线GL和数据线DL之间。
钝化层160覆盖数据线DL和源电极SE。钝化层160部分地覆盖漏电极DE。有机层170形成在钝化层160上。有机层170和钝化层160形成暴露漏电极DE的接触孔CNT。
钝化层160可以包括例如硅氮化物和/或硅氧化物。例如，钝化层160可以具有包括硅氧化物的单层或包括第一层和第二层的双层。第一层包括硅氧化物。第二层形成在第一层上并包括硅氮化物。有源图案AP大部分被蚀刻阻挡物ES、源电极SE和漏电极DE覆盖。虚设图案DP的第一虚设层D1被数据线DL覆盖。然而，由于在邻近由第一边缘区域EG1和第四边缘区域EG4形成的顶点的区域，钝化层160的一部分与有源图案AP部分地接触，所以有源图案AP可以包括硅氧化物。
像素电极PE形成在有机层170上，使得像素电极PE通过接触孔CNT接触漏电极，该接触孔CNT通过有机层170和钝化层160形成。
在下文，将参照图3A、图3B、图4、图5A、图5B、图6A、图6B至图11A和图11B详细说明图1和图2的包括薄膜晶体管SW的显示基板102的制造方法。
图3A是示出图2的栅图案的形成工艺的平面图，图3B是沿图3A的线IA-IA’截取的截面图。
参照图3A和图3B，在基底基板110上形成栅金属层并且该栅金属层被图案化以形成包括栅线GL和栅电极GE的栅图案。栅金属层形成在基底基板110的第一表面SF1上。栅图案通过对栅金属层使用光刻（photo-lithography）而形成。
基底基板110是透明的基板。从第二表面SF2提供的光通过第一表面SF1。第二表面SF2与第一表面SF1相反。从第二表面SF2提供的光的全部或一部分可以穿过基底基板110。例如，基底基板110可以是玻璃基板或塑料基板。
栅金属层是不透明层。从第二表面SF2提供的光被栅金属层阻挡。当从第二表面SF2提供的光的量为约100%时，通过具有栅图案的区域的光的量可以为约0%。
图4是示出用于形成图2的有源图案、蚀刻阻挡物和虚设图案的曝光工艺的截面图。
参照图4，栅绝缘层120、氧化物半导体层130、绝缘层140和第一光致抗蚀剂层210依次形成在具有栅图案的基底基板110上。氧化物半导体层130、绝缘层140和第一光致抗蚀剂层210形成在第一表面SF1上。第一表面SF1是基底基板110的前表面。
执行对第二表面SF2的背面曝光。第二表面SF2是基底基板110的后表面。用光照射第二表面SF2，光经过第二表面SF2从第二表面SF2透过并到达第一光致抗蚀剂层210或者被栅图案阻挡。也就是，不具有栅图案的区域的第一光致抗蚀剂层210暴露于光，具有栅图案的区域的第一光致抗蚀剂层210不暴露于光。
对于背面曝光工艺，第一光致抗蚀剂层210包括正光致抗蚀剂成分。正光致抗蚀剂成分通过溶解用光照射的区域而被去除。正光致抗蚀剂成分具有光被阻挡进入的区域不被溶解并因此保留的性质。例如，正光致抗蚀剂成分可以包括聚合物、感光合成物等。当光被提供到正光致抗蚀剂成分时，感光合成物被激活，使得聚合物的条件改变并可以溶解在碱性显影剂中。因为在不接收光的区域中聚合物的条件，所以聚合物不溶解在碱性显影剂中。此后，在使用碱性显影剂的显影工艺中，被照射区域的聚合物通过在碱性显影剂中溶解而去除，从而光被阻挡的区域的聚合物保留在基底基板110上。
图5A、图6A和图7A是示出用于形成图2所示的有源图案、蚀刻阻挡物和虚设图案的蚀刻工艺的平面图。图5B、图6B和图7B是沿着图5A的线IB-IB’、图6A的线IC-IC’以及图7A的线ID-ID’截取的截面图。
参照图5A和图5B，第一光致抗蚀剂层210被显影，从而形成第一光致抗蚀剂图案212。第一光致抗蚀剂图案212设置在具有栅图案的区域（例如，在栅线GL和栅电极GE上的绝缘层）上。当用光照射第一光致抗蚀剂层210时，由于在栅图案边缘的衍射和/或散射，光致抗蚀剂层210的实质上阻挡接收光的区域在面积上比具有栅图案的区域小。因此，在平面图中，第一光致抗蚀剂图案212的面积可以小于栅图案的面积。在截面结构中，第一光致抗蚀剂图案212的边缘可以关于栅图案的边缘相对凹入。通过这样的凹入而产生的第一距离d1与栅电极GE和源电极SE之间的第一电容Cgs以及栅电极GE与漏电极DE之间的第二电容Cgd有关。当第一距离d1增大时，由于第一电容Cgs和第二电容Cgd减小，所以可以降低不必要的寄生电容。第一光致抗蚀剂层210通过使用正光致抗蚀剂成分和背面曝光而形成第一光致抗蚀剂图案212，使得第一距离d1可以大于0μm。虽然面积不同，但是第一光致抗蚀剂图案212的平面形状和栅图案的平面形状可以是相似的图形。
在除了具有栅图案的区域之外的区域中，基底基板110、栅绝缘层120、氧化物半导体层130和绝缘层140具有依次堆叠的结构。由于形成在基底基板110上的三个透明层，所以从第二表面SF2照射的光可以穿过绝缘层140到达第一光致抗蚀剂层210。
绝缘层140和氧化物半导体层130通过使用第一光致抗蚀剂图案212作为蚀刻停止层来图案化。
参照图6A和图6B，绝缘层140通过使用第一光致抗蚀剂图案212而被图案化，从而形成第一图案141。第二图案131通过图案化氧化物半导体层130形成。
第一图案141包括设置在栅电极GE上的绝缘图案142a。第一图案141可以包括设置在栅线GL上的第一布线图案142b，第一布线图案142b可以连接到绝缘图案142a。第一图案141的边缘可以与第一光致抗蚀剂图案212的边缘基本上相同。
第二图案131包括设置在栅电极GE上的有源图案。第二图案131设置在第一图案141之中的绝缘图案142a下面。第二图案131可以包括连接到有源图案AP并设置在栅线GL上的第二布线图案132。第二布线图案132设置在第一图案141之中的第一布线图案142b下面。第二图案131的边缘可以位于与第一图案141的边缘基本上相同的位置。虽然形成底切，但是下底切是在第二图案131的边缘，其比第一图案141的边缘更加凹入。这样的下底切可以通过控制氧化物半导体层130的蚀刻而被最小化。
因此，当在平面图中观看时，因为第二图案131设置在第一图案141下面，所以不能观察到第二图案131。
在形成第一图案141和第二图案131之后，第一残留图案214通过灰化第一光致抗蚀剂图案212的一部分而形成。第一残留图案214通过去除第一光致抗蚀剂图案212的指定厚度而形成。第一图案141的边缘可以通过第一残留图案214暴露。例如，第一残留图案214的边缘可以与第一图案141的边缘间隔开第二距离d2。当第二距离d2增大时，有源图案AP在更宽的区域上接触源电极SE和漏电极DE。第二距离d2可以通过考虑源电极SE与漏电极DE之间的分隔距离而被最大化。
参照图7A和图7B，第一图案141的一部分通过使用第一残留图案214作为蚀刻停止层而被蚀刻。绝缘图案142a的边缘被部分地蚀刻，从而形成蚀刻阻挡物ES。蚀刻阻挡物ES设置在有源图案AP上。蚀刻阻挡物ES的边缘比有源图案AP的边缘更凹入。
同时，第一布线图案142b的边缘被部分地蚀刻，从而形成第三布线图案144。第三布线图案144连接到蚀刻阻挡物ES。第三布线图案144设置在第二布线图案132上。第三布线图案144的边缘比第二布线图案132的边缘更凹入。
在第一图案141的蚀刻过程中，第一图案141被过蚀刻预定距离，其中该预定距离通过考虑源电极与漏电极之间的分隔距离确定，从而第一图案141的边缘比第一残留图案214的边缘更凹入。第一残留图案214与蚀刻阻挡物ES的边缘以及第一残留图案214的边缘与第三布线图案144的边缘可以间隔开第三距离d3。当在平面图中观看时，在去除第一残留图案214之前，由于第一残留图案214而看不到蚀刻阻挡物ES和第三布线图案144。
图8A是示出用于形成图2所示的有源图案、蚀刻阻挡物和虚设图案的剥离工艺的平面图。图8B是沿着图8A的线IE-IE’截取的截面图。
参照图8A和图8B，第一残留图案214被剥离。当在平面图中观看时，有源图案AP和蚀刻阻挡物ES设置在栅电极GE上，从而可以看到所设置的结构。此外，第二布线图案132和第三布线图案144设置在栅线GL上，从而可以看到所设置的结构。第三图案143设置在第二图案131上。第三图案143包括蚀刻阻挡物ES和第三布线图案144。
有源图案AP的边缘与蚀刻阻挡物ES的边缘之间的距离可以是第四距离d4。由于绝缘图案142a的过蚀刻，第四距离d4可以比第三距离d3长。当第四距离d4更大时，有源图案AP与源电极SE之间的接触范围以及有源图案AP与漏电极DE之间的接触范围增大。因此，可以形成稳定结构的薄膜晶体管SW。
如上所述，背面曝光使用栅电极GE作为掩模，有源图案AP和蚀刻阻挡物ES通过背面曝光形成，从而可以形成有源图案AP和/或蚀刻阻挡物ES而不使用额外的掩模。因此，不需要额外的掩模的成本，可以降低包括薄膜晶体管SW的显示基板102的制造成本。因而，可以改善显示基板102和薄膜晶体管SW的生产率。此外，因为有源图案AP和蚀刻阻挡物ES通过使用栅电极GE作为掩模形成，所以可以改善栅电极GE、有源图案AP和蚀刻阻挡物ES的对准的可靠性。因此，可以改善薄膜晶体管SW的性能。
此外，因为有源图案AP包括透明氧化物半导体，所以可以在不使用另外的掩模的整个曝光过程中的光量以及光照射时间的范围内充分地执行背面曝光。因此，可以改善在形成有源图案AP和蚀刻阻挡物ES中的可靠性，并可以最小化曝光工艺时间的增加。
图9A是示出具有用于形成图2所示的源图案的掩模的基板的平面图。图9B是沿着图9A的线IF-IF’截取的截面图。图9C是沿着图9A的线IIA-IIA’截取的截面图。
参照图9A、图9B和图9C，第二图案131和第三图案143依次形成在栅绝缘层120上，栅绝缘层120设置在基底基板110上（如上所述），数据金属层150（图9C）形成在基底基板110上，第二光致抗蚀剂层形成在数据金属层150上。掩模300设置在具有第二光致抗蚀剂层的基底基板110上，用光照射掩模300的上侧，所述光穿过掩模300到达第二光致抗蚀剂层。然后执行显影，从而形成第二光致抗蚀剂图案220。
掩模300包括第一区域310、第二区域320和第三区域330。第一区域310设置在与图1和图2所示的数据线DL、源电极SE以及漏电极DE相应的区域上方。第三区域330设置在源电极SE与漏电极DE之间的分离区域、第三边缘区域和第四边缘区域上方。第三区域330还设置在与数据线DL交叉栅线GL的区域相邻的栅线GL上方。第二区域320设置在基底基板110的除了设置第一区域310和第三区域330之外的其它所有区域上方。
当第二光致抗蚀剂层用正光致抗蚀剂成分形成时，第一区域310可以是遮光部，第二区域320可以是透光部，第三区域330可以是衍射部。穿过第一区域310的光的量小于穿过第二区域320和第三区域330的光的量。例如，当穿过第二区域320的光的量是100%时，穿过第一区域310的光的量可以是0%。穿过第三区域的光的量大于穿过第一区域的光的量，但是小于穿过第二区域的光的量。
当第二光致抗蚀剂层代替地用负光致抗蚀剂成分形成时，第一区域310可以是透光部，第二区域320可以是遮光部。图案化具有负光致抗蚀剂成分的第二光致抗蚀剂层的产物可以与第二光致抗蚀剂图案220的形状相同。
第二光致抗蚀剂图案220包括第一厚度部分221a和第二厚度部分221b。第一厚度部分221a具有第一厚度t1并在与第一区域310相应的区域中形成在基底基板110上。第二厚度部分221b具有第二厚度t2并在与第三区域330相应的区域中形成在基底基板110上。第二厚度部分221b比第一厚度部分221a薄。
通过设置在第三边缘区域EG3和第四边缘区域EG4的栅电极GE上的第二厚度部分221b以及邻近交叉区域设置在栅线GL上的第二厚度部分221b来防止在有源图案AP与蚀刻阻挡物ES之间的底切。同时，防止在第一虚设层D1与第二虚设层D2之间的底切。
图10A是示出用于在图2所示的有源图案、蚀刻阻挡物和虚设图案上形成源图案的工艺的平面图。图10B是沿着图10A的线IG-IG’截取的截面图。图10C是沿着图10A的线IIB-IIB’截取的截面图。
参照图10A、图10B和图10C，通过使用第二光致抗蚀剂图案220执行数据金属层150的第一蚀刻，从而形成数据线DL以及电极图案EP。电极图案EP连接到数据线DL并在与源电极SE、漏电极DE以及源电极SE和漏电极DE的分离区域将要定位的位置相应的区域中设置在基板110上。
第三图案143和第二图案131通过使用第二光致抗蚀剂图案220、数据线DL以及电极图案EP作为蚀刻停止层被蚀刻。从第三图案143移除除了其中栅线GL交叉数据线DL的区域之外的第三布线图案144。因此，只有第二虚设层D2和蚀刻阻挡物ES保留在基底基板110上。同时，从第二图案131移除除了交叉区域之外的第二布线图案132。因此，只有第一虚设层D1和有源图案保留在基底基板110上，从而形成包括第一虚设层和第二虚设层的虚设图案DP。
通过设置在第三边缘区域EG3和第四边缘区域EG4的栅电极GE上的第二厚度部分221b以及邻近交叉区域设置在栅线GL上的第二厚度部分221b，第二图案132和第三图案143的一部分保留为有源图案和蚀刻阻挡物。
第二残留图案222通过灰化第二光致抗蚀剂图案220形成。在第二残留图案222中，第二厚度部分221b从第二光致抗蚀剂图案220去除。第二残留图案222可以具有小于第一厚度t1的第三厚度t3。电极图案EP的一部分通过第二残留图案222暴露。此外，交叉区域的虚设图案DP的一部分通过第二残留图案222暴露。
电极图案EP和数据线DL的一部分通过使用第二残留图案222作为蚀刻停止层而被部分地去除，从而形成源电极SE和漏电极DE。在蚀刻电极图案EP的工艺中，通过蚀刻阻挡物ES防止有源图案AP的损坏。因此，制得图1和图2所示的薄膜晶体管。
此外，通过第一蚀刻形成的数据线DL通过使用第二残留图案222作为掩模而被部分地蚀刻，从而防止在虚设图案DP与数据线DL之间形成底切。
第二残留图案222被去除，使得栅线GL、数据线DL、薄膜晶体管SW以及虚设图案DP保留。
根据上述示例方法，在通过减小掩模的数目而制造的常规显示基板的情形中，虚设图案形成在信号布线下面。然而，根据本公开，因为虚设图案DP仅保留在栅线GL交叉数据线DL的区域中，所以可以防止由虚设图案DP引起的信号失真。
图11A是示出用于形成图2所示的接触孔的工艺的平面图。图11B是沿着图11A的线IH-IH’截取的截面图。
参照图11A和图11B，栅线GL、数据线DL、薄膜晶体管SW和虚设图案形成在基底基板110上。钝化层160和有机层170依次形成。
暴露与接触孔CNT相应的区域的第三光致抗蚀剂图案（未示出）形成在有机层170上，从而通过蚀刻有机层170和钝化层160形成接触孔CNT。
此外，当有机层170用感光材料形成时，与接触孔CNT相应的第一孔通过曝光有机层170形成，然后接触孔CNT通过使用有机层170作为蚀刻停止层在钝化层160中形成第二孔而形成。
可以省略有机层170。形成在钝化层160中的孔可以被定义为接触孔CNT。
透明电极层形成在具有接触孔CNT的基底基板110上，第四光致抗蚀剂图案（未示出）形成在透明电极层上，然后图1和图2所示的像素电极PE可以通过使用第四光致抗蚀剂图案作为蚀刻停止层的图案化来形成。因为虚设图案DP以最小的面积保留在基底基板110上，所以像素电极PE的布置基本上不受影响。因此，像素电极PE的面积可以被最大化，开口率可以最大化。
虽然没有在附图中示出，但是当在形成栅线GL和栅电极GE的工艺中额外地形成存储线时，第一图案131和第二图案141设置在存储线上。通过局部蚀刻设置在存储线上的第二图案141形成图8A和图8B所描述的第三图案143，然后可以在图9A和图9B所描述的去除第二布线图案132和第三布线图案144的工艺中去除设置在存储线上的第三图案143。因此，最终包括氧化物半导体130和绝缘层140的图案未保留在存储线上。然而，当存储线与数据线DL重叠时，可以形成与图1和图2所示的虚设图案基本上相同的图案。
如上所述，有源图案AP和蚀刻阻挡物ES通过使用栅电极GE作为掩模的背面曝光形成，从而可以改善薄膜晶体管SW和显示基板110的生产率。此外，制得包括有源图案AP和蚀刻阻挡物ES的具有稳定结构的薄膜晶体管SW，从而可以改善薄膜晶体管SW的性能。
在下文，将参照图12详细说明显示基板104。
图12是示出根据另一示范性实施例的显示基板的局部放大平面图。
除了薄膜晶体管SW的平面结构之外，图12所示的显示基板104与图1和图2所示的显示基板102基本上相同。因此，截面结构参照图2来说明并省略重复的描述。
参照图12，显示基板104包括栅线GL、数据线DL、薄膜晶体管SW、虚设图案DP以及像素电极PE。
薄膜晶体管SW包括栅电极GE、有源图案AP、蚀刻阻挡物ES、源电极SE和漏电极DE。栅电极GE连接到栅线GL。源电极SE连接到数据线DL。栅电极GE、有源图案AP和蚀刻阻挡物ES可以具有J形的平坦结构。因此，源电极SE和漏电极DE的分离区域是沟道部，并且沟道部的形状可以为J形状。根据图12所示的薄膜晶体管SW的结构，因为图12所示的薄膜晶体管SW的沟道宽度可以比图1所示的薄膜晶体管SW的沟道宽度大，而图12所示的薄膜晶体管SW的沟道长度可以小于图1所示的薄膜晶体管SW的沟道宽度，所以可以最小化图12所示的薄膜晶体管SW中的蚀刻阻挡物ES的范围（extent）。因此，可以减小栅电极GE与源电极SE之间的第一电容Cgs以及栅电极GE与漏电极DE之间的第二电容Cgd。
图12所示的显示基板104通过与图1和图2所示的显示基板102的制造方法基本上相同的方法制造。因此，省略重复的描述。
虽然没有在附图中示出，但是与图12所示的具有J形状的沟道部不同，薄膜晶体管可以替换地具有U形的平面结构。当沟道部具有U形时，输入电极可以具有连接到数据线的U形，输出电极可以具有与具有U形的输入电极间隔开的I形。具有U形的沟道部可以比J形的沟道部更有利，因为其增大了沟道宽度。有源图案AP和蚀刻阻挡物ES也可以具有U形。具有U形的沟道部的显示基板通过与图1和图2所示的显示基板102的制造方法基本上相同的方法制造。
在以上示范性实施例中，描述了用作显示面板的显示区域中包括的像素的开关元件的薄膜晶体管，然而，薄膜晶体管可以应用于连接到像素并直接形成在显示基板上的驱动部，例如栅驱动部中包括的晶体管。此外，薄膜晶体管可以应用于包括开关元件和驱动元件的电致发光显示器的开关元件。薄膜晶体管可以分别应用于驱动元件。
如上所述，有源图案包括氧化物半导体，在形成源电极和漏电极的工艺中，保护有源图案的蚀刻阻挡物通过使用有源图案和栅电极作为掩模的背面曝光工艺形成，从而制造包括蚀刻阻挡物的薄膜晶体管，而不使用额外的掩模。因此，可以改善栅电极、有源图案和蚀刻阻挡物的对准的可靠性，可以改善薄膜晶体管的性能并可以降低制造成本。具体地，因为有源图案包括透明氧化物半导体，所以可以在不使用另外的掩模的整个曝光过程中的光量以及光照射时间范围内充分地执行背面曝光。因此，可以改善形成有源图案和蚀刻阻挡物的可靠性，并且不会极大地增加曝光时间。此外，可以减少曝光时间。
当使用减少掩模数目制成的显示基板时，虚设图案沿着栅线和数据线形成在显示基板下面，然而，根据本公开，因为虚设图案完全地保留在栅线交叉数据线的区域中，所以可以防止信号失真。此外，因为虚设图案不影响像素电极的布置，所以可以最大化像素电极的面积，从而可以最大化开口率。
虽然已经描述了几个示范性实施例，但是本领域技术人员将容易地理解，可以在示例实施例中进行许多修改，而在本质上不脱离本公开的新颖性教导和优点。

Claims (10)

1.一种制造薄膜晶体管的方法，所述方法包括：
在基底基板的第一表面上形成栅电极；
在具有所述栅电极的所述基底基板的所述第一表面上依次形成氧化物半导体层、绝缘层和光致抗蚀剂层；
用光照射所述基底基板的第二表面，所述光穿过所述基底基板并进入所述光致抗蚀剂层中以形成第一光致抗蚀剂图案，所述第二表面与所述第一表面相反；
通过使用所述第一光致抗蚀剂图案来图案化所述绝缘层和所述氧化物半导体层以形成蚀刻阻挡物和有源图案，所述蚀刻阻挡物设置在所述栅电极上，所述有源图案设置在所述栅电极和所述蚀刻阻挡物之间；以及
在具有所述有源图案和所述蚀刻阻挡物的所述基底基板上形成源电极和漏电极，所述源电极和所述漏电极的端部与所述蚀刻阻挡物的端部重叠，所述源电极和所述漏电极彼此间隔开。
2.根据权利要求1所述的方法，其中
所述光致抗蚀剂层包括正型光致抗蚀剂，其中所述正型光致抗蚀剂的被照射部分通过显影去除；所述方法还包括：
显影所述光致抗蚀剂层以形成所述第一光致抗蚀剂图案。
3.根据权利要求1所述的方法，其中形成所述有源图案还包括：
通过使用所述第一光致抗蚀剂图案作为蚀刻掩模来蚀刻所述绝缘层以在所述栅电极上形成绝缘图案；
通过使用所述第一光致抗蚀剂图案和所述绝缘层作为蚀刻掩模来蚀刻所述氧化物半导体层，以形成所述有源图案；
灰化所述第一光致抗蚀剂图案以形成第一残留图案；以及
蚀刻通过所述第一残留图案暴露的所述绝缘图案，以形成暴露所述有源图案的外围部分的所述蚀刻阻挡物。
4.根据权利要求3所述的方法，其中在第一边缘区域和第二边缘区域中所述蚀刻阻挡物的一个端部相对于所述有源图案的一个端部凹入，所述源电极和所述栅电极在所述第一边缘区域中彼此重叠，所述漏电极和所述栅电极在所述第二边缘区域中彼此重叠。
5.根据权利要求3所述的方法，其中形成所述源电极和所述漏电极还包括：
在具有所述有源图案和所述蚀刻阻挡物的所述基底基板上形成数据金属层；
在所述数据金属层上形成第二光致抗蚀剂图案，所述第二光致抗蚀剂图案具有第一厚度部分、分离区域和第二厚度部分，所述第一厚度部分设置在所述基底基板的与所述源电极和所述漏电极相应的区域上，所述分离区域设置在所述源电极和所述漏电极之间，所述第二厚度部分设置在第三边缘区域和第四边缘区域上，所述第三边缘区域连接所述第一边缘区域和所述第二边缘区域，所述第四边缘区域面对所述第三边缘区域，所述第二厚度部分比所述第一厚度部分薄；以及
通过使用所述第二光致抗蚀剂图案来图案化所述数据金属层。
6.根据权利要求5所述的方法，其中图案化所述数据金属层还包括：
使用所述第二光致抗蚀剂图案作为蚀刻掩模来蚀刻所述数据金属层；
去除所述第二光致抗蚀剂图案的所述第二厚度部分以形成第二残留图案；以及
使用所述第二残留图案作为蚀刻掩模来蚀刻所述第三边缘区域、所述第四边缘区域以及所述分离区域的所述数据金属层。
7.一种制造显示基板的方法，所述方法包括：
在基底基板上形成栅线和栅电极，所述栅电极电连接到所述栅线；
在具有所述栅线和所述栅电极的所述基底基板的第一表面上形成氧化物半导体层、绝缘层和光致抗蚀剂层；
用光照射所述基底基板的第二表面，所述光穿过所述基底基板并进入所述光致抗蚀剂层中以形成第一光致抗蚀剂图案，所述第二表面与所述第一表面相反；
通过使用所述第一光致抗蚀剂图案来图案化所述绝缘层和所述氧化物半导体层以形成蚀刻阻挡物和有源图案，所述蚀刻阻挡物设置在所述栅电极上，所述有源图案设置在所述蚀刻阻挡物下面；
在具有所述蚀刻阻挡物和所述有源图案的所述基底基板上形成数据线、源电极和漏电极，所述数据线在交叉所述栅线的方向上延伸，所述源电极电连接到所述数据线，所述漏电极与所述源电极间隔开；以及
形成电连接到所述漏电极的像素电极。
8.根据权利要求7所述的方法，其中形成所述有源图案还包括：
使用所述第一光致抗蚀剂图案作为蚀刻掩模来蚀刻所述绝缘层，以在所述栅电极上形成绝缘图案；
使用所述第一光致抗蚀剂图案和所述绝缘图案作为蚀刻掩模来蚀刻所述氧化物半导体层，以形成所述有源图案；
灰化所述第一光致抗蚀剂图案以形成第一残留图案；以及
蚀刻通过所述第一残留图案暴露的所述绝缘图案，以形成暴露所述有源图案的外围部分的所述蚀刻阻挡物。
9.一种显示基板，包括：
栅线；
数据线，在交叉所述栅线的区域中延伸；
薄膜晶体管，连接到所述栅线和所述数据线并包括有源图案和蚀刻阻挡物，所述有源图案包括氧化物半导体，所述蚀刻阻挡物形成在所述有源图案上；
虚设图案，包括第一虚设层和第二虚设层，所述第一虚设层设置在所述栅线交叉所述数据线的区域中并包括所述氧化物半导体，所述第二虚设层设置在所述第一虚设层上并由与所述蚀刻阻挡物相同的层形成；以及
像素电极，连接到所述薄膜晶体管。
10.根据权利要求9所述的显示基板，其中所述第一虚设层的端部沿着所述数据线延伸的方向彼此面对，并突出超过所述第二虚设层的端部。
CN201310074029.XA 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板 Active CN103311126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711214036.XA CN107785309B (zh) 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0023850 2012-03-08
KR1020120023850A KR101960796B1 (ko) 2012-03-08 2012-03-08 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711214036.XA Division CN107785309B (zh) 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Publications (2)

Publication Number Publication Date
CN103311126A true CN103311126A (zh) 2013-09-18
CN103311126B CN103311126B (zh) 2018-01-02

Family

ID=49113282

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310074029.XA Active CN103311126B (zh) 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板
CN201711214036.XA Active CN107785309B (zh) 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711214036.XA Active CN107785309B (zh) 2012-03-08 2013-03-08 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Country Status (3)

Country Link
US (1) US8877551B2 (zh)
KR (1) KR101960796B1 (zh)
CN (2) CN103311126B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195635A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法
US10056410B2 (en) 2016-09-23 2018-08-21 Shanghai Tianma Micro-electronics Co., Ltd. Method for manufacturing array substrate, and array substrate, display panel and display device
CN109427821A (zh) * 2017-08-17 2019-03-05 电子部品研究院 具有减小的寄生电容的显示面板及其制造方法
CN110098195A (zh) * 2018-01-30 2019-08-06 三星显示有限公司 布线基板、包括其的显示设备以及制造该布线基板的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN104952931A (zh) * 2015-05-08 2015-09-30 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
CN105575947B (zh) * 2015-12-31 2019-05-10 上海天马微电子有限公司 一种显示基板、显示装置以及显示装置的身份识别方法
US10417369B2 (en) 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
US20060194374A1 (en) * 2003-10-14 2006-08-31 Lg.Philips Lcd Co., Ltd. Method of fabricating thin film transistor substrate for display device
US20100155719A1 (en) * 2008-12-19 2010-06-24 Junichiro Sakata Method for manufacturing semiconductor device
CN101814455A (zh) * 2009-02-19 2010-08-25 乐金显示有限公司 制造阵列基板的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
JP3486784B2 (ja) * 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TW437097B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP3719939B2 (ja) * 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
KR100662787B1 (ko) * 2004-08-30 2007-01-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
US8460954B2 (en) * 2008-10-27 2013-06-11 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device
KR101545923B1 (ko) * 2008-11-26 2015-08-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194374A1 (en) * 2003-10-14 2006-08-31 Lg.Philips Lcd Co., Ltd. Method of fabricating thin film transistor substrate for display device
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
US20100155719A1 (en) * 2008-12-19 2010-06-24 Junichiro Sakata Method for manufacturing semiconductor device
CN101814455A (zh) * 2009-02-19 2010-08-25 乐金显示有限公司 制造阵列基板的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056410B2 (en) 2016-09-23 2018-08-21 Shanghai Tianma Micro-electronics Co., Ltd. Method for manufacturing array substrate, and array substrate, display panel and display device
CN107195635A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN109427821A (zh) * 2017-08-17 2019-03-05 电子部品研究院 具有减小的寄生电容的显示面板及其制造方法
CN110098195A (zh) * 2018-01-30 2019-08-06 三星显示有限公司 布线基板、包括其的显示设备以及制造该布线基板的方法

Also Published As

Publication number Publication date
CN107785309B (zh) 2022-06-28
US8877551B2 (en) 2014-11-04
KR20130102761A (ko) 2013-09-23
US20130234169A1 (en) 2013-09-12
CN103311126B (zh) 2018-01-02
CN107785309A (zh) 2018-03-09
KR101960796B1 (ko) 2019-07-16

Similar Documents

Publication Publication Date Title
CN103311126A (zh) 制造薄膜晶体管的方法、制造显示基板的方法及显示基板
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR100561646B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN103293804B (zh) 液晶显示装置及其制造方法
CN108873508B (zh) 阵列基板的制造方法
US8367444B2 (en) Display substrate and method of manufacturing the same
KR100223158B1 (ko) 액티브매트릭스기판 및 그 제조방법
US9299763B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
KR20050112645A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN108231595B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US20040262611A1 (en) [thin film tansistor array panel and fabricating method thereof]
KR101636793B1 (ko) 표시 기판 및 이의 제조 방법
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20110129952A1 (en) Thin film transistor substrates and method of manufacturing the same
KR102247048B1 (ko) 표시 기판 및 이의 제조 방법
JPS6273669A (ja) 薄膜トランジスタ装置の製造方法
KR20130047006A (ko) 표시 기판 및 이의 제조 방법
KR102216153B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant