CN103299442B - 光源安装件 - Google Patents

光源安装件 Download PDF

Info

Publication number
CN103299442B
CN103299442B CN201180048853.7A CN201180048853A CN103299442B CN 103299442 B CN103299442 B CN 103299442B CN 201180048853 A CN201180048853 A CN 201180048853A CN 103299442 B CN103299442 B CN 103299442B
Authority
CN
China
Prior art keywords
installed part
depression
section
facing surface
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180048853.7A
Other languages
English (en)
Other versions
CN103299442A (zh
Inventor
大卫·邦巴萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Khloe Chip (israel) Ltd
Original Assignee
Khloe Chip (israel) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Khloe Chip (israel) Ltd filed Critical Khloe Chip (israel) Ltd
Publication of CN103299442A publication Critical patent/CN103299442A/zh
Application granted granted Critical
Publication of CN103299442B publication Critical patent/CN103299442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于半导体装置的安装件,该安装件包括:一个绝缘衬底,该绝缘衬底具有平行的第一面层表面和第二面层表面、连接这些平行表面的一个边缘表面,并且具有形成于其中的一个凹陷,该凹陷具有在该第一面层表面上的一个开口;一个导电插头,该导电插头就座于该凹陷中的并且具有在该边缘表面上或其附近的一个露出的第一表面以及在该第一面层表面上或其附近的一个露出的第二表面。

Description

光源安装件
相关申请
本申请要求于2010年8月24日提交的美国临时申请61/376,281根据35U.S.C.119(e)的权益,该申请的披露内容通过引用结合在此。
技术领域
本发明的实施方式涉及用于支撑半导体光源并且提供与该光源的电连接的方法和装置。
背景技术
半导体光源,如发光二极管(LED)和激光二极管(LD),被用来提供照明、光雷达以及光通信网络中的信号传输。它们被用于将电信号转换成通过不同本地通信网络和全球通信网络的实体基础实施中的光导纤维来承载信息的光信号,以便支持声音、视频、文本、以及数据服务的丰富选项单,这是现代社会及其活动的支柱。
通信网络传输的信息量正以惊人的速率增长。2008年由思科系统公司(CiscoSystemsInc.)公布的题为“走近泽字节时代(ApproachingtheZettabyteEra)”的白皮书中预言,全球IP业务量将从2008年的每月大约10艾字节(exabyte)增加到2012年的每月40艾字节以上。全球通信业务量的快速增长导致了需要不仅能够支持具有更大光信号传输速率的、增长的通信速率而且能够以还要更小的实体包装提供这种支持的通信设备。
随着通信设备所提供的光信号传输速率的增加以及设备尺寸的缩减,产生光通信信号的LED和LD(下文总体上称作LD)需要以还要更高的频率来运行并且以还要增大的空间密度进行包装。增加的运行频率和包装密度导致物理地支撑这些LD的安装件要满足日益更严格的限制条件。这些安装件有利地被配置成对LD提供与在日益拥挤的部件环境中对其进行驱动和控制的电路的适当电连接,以便驱散在操作过程中它们产生的越来越多的热量、并且用来提供LD与接收它们所产生的光信号的光导纤维的对齐。商业的限制条件总体上要求这些安装件(通常称作“子安装件”)也是比较易于大量生产的并且是相对便宜的。
概述
本发明的实施方式的一个方面涉及提供一种半导体光源安装件,以下称作“灵巧安装件”,该安装件包括一个衬底,该衬底具有:两个平行的面层表面、连接这些面层表面并且任选地与之垂直的一个边缘表面、以及被紧固在衬底的凹陷中的一个导电性接触插头。该接触插头具有在这些面层表面之一之上、或其附近的一个露出的第一表面,以及在该边缘表面上露出的一个第二表面,以下称为“安装表面”,有待由灵巧安装件支撑的LD可以安装到并且电连接到该第二表面上。该LD可以用不同的材料和技术中的任一种来安装到接触插头的安装表面上,如通过传导性环氧树脂粘结或者通过适合的焊接合金焊接。不仅该接触插头对于将LD安装到插头上提供了便利的支持和电连接性,而且插头的大量传导材料还对操作过程中LD所产生的热量起到有利地热量耗散作用。在本发明的实施例中,该衬底由导热陶瓷形成,如AlN(氮化铝),并且该接触插头由金属形成,如金、铜、银、或者铝或其合金。
根据本发明的实施例的灵巧安装件是稳健的且其生产是相对容易且便宜的。
本发明的实施例的一个方面涉及提供一种用于制造多个灵巧安装件的方法。在本发明的实施例中,将具有多个平行的面层表面的衬底材料的一个相对大的晶片加工成一个阵列的多行和多列孔(以下称为“接触插头孔”),这些孔从晶片的一个面层表面延伸进入且任选地穿过该衬底晶片。每个接触插头孔的平行于该面层表面的一个截面被配置成具有两个相对大的区域(称作“翼部区域”),它们由一个相对窄的颈部连接。这些孔被填充有传导性材料以形成这些灵巧安装件的接触插头。
形成这些接触插头之后,将该衬底晶片进行切片以提供这些灵巧安装件。切片是这样完成的:沿着平行于这些行的孔的多条线(称作“行切割线”)并且沿着平行于多列孔并且在这多列孔之间的多条切割线(称作“列切割线”)对衬底晶片进行切割。一条行切割线可基本上穿过这些颈部但不经过一行接触插头孔中的接触插头孔的截面的翼部区域、经过该行中的接触插头或者多行的接触插头孔之间的每个接触插头孔的仅一个翼部区域。穿过接触插头孔的行切割线被称作“接触插头切割”线或“插头切割线”。在多行接触插头孔之间穿过的行切割线和列切割线还称作分模线。沿着这些行接触插头切割线对衬底晶片进行切割产生了灵巧安装件的接触插头的露出的安装表面。通过在颈部区域中使孔缩窄(这用来将该接触插头抓紧和锁定在位),每个灵巧安装件的传导性接触插头在其插头孔中被紧固地保持在位。
在讨论中,除非相反地陈述,修饰本发明实施例的一个或多个特征的状态或关系特性的形容词如“基本上”以及“约”应理解为意指该状态或特性被限定在针对旨在应用该状态或特性的应用而言该实施例的操作可接受的公差之内。
这个概述部分被提供用于以简化的形式来引入一系列概念,这些概念在以下的详细说明中予以进一步描述。这个概述部分不是旨在指明要求保护的主题的关键特征或必要特征,也不是旨在用来限制要求保护的主题的范围。
附图简要说明
以下参见在本段落后所列出的附图来描述本发明实施方式的多个非限制性实例。在不止一个图中出现的相同的结构、元件或部分通常在它们出现的所有图中以相同的数字来标注。图中所示的部件尺寸和特征是为了表示的方便和清晰而进行选择的并且不必按比例示出。
图1A示意性地示出了根据本发明的一个实施例的一个晶片,该晶片由适合于形成灵巧安装件的衬底材料形成并且具有在其中形成的多个接触插头孔;
图1B示意性地示出了图1A中所示的衬底晶片,根据本发明的实施例该衬底晶片的接触插头孔填充有传导性材料;
图2A示意性地示出了根据本发明的实施例,图1B所示的其接触插头孔被填充的衬底晶片在对该衬底晶片进行切片之后的情况;
图2B示意性地示出了根据本发明的一个实施例被安装到通过图2A所示对衬底晶片进行切片而形成的单个灵巧安装件的接触插头上的一个LD;
图3A示意性地示出了根据本发明的一个实施例,类似于图1B所示衬底晶片、但具有形成于衬底晶片的面层表面上的多个传导轨道的一种衬底晶片;
图3B示意性地示出了根据本发明的一个实施例在进行切片之后图3A所示的衬底晶片;
图4A示意性地示出了根据本发明的一个实施例由对具有多个接触轨道的衬底晶片进行切片而得到的一个灵巧安装件;
图4B示意性地示出了根据本发明的一个实施例被安装到一个支撑底座上的图4A所示的灵巧安装件;
图5A示意性地示出了根据本发明的一个实施例被形成有不同于图1A所示那些的接触插头孔的一个衬底晶片;
图5B示意性地示出了根据本发明的实施例在图4A所示的衬底晶片已沿着一条行切割线切割之后的一部分;并且
图6示意性地示出了根据本发明一个实施例的一种用于形成灵巧安装件的替代方法。
详细说明
在以下段落的详细说明中,参见图1A至图2C来讨论根据本发明实施例的一种用于制造多个灵巧安装件的过程的说明。参见图3A至图3D来讨论一种形成灵巧安装件的方法,这些灵巧安装件具有在平版印刷过程中形成的多个传导轨道。参照图4A和4B显示并讨论了图1A至图2C中示意性展示的用于制造灵巧安装件的方法的变体。图5示意性地示出了根据本发明的实施例用于制造灵巧安装件的另一种方法。
图1A示意性地示出了根据本发明实施例的用于制造安装件的、具有平行的顶部面层表面21和底部面层表面22的一个衬底晶片20。衬底晶片20是由一种具有相对高的热导率的绝缘材料形成,如绝缘陶瓷,并且举例而言可以具有从大约0.5mm至5mm范围内的厚度并且具有约100mm边长的正方形周边。在本发明的实施例中,衬底晶片20可以由AlN(氮化铝)形成。AlN具有的热导率可以是从大约70W/m/K(瓦特每米每开氏度)到大约201W/m/K的范围。
在本发明的实施例中,衬底晶片20中形成有多行31和多列32的任选通孔30,也称作接触插头孔30。为防止混乱,仅用数字标注了一些行31和列32。这些行的接触插头孔被任选地配置成多对紧密间隔开的行,其中邻近对的行被分开相对大的距离。类似地,这些列的接触插头孔被任选地配置成多对紧密间隔开的列,其中邻近对的列被分开相对大的距离。插图34示出了多个接触插头孔30的放大视图。插图37示出了平行于接触插头孔30的面层表面21的一个截面36。截面36具有两个由相对窄的颈部39连接的翼部区域38并且任选地具有数字八的形状。
接触插头孔30可以通过本领域已知的任何不同方法来形成,如激光切削、蚀刻、烧蚀或钻孔。通过钻孔来形成这些孔可以如下完成:通过以小于这些孔的直径的间距来钻出多个圆孔,使得这些孔重叠并且共用一个平行于面层表面21、具有小于该圆孔直径的长度的弦。虽然在衬底中通过例如机械钻孔和/或激光烧蚀可以相对容易地形成多个相对大的重叠孔,但这些孔的最小直径和间距通常是由晶片厚度以及形成这些孔时所使用的方法的的多个限制因素所决定。例如,通过对晶片进行机械钻孔而形成的孔的最小直径和间距可以分别被限制为不小于晶片厚度的约0.8倍和约1.5倍。
在形成之后,将接触插头孔30用传导材料填充,例如用金属,这种金属可以是金、铜、银或者铝或其合金,以便形成嵌入衬底晶片20中的传导接触插头。接触插头孔30如果足够大或者特征为孔高与孔径的比率(高径比)足够小,则可以例如通过将熔融的金属倒在衬底晶片20的面层表面21上以使得金属流入孔中并填充该孔来进行填充。留在面层表面21上的过量金属可以通过适合的蚀刻、磨蚀、和/或抛光方法来去除,如干法蚀刻或湿法蚀刻或化学机械平面化。
图1B示意性地示出了图1A所示的衬底晶片20在用传导材料填充了接触插头孔30以形成接触插头40之后的情况。插图41示意性地示出了被填充的接触插头孔30的放大视图。图1B还示出了以虚线显示的多条行切割线51和53以及多条列切割线52。行切割线51是接触插头切割线并且行切割线53是分模的行切割线。对衬底晶片20进行切片以形成多个灵巧安装件,根据本发明的实施例这是通过沿着这些切割线对衬底晶片进行切割而实现的。
每条接触插头切割线53任选地位于一对紧密间隔开的行的接触插头40中的接触插头孔30之间。在本发明的实施例中,当沿着一条接触插头切割线53切割衬底晶片20时,从晶片以及每个接触插头40上沿着切割线而去除的材料量足以形成该插头的露出表面,该露出表面位于衬底材料的通过切割而形成的一个表面上。这个露出的表面被配置成具有的尺寸使得它可以用作该接触接头的安装表面,举例而言可以将LD安装到该安装表面上以便物理地支撑该LD并且对其提供与驱动电路的电连接。在接触插头孔的颈部区域39中形成了接触插头,该颈部区域从该安装表面被移位并且用来在衬底晶片被切割之后防止该接触插头与衬底材料分离。
通过数例,假定在具有的厚度等于约0.5mm的晶片20中通过在该晶片中钻出多个直径等于约0.4mm的重叠圆孔来形成多个接触插头孔30,则接触插头安装表面可以在平行于接触插头切割线51的方向上具有等于约0.2mm的宽度。并且该插头的颈部区域39可以从该安装表面被移位大约0.1mm。
图2A中示出了在衬底晶片20被切片之后该衬底晶片的一部分。该图示出了根据本发明的实施例通过进行切片所得到的多个单独的灵巧安装件60以及这些灵巧安装件的特征。在切片过程中形成的以及在每个灵巧安装件60中所包括的接触插头40的安装表面用数字62标注。接触插头安装表面62在灵巧安装件的边缘表面64上露出,这些边缘表面是在衬底晶片20沿着插头切割线51被切割时形成的(图1B)。
衬底晶片20的顶表面21和底表面22的被包括在一个灵巧安装件60中的部分(图1A)被对应地称作图2B所示的灵巧安装件的顶表面66和底表面67。在图2A的透视图中,未示出灵巧安装件60的底表面67。图2B中指出了底表面67。每个灵巧安装件60中包括的接触插头40的的表面70(还称作接触垫70)在顶表面66上露出。任选的是,接触垫70在底表面67上具有一个镜像的接触垫。
在本发明的一个实施例中,在通过对晶片20进行切片而形成多个单独的灵巧安装件60(称作“单一化(singulation)”)之后,对接触插头40镀上一种金属或金属合金,以便将这些插头的表面准备好用于电结合到LD或另外的电气部件或电路上。任选的是,使用现有技术已知的任何不同镀层方法用锡或镍对这些插头进行镀层,这些金属通常用于协助不同的回流和/或引线结合过程。可通过无电式镀层过程来进行镀层。
图2B示意性地示出了安装到灵巧安装件60中的第一接触插头40的安装表面64上的LD80。LD80可以安装到并且电连接到该安装表面上,通过使用传导性粘合剂或环氧树脂来将该LD的阴极(未示出)结合到该安装表面上。可以使用结合线82将该LD的阳极(未示出)连接到灵巧安装件60中的第二个接触插头40上。
灵巧安装件60及其LD80可以相对容易地安装到印刷电路板(PCB,未示出)上,该印刷电路板包括或提供了与用于对LD80供电和进行控制的电路(未示出)的电连接。将该电路电连接到多个接触垫70上,从而将该电路连接到LD上。任选的是将LD80如下连接到电路上:通过将该灵巧安装件在表面安装到底表面67上的PCB接触垫(为接触垫70的镜像)上,使得这些镜像接触垫与PCB上的功率轨迹产生电接触。
图3A示意性地示出了根据本发明的一个实施例、类似于图1A和图1B所示晶片20的衬底晶片120,除了一个阵列的多行131和多列132的接触接头140之外,该衬底晶片还被加工形成了多个传导性轨道150。每个传导性轨道150与同一列132的接触插头中的两个接触插头140中每一个产生了电接触。
通过沿着切割线151、152和153对晶片120进行切片来产生图3B中示意性所示的多个灵巧安装件160。插图155示出了经切片的晶片120的一部分的放大图像。传导性轨道150可以通过任何不同的平版印刷工艺来形成。这些轨道提供了使用电接触将灵巧安装件160电连接到电路上的便利性,该电路可以用来对安装到灵巧安装件上的LD供电和/或进行控制。
应该注意,虽然图3A和图3B示出了位于晶片120的顶表面121上的多个接触轨道,但在本发明的一个实施例中,晶片可以在顶表面和底表面上都配备有多个接触轨道,从而可以在灵巧安装件的顶表面和底表面上都实现与所得灵巧安装件的电接触。还应该注意,虽然图1A至图3B示出了仅具有两个接触插头的灵巧安装件,但根据本发明一个实施例的灵巧安装件并不限于仅具有两个接触插头的灵巧安装件。图4A示意性地示出根据本发明一个实施例的灵巧安装件200,该安装件包括三个接触插头202以及多个相关联的接触轨道204。
根据本发明的实施例的灵巧安装件也不限于仅沿着灵巧安装件的同一边缘具有多个接触插头。例如,如果晶片20和120在晶片的切片过程中不是沿着行切割线53和153被切割的,则根据本发明一个实施例的灵巧安装件将在两个相反的边缘上均具有接触插头。
根据本发明的实施例的灵巧安装件还可以安装在一个底座上以便调节该灵巧安装件的高度以及安装到该灵巧安装件上的一个LD的高度以便将该LD相对于使用它的光学和/或电气部件进行定位和/或以便对该LD提供大的散热装置。例如,如果LD在一个给定的固定位置被联接到光导纤维上,则安装了该LD的灵巧安装件可能需要由一个适合的底座来支撑以便使LD的位置与该纤维的输入孔对齐。图4B示意性地示出了根据本发明的实施例由底座206支撑的灵巧安装件200。
本发明的实践当然不限于具有图1A所示的插头孔30的形状的接触插头孔。插头孔可以具有适合于将接触插头锁定至该晶片上的任何形状,这些接触插头是通过用传导性材料填充衬底晶片中的孔而形成的。
例如,图5A示意性地示出了根据本发明的实施例一个晶片300的一部分,该晶片具有截面为“砂漏”形状的多个插头孔302。虚线310和312对应地指示了图中所示的部分晶片中的插头切割线和列切割线。应该注意的是,不同于插头切割线53(图1B)和插头切割线153(图3A)在其相关联的晶片中的插头孔之间穿过,插头切割线310穿过了砂漏形插头孔302的窄的颈部304。
图5B示意性地示出了在用传导材料填充了接触插头孔302并且已经在切片过程中沿着插头切割线310对晶片进行切割之后的晶片300。沿着插头切割线对晶片300进行切割,形成了具有梯形截面的多个接触插头320。对晶片300进行切片并且由该晶片来单一化多个灵巧安装件任选地是通过沿切割线312对晶片进行切割来完成的。举例而言,如果希望使灵巧安装件具有十个接触插头320,则沿图5B所示的切割线312进行切割可能是意料之中。
应该注意,根据本发明实施例的灵巧安装件可以通过不同于以上所述方法或者作为这些方法的变体的方法来制造。例如,图6示意性地示出了一个激光系统400,该激光系统产生激光束402来沿着任选的陶瓷衬底“棒”430的边缘422来切出多个接触插头“槽缝”420。在切出这些槽缝之后,将衬底棒保持在一个模具(未示出)中使这些槽缝位于顶部。在该模具中倒入熔融的传导性金属或合金来覆盖和填充这些槽缝并且形成多个接触插头。在冷却之后,将这个衬底棒移出并且将过量的金属磨除或刮掉以便从边缘422去除过量的金属并且使接触插头的安装表面平坦化。
通过另一个实例,并非在插头孔如插头孔30(图1A)或插头孔302(图5A)中倒入熔融的金属或金属合金,可以将预先成形的接触插头压力装配在插头孔中。
在本申请的说明书和权利要求书中,每个动词“包括”、“包含”和“具有”以及它们的变化形式是用来表明,该动词的这个或这些宾语不一定是该动词的这个或这些主语的部件、元件或部分的完整清单。
在本申请中对本发明的多个实施例的说明是以举例方式提供的并且并非旨在限制本发明的范围。所描述的实施例包括不同的特征,不是所有这些特征都是本发明的所有实施例中所需要的。某些实施例仅使用这些特征中的一些或这些特征的可能组合。本领域技术人员将会想到所描述的本发明实施例的变体、以及包括在所述实施例中指出的特征的不同组合的本发明实施例。本发明的范围仅由权利要求来限制。

Claims (14)

1.一种用于半导体装置的安装件,该安装件包括:
一个绝缘衬底,该绝缘衬底具有平行的第一面层表面和第二面层表面、连接这些平行表面的一个边缘表面,并且具有在其中形成的一个凹陷,该凹陷具有在该第一面层表面上的一个开口;
一个导电插头,该插头就座于该凹陷中并且在该边缘表面上或其附近具有一个露出的第一表面并且在该第一面层表面上或其附近具有一个露出的第二表面,
其中该凹陷和该插头的特征为以下截面:该截面在与该边缘表面相距第一距离处、平行于该边缘表面所具有的尺寸小于该截面在与该边缘表面相距第二个较大距离处所具有的尺寸。
2.根据权利要求1所述的安装件,该安装件包括一个形成于该第一面层表面上的传导性轨道,该传导性轨道与该插头的、在该第一面层表面上的露出表面进行电接触。
3.根据权利要求1所述的安装件,其中该插头具有在该第二面层表面上或其附近露出的一个第二表面。
4.根据权利要求3所述的安装件,该安装件包括一个形成于该第二面层表面上的传导性轨道,该传导性轨道与该插头的、在该第二面层表面上的露出表面进行电接触。
5.根据权利要求1所述的安装件,其中该凹陷被形成为具有一个截面,该截面包括一个颈部区域,该颈部区域的特征为一个平行于该边缘表面的相对小的宽度,该颈部区域连接了第一区域和第二区域,该第一区域和第二区域的特征为平行于该颈部区域的窄的宽度的、相对大的宽度。
6.根据权利要求5所述的安装件,其中该截面具有的周边与由两个部分重叠的圆所限定的区域的周边一致。
7.根据权利要求1所述的安装件,其中该截面具有梯形的形状。
8.根据以上权利要求中任一项所述的安装件,其中该半导体装置包括激光二极管。
9.一种生产用于半导体装置的安装件的方法,该方法包括:
在一个衬底中形成一个凹陷,该衬底是由电绝缘材料形成的并具有平行的第一面层表面和第二面层表面,其中该凹陷具有在该第一面层表面上的一个开口,且该凹陷的特征为以下截面:该截面与该凹陷所属的这一对紧密间隔开的行中的这些凹陷之间的一条线相平行地、并且在与该线相距第一距离处所具有的尺寸小于该截面在与该线相距第二个较大距离处所具有的尺寸;
用一种导电性材料来填充该凹陷;并且
切割该衬底以便形成一个连接这些面层表面的边缘表面和该导电性材料的一个露出的表面。
10.根据权利要求9所述的方法,其中形成一个凹陷包括形成一个阵列的多行和多列凹陷。
11.根据权利要求10所述的方法,其中这些行包括多对相对紧密间隔开的行。
12.根据权利要求9所述的方法,其中切割该衬底包括沿一对紧密间隔开的行的凹陷之间的一条线对该衬底进行切割。
13.根据权利要求9所述的方法,其中该凹陷被形成为具有一个截面,该截面包括一个颈部区域,该颈部区域的特征为一个平行于该边缘表面的相对小的宽度,该颈部区域连接了第一区域和第二区域,该第一区域和第二区域的特征为平行于该颈部区域的窄的宽度的、相对大的宽度。
14.根据权利要求13所述的方法,其中该截面具有的周边与由两个部分重叠的圆所限定的区域的周边一致。
CN201180048853.7A 2010-08-24 2011-08-24 光源安装件 Active CN103299442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37628110P 2010-08-24 2010-08-24
US61/376,281 2010-08-24
PCT/IB2011/053709 WO2012025888A2 (en) 2010-08-24 2011-08-24 Light source mount

Publications (2)

Publication Number Publication Date
CN103299442A CN103299442A (zh) 2013-09-11
CN103299442B true CN103299442B (zh) 2016-06-08

Family

ID=44860450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180048853.7A Active CN103299442B (zh) 2010-08-24 2011-08-24 光源安装件

Country Status (4)

Country Link
US (1) US9210796B2 (zh)
EP (1) EP2609634B1 (zh)
CN (1) CN103299442B (zh)
WO (1) WO2012025888A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9961770B2 (en) * 2014-07-22 2018-05-01 Cree, Inc. Solder pads, methods, and systems for circuitry components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303242A (ja) * 2004-03-19 2005-10-27 Hitachi Cable Ltd 冷却機能付き電気−光変換モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JP3252605B2 (ja) * 1994-07-04 2002-02-04 株式会社村田製作所 電子部品及びその製造方法
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
US5731222A (en) * 1995-08-01 1998-03-24 Hughes Aircraft Company Externally connected thin electronic circuit having recessed bonding pads
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
JPH1131893A (ja) * 1997-05-12 1999-02-02 Murata Mfg Co Ltd 電子部品の製造方法およびそれを用いた電子部品
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7061025B2 (en) * 2003-03-10 2006-06-13 Mccolloch Lawrence R Optoelectronic device packaging assemblies and methods of making the same
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
DE112006001414A5 (de) * 2005-05-30 2008-03-06 Osram Opto Semiconductors Gmbh Gehäusekörper und Verfahren zu dessen Herstellung
JP4945965B2 (ja) * 2005-09-01 2012-06-06 住友電気工業株式会社 光電変換機能付き光ファイバ端末およびその実装方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8309973B2 (en) * 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303242A (ja) * 2004-03-19 2005-10-27 Hitachi Cable Ltd 冷却機能付き電気−光変換モジュール

Also Published As

Publication number Publication date
US9210796B2 (en) 2015-12-08
EP2609634B1 (en) 2015-06-24
CN103299442A (zh) 2013-09-11
WO2012025888A2 (en) 2012-03-01
WO2012025888A3 (en) 2012-10-11
US20130153281A1 (en) 2013-06-20
EP2609634A2 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
US8410371B2 (en) Electronic device submounts with thermally conductive vias and light emitting devices including the same
CN102254896B (zh) 电子器件及其制造方法
US10886704B2 (en) Semiconductor laser and method for producing a semiconductor laser
US20170365637A1 (en) Light-emitting element having a plurality of light-emitting structures
CN107210581B (zh) 用于生产二极管激光器的方法以及二极管激光器
JP5097550B2 (ja) 改善されたヒートシンクを備える半導体発光装置
JP2011119557A (ja) 発光装置及びその製造方法
US20150179895A1 (en) Led submount with integrated interconnects
JP2012060115A (ja) 発光装置及びその製造方法
JP2004119981A (ja) 高パワー発光ダイオードの平面実装構造、及びその製造方法
CN107078199A (zh) 发光装置及其制造方法
US10651337B2 (en) Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
US20030086465A1 (en) Heat isolation and dissipation structures for optical components in photonic integrated circuits (PICs) and an optical transport network using the same
US20090283788A1 (en) Light-Emitting Diode Chip Package Body and Method for Manufacturing Same
CN101840976A (zh) 发光元件
JP2008140954A (ja) 放熱配線基板とその製造方法並びにこれを用いた発光モジュール
US10741996B2 (en) Semiconductor laser and semiconductor laser arrangement
CN103299442B (zh) 光源安装件
CN103545708B (zh) 多波束半导体激光装置
KR101248553B1 (ko) 발광 장치
CN104241214A (zh) 半导体封装件及其制造方法
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
US11810845B2 (en) Carrier, assembly comprising a substrate and a carrier, and method for producing a carrier
KR102538039B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
JP2008186893A (ja) 放熱配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant