KR101248553B1 - 발광 장치 - Google Patents
발광 장치 Download PDFInfo
- Publication number
- KR101248553B1 KR101248553B1 KR1020117017113A KR20117017113A KR101248553B1 KR 101248553 B1 KR101248553 B1 KR 101248553B1 KR 1020117017113 A KR1020117017113 A KR 1020117017113A KR 20117017113 A KR20117017113 A KR 20117017113A KR 101248553 B1 KR101248553 B1 KR 101248553B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- disposed
- conductor
- light
- terminal
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 18
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001027 hydrothermal synthesis Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Fastening Of Light Sources Or Lamp Holders (AREA)
- Non-Portable Lighting Devices Or Systems Thereof (AREA)
Abstract
발광장치는 기판 및 이 기판에 탑재되는 LED칩을 포함한다. 이 칩은 밑면을 구비하며 이 밑면에서 돌출하여 이 밑면에서 가늘게 되는 투명 도전체로 이루어지는 바디와 이 밑면 상에 각각 형성되는 복수의 발광부로 이루어지는 광원과 이 밑면 상에 형성되는 제1 단자와 이 복수의 발광부 상에 각각 형성되는 복수의 제 2단자를 포함한다. 이 기판의 도체 패턴은 이 제1단자와 전기적으로 접속되는 제1 도체와 이 복수의 제2 단자와 각각 전기적으로 접속되는 복수의 제2 도체를 포함한다.
Description
본 발명은 일반적으로 발광 장치, 보다 상세하게는 표면에 도체 패턴이 형성되는 기판과, 이 기판의 표면에 탑재되어 이 도체 패턴과 전기적으로 접속되는 LED(발광 다이오드)칩을 구비하는 발광 장치에 관한 것이다.
예를 들면, 2008년 1월10일에 공개된 일본국특허출원 공개 번호2008-4415는 광원 어셈블리를 개시한다. 이 광원 어셈블리는 복수의 면을 가지는 다면체(4각 뿔대)와 이 다면체 상면 및 측면에 각각 탑재되는 복수의 LED소자를 가진다. 이 복수의 LED소자 각각은 애노드 및 캐소드 전극을 가지며, 이것들은 범프를 통하여 다면체 상면 및 측면에 형성된 전기 전도 패턴과 전기적으로 접속된다.
그러나, 이 광원 어셈블리에서는 복수의 LED소자를 다면체 상면 및 측면에 각각 탑재 할 필요가 있으므로 광원 어셈블리의 치수 및 부품 가격이 증가하고, 또 탑재 공수의 증가에 의해 작업 비용도 증가한다.
여기서, 각각 발광층을 포함하는 복수의 광원을 이 복수의 LED소자로 바꾸어 이 다면체 상면 및 측면에 각각 탑재하면, 이 광원 어셈블리의 치수를 줄일 수 있다. 그렇지만, 이 다면체의 1면에 광원을 설치하는 것에 의해서는 광을 복수의 방향의 전부 또는 일부로 바꾸어 조사할 수 없다.
본 발명의 목적은 바디의 한 면 상의 광원이 전부가 또는 일부가 다른 방향인 가변 방향으로 광을 발할 수 있게 하는 것에 있다.
본 발명의 발광 장치는 표면에 도체 패턴(10)이 형성되는 기판(1) 및 기판(1)의 이 표면에 탑재되어 도체 패턴(10)과 전기적으로 접속되는 LED칩(2)을 구비한다. LED 칩(2)은 바디(3), 광원(4), 제1단자(5) 및 복수의 제2단자(6)를 구비한다. 바디(3)는 밑면(30)을 구비하고, 밑면(30)으로부터 돌출하여 밑면(30)으로부터 앞이 가늘어지는 투명도전체로 이루어진다. 광원(4)은 밑면(30)상에 각각 형성되는 복수의 발광부(40)를 포함한다. 제1단자(5)는 밑면(30)상에 형성된다. 복수의 제2단자(6)는 복수의 발광부(40)상에 각각 형성된다. 도체 패턴(10)은 제1도체(11) 및 복수의 제2도체(12)를 구비한다. 제1도체(11)는 제1단자(5)와 전기적으로 접속된다. 복수의 제2도체(12)는 각각 복수의 제2단자(6)와 전기적으로 접속된다.
이 발명에서는 밑면(30)에 형성된 복수의 발광부(40)를 도체 패턴(10)을 통해서 각각 제어할 수 있으므로 여러 방향의 전부 또는 일부 내의 가변 방향에 발광할 수 있다. 즉, 바디(3)의 한 면상의 광원(4)이 다양한 방향들의 전부 또는 일부의 가변 방향에 발광할 수 있다. 따라서, 배광 제어를 소형 또한 저가격으로 실현할 수 있다.
일 실시예에 있어서, 이 투명 도전체는 하나의 정점(31)을 더욱 구비하며, 밑면(30)으로부터 정점(31)으로 앞으로 가늘어진다. 또한, 복수의 발광부(40)는 밑면(30)의 중심 주변에 배열된다.
일 실시예에 있어서, 이 투명 도전체는 n형 ZnO로 육방정결정 구조를 가지며, 정육각형상인 밑면(30)을 가지는 육각추 형상이다. 또한, 복수의 발광부(40)는 밑면(30)의 중심(300) 및 외주(301)사이의 다른 복수의 선분(303)으로 나눌 수 있는 복수의 분할 영역(304)안에 하나씩 배치된다.
일 실시 예에 있어서, 복수의 발광부(40)는 밑면의 중심(300) 및 각 정점(302) 사이의 6개의 선분(303)으로 나뉘어 지는 6 개의 분할 영역(304)에 하났기 배치된다.
일 실시예에 있어서, 복수의 발광부(40)는 밑면(30)의 하나의 대각선(305) 및 대각선(305)과 직교하는 2개의 변심거리(306)로 나눌 수 있는 4개의 분할 영역(304)안에 하나씩 배치된다.
일 실시예에 있어서, 복수의 발광부(40) 각각은 발광층(42)과 발광층(42)의 양측에 배치되는 p형 및 n형 질화물 반도체층(41 및 43)를 구비한다. 복수의 발광부(40)의 p형 질화물 반도체층(41)은 각각의 복수의 발광부(40)의 발광층(42)과 밑면(30)의 사이에 배치된다. 제1단자(5)는 하나의 애노드 전극(50)을 구비하는 한편, 복수의 제2단자(6)의 각각은 적어도 하나의 캐소드 전극(60)을 구비한다. 이 실시예에서는, 밑면(30)에 있어서의 애노드 전극(50)의 점유 면적을 작게 하여 각 발광부(40)의 면적을 증대함으로써 광 출력을 향상시킬 수 있다.
일 실시예에 있어서, 애노드 전극(50)은 밑면(30)의 중앙부에 배치된다. 이 실시예에서는, 애노드 전극(50)과 각 p형 질화물 반도체층(41) 사이의 거리를 균일하게 할 수 있고, 각 발광부(40)에 있어서의 전류밀도의 면내 편차를 저감할 수 있고, 구동 전압의 저전압화에 의해 소비 전력을 저감할 수 있다.
일 실시예에 있어서, 애노드 전극(50)은 각각 인접하는 발광부(40)사이의 틈에 배치되는 복수의 보조 전극(51)을 가진다. 이 실시예에서는, 애노드 전극(50)이 복수의 보조 전극(51)을 가지므로 각 발광부(40)에 있어서의 전류밀도의 면내 편차를 보다 저감할 수 있고, 소비 전력을 보다 저감할 수 있다.
본 발명의 일 실시 예에 따르면, 애노드 전극(50)과 각 p형 질화물 반도체층(41) 사이의 거리를 균일하게 할 수 있고, 각 발광부(40)에 있어서의 전류밀도의 면내 편차를 저감할 수 있고, 구동 전압의 저전압화에 의해 소비 전력을 저감할 수 있다.
본 발명의 일 실시 예에 따르면, 애노드 전극(50)이 복수의 보조 전극(51)을 가지므로 각 발광부(40)에 있어서의 전류밀도의 면내 편차를 보다 저감할 수 있고, 소비 전력을 보다 저감할 수 있다.
본 발명의 일 실시 예에 따르면, 밑면(30)에 있어서의 애노드 전극(50)의 점유 면적을 작게 하여 각 발광부(40)의 면적을 증대함으로써 광 출력을 향상시킬 수 있다.
본 발명의 바람직한 실시예를 더욱 상세하게 기술한다. 본 발명의 다른 특징 및 이점은 이하의 상세한 기술 및 첨부 도면에 관련하여 한층 더 잘 이해된다.
도 1은 본 발명의 일 실시예에 의한 발광 장치의 세로단면도이다.
도 2은 이 발광 장치의 저면도이다.
도 3은 본 발명의 일 실시예에 의한 발광 장치의 저면도이다.
도 1은 본 발명의 일 실시예에 의한 발광 장치의 세로단면도이다.
도 2은 이 발광 장치의 저면도이다.
도 3은 본 발명의 일 실시예에 의한 발광 장치의 저면도이다.
도1 및 도2는 본 발명의 일 실시예에 의한 발광 장치를 나타낸다. 이 발광 장치는 표면에 도체 패턴(10)이 형성되는 구형태의 기판(1)과 기판(1)의 이 표면에 탑재되어 도체 패턴(10)과 전기적으로 접속되는 LED칩(2)을 포함한다.
기판(1)은 열전도성 재료(예를 들면, 질화 알루미늄 등)로 만들어지며 절연성을 가진다. 또한, 기판(1)은 LED칩(2)으로부터의 열을 전하기 위한 전열판으로서도 사용된다. 바람직하게는 표면에 실리콘 산화 막에서 결정되는 절연 막이 형성된 실리콘 기판이 사용 가능하며, 유리 에폭시 수지기판 또는 산화 알미늄 기판 등에 비교하여 높은 열전도율을 가진다.
도체 패턴(10)은 제1도체(11) 및 복수의 제2도체(12)를 포함하며, 기판(1)의 한 면(도1에서는 상면)에 형성된다. 제1도체(11) 및 복수의 제2도체(12)의 각각은 Cu막, Ni막 및 Au막의 적층막으로 구성되며, Au 막이 최상층이다.
LED칩(2)은 바디(3), 광원(4), 제1단자(5) 및 복수의 제2단자(6)로 구성된다. 바디(3)는 밑면(30)을 구비하며, 밑면(30)에서 돌출하여 밑면(30)으로 앞이 가늘어지는 투명도전체로 이루어진다. 이 투명도전체는 하나의 정점(31)을 더 구비하며, 밑면(30)에서 정점(31)으로 갈수록 가늘어진다. 이 투명도전체는 n형 ZnO로 육방정 결정 구조를 가지며, 정육각형상인 밑면(30)을 가지는 육각추 형상이다.
광원(4)은 밑면(30) 상에 각각 형성되는 복수의 발광부(LED 얇은 막부)(40)로 이루어진다. 예를 들면, 광원(4)은 청색광을 방사하는 GaN계의 얇은 막구조를 포함한다. 다시 말해, 각 발광부(40)는 발광층(42)과 이 발광층(42)의 양측에 배치되는 p형 및 n형 질화물 반도체층(41) 및 (43)을 포함하고, 이 p 형 질화물 반도체층(41)이 이 발광층(42)과 밑면(30) 사이에 배치된다. 보다 자세하게는, p형 질화물 반도체층(41)은 p형 GaN층 및 p형 AlGaN층으로 구성되며, p 형 AlGaN층은 p형 GaN층과 발광층(42) 사이에 형성된다. 발광층(42)은 InGaN층으로 이루어진다. n형 질화물 반도체층(43)은 n형 GaN층으로 이루어진다. 발광층(42) 및 p형 및 n형 질화물 반도체층(41) 및 (43)은 각각 동일한 평면치수를 가진다. 한편, 단일층 구조에 한하지 않고, 발광층(42)은 다중 양자 우물구조 또는 단일 양자 우물구조를 가져도 좋다.
일 예에 있어서, 복수의 발광부(40)는 밑면(30)의 중심주변에 배열된다. 예를 들면, 복수의 발광부(40)는 밑면(30)의 중심(300) 및 외주(윤곽)(301)사이의 다른 복수의 선분으로 나눌 수 있는 복수의 분할 영역 내에 하나씩 배치할 수 있다. 본 실시예에서는, 복수(6개)의 발광부(40)가 밑면(30)의 중심(300)과 각정점(302) 사이의 6개의 선분(303)으로 나눌 수 있는 6개의 분할 영역(304) 내에 하나씩 배치된다. 또한, 각 발광부(40)는 동일한 평면치수를 가지며, 대응하는 분할 영역(304)에 따르는 거의 작은 삼각형상이 된다.
제1단자(5)는 밑면(30)상에 형성되며 범프(7)를 통하여 제1도체(11)과 전기적으로 접속된다. 바디(3)가 투명도전체로 이루어지므로, 제1단자(5)는 바디(3)를 통하여 각 p형 질화물 반도체층(41)과 전기적으로 접속된다. 본 실시예에서는 한정되지 않지만 제1단자(5)는 하나의 애노드 전극(50)을 포함하고, 애노드 전극(50)은 공통 단자로서 밑면(30)의 중앙부에 배치된다. 또한, 애노드 전극(50)은 각각 밑면(30)의 중심(300) 주변에서 인접하는 발광부(40)사이의 복수(6개)의 틈에 각각 배치되는 복수(6개)의 보조 전극(51)을 가진다. 각 보조 전극(51)은 그 양측의 발광부(40)로부터 격리된다.
복수의 제2단자(6)는 각각 복수의 발광부(40) 상에 형성되며, 각각 복수의 범프(7)을 통하여 복수의 제2도체(12)와 접속된다. 각 범프(7)는 금속재료(예를 들면, Au또는 땜납 등)로 만들어진다. 각각의 제2단자(6)는 적어도 하나의 캐소드 전극(60)을 포함해도 좋지만, 도 2의 예에서는 3개의 캐소드 전극(60)을 포함하며, 이들은 도1에 나타내듯이 n형 질화물 반도체층(43)상에 형성되어 있다. 예컨대, LED칩(2)의 밑면(30) 측이 기판(1)의 도체 패턴(10)상에 고정된다. 또한, 범프(7) 및 캐소드 전극(60))의 수가 많을수록, 기판(1)과 LED칩(2) 사이의 열저항을 저감할 수 있고, 방열성을 높일 수 있다.
본 실시예에서는 애노드 전극(50) 및 복수의 캐소드 전극(60)의 각각은 Au막 및 Ti막의 적층막으로 구성되며, Au 막은 밑면(30)상에 형성된다. 한편, 이에 한하지 않고, Al막이 Au막 및 Ti막의 사이에 개재되어도 좋고, 혹은 이 적층막을 Au막 및 Al막의 적층막으로 바꾸어도 좋다.
다음으로 바디(3) 즉 이 투명 도전체의 제조 방법을 설명한다. 상기 적층구조가 구비되는 밑면(30)는 사파이어 웨이퍼의 주 표면으로 c면이다. 우선, 에피텍시 성장층이 에피텍시 성장법(예를 들면, MOVPE법 등)에 의해 사파이어 웨이퍼의 주 표면상에 형성된다. 그 후, n개의 발광부(40)를 이 에피텍시 성장층을 포토리소그라피 기술 및 에칭 기술로 패터닝함으로써 형성한다. 여기서, n은 n1×n2에 의해 주어지며, n1은 LED칩의 수이며, n2는 1칩당의 발광부(40)의 수(예를 들면 6)이다. 이어서, 이 n개의 발광부(40)를 하나의 n형 ZnO웨이퍼에 접합한다.
그 후, 레이저 리프트 오프 공정에 있어서, 레이저 광을 이 웨이퍼와 각 발광부(40)의 계면부근에 조사함으로써 사파이어 웨이퍼를 제거한다. 이 방법에서는 사파이어 웨이퍼를 제거한 후에 에피텍시성장층을 패터닝하여 각 발광부(40)를 형성하는 것 같은 프로세스에 비교하여 발광부(40)에 맞는 사파이어 웨이퍼 계면의 면적을 저감할 수 있다. 따라서, 사파이어 웨이퍼를 제거하는 공정의 제품 비율을 향상할 수 있다.
이어서, 각각에 n2개의 발광부(40)가 형성된 n1개의 바디(3)가 염산계의 에칭 액(예를 들면, 염산수용액 등)을 사용하여 에칭 속도의 결정 방향 의존성을 이용한 이방성 에칭을 통하여 얻을 수 있다. 다시 말해, 각 투명도전체는 n형 ZnO웨이퍼로 만들어진다. 이 제조 방법의 예에서 n1개의 투명도전체의 각 높이는 n형 ZnO웨이퍼의 두께에 의해 규정된다.
일 예에 있어서, n형 ZnO웨이퍼는 수열 합성법에 의해 제조된다. 본 실시예에서는 한정되지 않지만, n형 ZnO웨이퍼는 두께가 500μm이므로, 각 투명 도전체는 500μm의 높이를 가진다. 또한, 각 투명도전체(바디(3))는 복수(6개의)의 평평한 측면(32)을 가지며, 이 각각은, n형 ZnO웨이퍼의 결정 축 방향에 의해 밑면(30)에 대하여 60°의 경사각을 가진다.
구체적으로 말하면, n형 ZnO웨이퍼에 있어서, Zn 극성면인 (0001)면이 투명도 전체의 각 밑면(30)이 된다. 상기 제조 방법에서는 적당히 패터닝된 마스크가 (0001)면과는 반대측의 O 극성면인 (000-1)면에 배치된다. 그 후, 각 투명 도전체는 n형 ZnO웨이퍼를 O 극성면측에서 이방성 에칭함으로써 형성된다. 이에 의해, 각 투명도전체의 각 측면(32)은 밑면(30)에 대하여 60°의 경사각을 가진다.
본 실시예에서는 광원(4)이 바디(3)(투명도전체)의 밑면(30)에 형성되며, 밑면(30)이 기판(1)에 고정되어 광원(4)이 기판(1)의 도체 패턴(10)과 전기적으로 접속된다. 따라서, ZnO는 사파이어에 비교하여 굴절율이 GaN에 가까우므로, LED칩(2)으로부터의 광 취득 효율을 높일 수 있다. 예를 들면, 파장이 450nm의 광에 대하여 ZnO의 굴절율은 2.1, GaN의 굴절율은 2.4, 사파이어의 굴절율은 1.8이다.
LED칩(2)의 밑면(30)에 형성된 복수의 발광부(40)를 도체 패턴(10)을 통해서 개별적으로 제어할 수 있으므로, 도1에 나타내듯이 D1 및 D2등의 여러 방향의 전부 또는 일부 내 가변 방향에 발광할 수 있다. 게다가, 광원(4)이 바디(3)의 밑면(30)(한 면)상에만 형성되어 있으므로, 배광 제어를 소형 또한 저가격으로 실현할 수 있다.
본 실시예에서는 6개의 발광부(40)가 6개의 측면(사면)32에 대응하는 위치에 각각 배치되어 있으므로, 광원(4)은 6개의 다른 방향의 전부 또는 일부 중의 가변의 방향으로 발광할 수 있다. 본 발광 장치는, 상기 종래의 광원 어셈블리보다도 소형의 광원으로서 기능 하도록 제조 가능하며, 광을 6개의 다른 방향의 전부에 발할 경우, 이 광원 어셈블리보다도 소형의 점광원으로서 기능할 수 있다.
또한, 밑면(30)에 있어서의 애노드 전극(50)의 점유 면적을 작게 해서, 각 발광부(40)의 면적을 증대함으로 광 출력을 향상시킬 수 있다. 애노드 전극(50)과 각 p형 질화물 반도체층(41) 사이의 거리를 균일하게 할 수 있고, 각 발광부(40)에 있어서의 전류밀도의 면내 편차(차이)를 저감할 수 있으며, 구동 전압의 저전압화에 의해 소비 전력을 저감할 수 있다. 더욱이, 애노드 전극(50)이 방사상의 복수의 보조 전극(51)을 가지므로, 각 발광부(40)에 있어서의 전류밀도의 면내 편차(차이)를 보다 저감할 수 있고, 소비 전력을 보다 저감할 수 있다.
일 실시예에 있어서, 도3에서 나타내듯이 복수의 발광부(40)는 밑면(30)의 하나의 대각선(305) 및 이 대각선(305)과 직교하는 2개의 변심거리(306)로 나눌 수 있는 4개의 영역(304) 내에 하나씩 배치된다. 또한, 각각의 제2단자(6)는 한정되지 않지만, 5 개의 캐소드 전극(60)을 포함한다.
일 실시예에 있어서, 복수의 발광부(40)는 서로 다른 평면치수를 가진다. 일 실시예에 있어서, 광원(4)은 녹색광, 적색광, 보라색광 또는 자외광등의 광을 방사하는 얇은 막구조를 포함한다. 일례에 있어서, 각 발광부(40)는 적어도 p형 질화물 반도체층(41) 및 n형 질화물 반도체층을 가져도 좋고, 발광층(40)을 포함하지 않아도 좋다.
본 발명을 복수 개의 바람직한 실시예에 대해서 기술했지만, 이 발명의 본래의 정신 및 범위, 즉 청구의 범위를 일탈하지 않고, 당업자에 의해 여러 수정 및 변형이 가능하다.
Claims (8)
- 표면에 도체 패턴이 형성되는 기판; 그리고
상기 기판의 표면에 탑재되어 상기 도체 패턴과 전기적으로 접속되는 LED칩을 구비하며,
상기 LED 칩은,
밑면을 구비하며 상기 밑면에서 돌출하면서 가늘어지는 투명도전체를 포함하는 바디;
상기 밑면 상에 각각 형성되는 복수의 발광부를 포함하는 광원;
상기 밑면 상에 형성되는 제1단자; 그리고
상기 복수의 발광부 상에 각각 형성되는 복수의 제2단자를 포함하며,
상기 도체 패턴은
상기 제1단자와 전기적으로 접속되는 제1도체; 그리고
상기 복수의 제2단자와 각각 전기적으로 접속되는 복수의 제2도체를 포함하는 발광 장치. - 청구항 1에 있어서,
상기 투명도전체는 하나의 정점을 더 포함하며,
상기 밑면에서 상기 정점으로 갈수록 가늘어지며,
상기 복수의 발광부는 상기 밑면의 중심주변에 배열되는 발광 장치. - 청구항 2에 있어서,
상기 투명도전체는 n형 ZnO로 육방정 결정 구조를 가지며, 정육각형상인 상기 밑면을 가지는 육각추형상이며,
상기 복수의 발광부는 상기 밑면의 중심 및 외주간의 다른 복수의 선분으로 나눌 수 있는 복수의 분할 영역 내에 하나씩 배치되는 발광 장치. - 청구항 3에 있어서,
상기 복수의 발광부는, 상기 밑면의 중심과 각 정점간의 6개의 선분으로 나눌 수 있는 6개의 분할 영역 내에 하나씩 배치되는 발광 장치. - 청구항 3에 있어서,
상기 복수의 발광부는, 상기 밑면의 하나의 대각선 및 이 대각선과 직교하는 2개의 변심거리로 나눌 수 있는 4개의 분할 영역 내에 하나씩 배치되는 발광 장치. - 청구항 1 내지 5의 어느 항에 있어서
상기 복수의 발광부 각각은 발광층과 상기 발광층의 양측에 배치되는 p형 및 n형 질화물 반도체층을 구비하며,
상기 복수의 발광부의 p형 질화물 반도체층은 각각 상기 복수의 발광부의 발광층과 이 밑면 사이에 배치되며,
상기 제1단자는 하나의 애노드 전극을 구비하고, 상기 복수의 제2단자의 각각은 적어도 하나의 캐소드 전극을 구비하는 발광 장치. - 청구항 6에 있어서,
상기 애노드 전극은 상기 밑면의 중앙부에 배치되는 발광 장치. - 청구항 7에 있어서,
상기 애노드 전극은 각각이 인접하는 발광부 간의 틈에 배치되는 복수의 보조 전극을 가지는 발광 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008326532A JP2010147446A (ja) | 2008-12-22 | 2008-12-22 | 発光装置 |
| JPJP-P-2008-326532 | 2008-12-22 | ||
| PCT/JP2009/071239 WO2010074028A1 (ja) | 2008-12-22 | 2009-12-21 | 発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110099751A KR20110099751A (ko) | 2011-09-08 |
| KR101248553B1 true KR101248553B1 (ko) | 2013-04-03 |
Family
ID=42287637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117017113A KR101248553B1 (ko) | 2008-12-22 | 2009-12-21 | 발광 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8410471B2 (ko) |
| JP (1) | JP2010147446A (ko) |
| KR (1) | KR101248553B1 (ko) |
| WO (1) | WO2010074028A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5574751B2 (ja) * | 2010-02-25 | 2014-08-20 | スタンレー電気株式会社 | 車両用前照灯およびそれに用いられるｌｅｄパッケージ |
| US9178107B2 (en) | 2010-08-03 | 2015-11-03 | Industrial Technology Research Institute | Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same |
| CN103222073B (zh) * | 2010-08-03 | 2017-03-29 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 |
| JP5126638B2 (ja) * | 2012-02-17 | 2013-01-23 | 東芝ライテック株式会社 | 発光装置及び照明器具 |
| JP5557063B2 (ja) * | 2012-07-12 | 2014-07-23 | 東芝ライテック株式会社 | 照明器具 |
| JP6574768B2 (ja) * | 2013-07-26 | 2019-09-11 | ルミレッズ ホールディング ベーフェー | 内部高屈折率ピラーを有するｌｅｄドーム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517502A (ja) | 2001-01-15 | 2004-06-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードとその製造方法 |
| JP2005109113A (ja) | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法 |
| JP2006351809A (ja) | 2005-06-15 | 2006-12-28 | Matsushita Electric Works Ltd | 発光装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236561U (ko) | 1985-08-22 | 1987-03-04 | ||
| JPH0175294U (ko) | 1987-11-09 | 1989-05-22 | ||
| JPH02134260A (ja) | 1988-11-15 | 1990-05-23 | Seiko Epson Corp | 光プリンタヘッド |
| DE10051465A1 (de) | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| EP1277241B1 (de) | 2000-04-26 | 2017-12-13 | OSRAM Opto Semiconductors GmbH | Lumineszenzdiodenchip auf der basis von gan |
| WO2001082384A1 (de) | 2000-04-26 | 2001-11-01 | Osram Opto Semiconductors Gmbh | Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren |
| JP4674418B2 (ja) * | 2001-06-29 | 2011-04-20 | パナソニック株式会社 | 照明装置 |
| EP1658642B1 (en) | 2003-08-28 | 2014-02-26 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| KR100619069B1 (ko) | 2005-02-16 | 2006-08-31 | 삼성전자주식회사 | 멀티칩 발광 다이오드 유닛, 이를 채용한 백라이트 유닛 및액정 표시 장치 |
| KR100706951B1 (ko) | 2005-08-17 | 2007-04-12 | 삼성전기주식회사 | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 |
| KR20080074948A (ko) | 2005-11-04 | 2008-08-13 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 광추출 효율이 높은 발광 다이오드 |
| JP5007395B2 (ja) | 2006-06-23 | 2012-08-22 | シーシーエス株式会社 | 立体光源体 |
-
2008
- 2008-12-22 JP JP2008326532A patent/JP2010147446A/ja not_active Withdrawn
-
2009
- 2009-12-21 WO PCT/JP2009/071239 patent/WO2010074028A1/ja active Application Filing
- 2009-12-21 KR KR1020117017113A patent/KR101248553B1/ko not_active IP Right Cessation
- 2009-12-21 US US13/141,217 patent/US8410471B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517502A (ja) | 2001-01-15 | 2004-06-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードとその製造方法 |
| JP2005109113A (ja) | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法 |
| JP2006351809A (ja) | 2005-06-15 | 2006-12-28 | Matsushita Electric Works Ltd | 発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8410471B2 (en) | 2013-04-02 |
| JP2010147446A (ja) | 2010-07-01 |
| KR20110099751A (ko) | 2011-09-08 |
| US20110248239A1 (en) | 2011-10-13 |
| WO2010074028A1 (ja) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230155072A1 (en) | Light emitting diode package and method of manufacturing the same | |
| US9337394B2 (en) | Semiconductor light-emitting device | |
| US7488621B2 (en) | Package-integrated thin film LED | |
| TWI470823B (zh) | 發光元件及其製造方法 | |
| KR101248553B1 (ko) | 발광 장치 | |
| JP2011199221A (ja) | 発光ダイオード | |
| JP2006086469A (ja) | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 | |
| US10043961B2 (en) | Light-emitting diode device | |
| WO2011030789A1 (ja) | 発光装置 | |
| JP6133076B2 (ja) | 半導体発光素子及び発光装置 | |
| JP2010003978A (ja) | 発光装置 | |
| KR20140134420A (ko) | 반도체 발광소자 패키지의 제조 방법 | |
| US20110316036A1 (en) | Light emitting device and semiconductor wafer | |
| TW201407760A (zh) | 發光二極體陣列 | |
| US20180226537A1 (en) | Light-emitting device and manufacturing method thereof | |
| JP2023510170A (ja) | 発光素子およびそれを有するｌｅｄディスプレイ装置 | |
| US9589940B2 (en) | Light emitting device | |
| TWI632695B (zh) | 發光元件 | |
| KR20140134425A (ko) | 발광소자 패키지 및 그 제조 방법 | |
| CN108630720B (zh) | 发光二极管阵列 | |
| TWI704687B (zh) | 發光二極體 | |
| TWI481074B (zh) | 發光二極體及其製造方法 | |
| KR101434235B1 (ko) | 발광 소자 | |
| TWI662720B (zh) | 光電元件及其製造方法 | |
| TWI629777B (zh) | 發光二極體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |