CN103295958B - 一种制备铜种子层的方法 - Google Patents
一种制备铜种子层的方法 Download PDFInfo
- Publication number
- CN103295958B CN103295958B CN201310221366.7A CN201310221366A CN103295958B CN 103295958 B CN103295958 B CN 103295958B CN 201310221366 A CN201310221366 A CN 201310221366A CN 103295958 B CN103295958 B CN 103295958B
- Authority
- CN
- China
- Prior art keywords
- seed layer
- copper
- copper seed
- prepare
- layer according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域，确切的说，具体涉及一种制备铜种子层的方法。本发明在使用传统工艺中制备完成铜种子层后，继续进行一除气工艺，可使通孔处沉积的铜流入通孔底部，然后再沉积一较薄的铜种子层，从而降低填充的深宽比，进而提高填充种子层底部的覆盖性，减少后续铜电镀时出现孔隙的几率，进而提高产品性能和良率。
Description
技术领域
本发明涉及半导体制造领域，确切的说，具体涉及一种制备铜种子层的方法。
背景技术
在半导体发展工艺中，一个集成电路（integrated circuit，简称IC）往往包括了上百万个电子器件，而随着工艺的发展以及不断提升的应用要求，集成电路向微细化、多层化、平坦化、薄型化发展，而超大规模的集成电路中，仅仅几毫米见方的硅片上集成上万至百万晶体管。
而随着器件尺寸的进一步缩小，其制造工艺要求也经受着重大挑战。其中，在后道铜互连中，随着器件尺寸缩小，通孔的尺寸越来越小，深宽比越来越高，怎样才能无孔隙的填充铜的阻挡层和铜的籽晶层对现有半导体制备技术也构成越来越大的挑战。
在常规技术中，人们一直以来都是通过PVD（Physical VaporDeposition物理气相沉积）进行常规的铜阻挡层和铜种子层的填充，由于PVD的特性，经常会导致铜种子层在通孔开口处堆积，如果种子层过厚，就会引起后续电镀时通孔中出现孔隙，如图1所示结构：沉积的种子层由于厚度较厚在衬底通孔处形成堆积，进而在后续的电镀时通孔容易出现孔隙，进而影响器件性能；同时如果种子层过薄，通孔的侧壁种子层可能不连续，会导致该不连续的地方形成孔隙，进而影响器件性能。
中国专利（申请号：201010613156.9）公开了一种在硅通孔表面生长阻挡层与种子层的方法，通过对具有硅通孔的基片依次进行Ti沉积和湿法氧化后得到具有阻挡层和种子层的硅通孔结构。
该发明利用了TiO2良好的稳定性和导电性能，不易起化学变化，且与Cu结合力较强的特性。制备得到的阻挡层厚度为200nm～1000nm，氧化后所得种子层导电性能良好，具有较高的电导率，厚度均匀，台阶覆盖性好。在SEM下氧化钛表面为柱状结构，有利于Cu和种子层的结合。但是该发明在沉积种子层时，由于物理气相沉积的特性，沉积的种子层容易在开口处形成堆积，该发明在实际生产过程中并不能很好解决该问题，进而影响了器件性能。
中国专利（申请号：201010613156.9）公开了一种在硅通孔表面生长阻挡层与种子层的方法，通过对具有硅通孔的基片依次进行Ti沉积和湿法氧化后得到具有阻挡层和种子层的硅通孔结构。本发明利用了TiO2良好的稳定性和导电性能，不易起化学变化，且与Cu结合力较强的特性。制备得到的阻挡层厚度为200nm～1000nm，氧化后所得种子层导电性能良好，具有较高的电导率，厚度均匀，台阶覆盖性好。在SEM下氧化钛表面为柱状结构，有利于Cu和种子层的结合。
但是该发明仅仅是通过对具有硅通孔的基片依次进行Ti沉积和湿法氧化以得到有阻挡层和种子层的硅通孔结构，但是在制备种子层的过程中，如果沉积的铜种子层的厚度较厚时，在通孔处容易形成孔隙；同时如果种子层过薄，通孔的侧壁种子层可能不连续，会导致该不连续的地方形成孔隙，进而影响器件性能。
发明内容
本发明根据现有技术制备铜种子层方法的不足，提供一种新型的制备铜种子层的方法，通过沉积铜种子层后再进行一除气工艺，使得通孔开口处的铜流入至通孔底部，然后在沉积一较薄的铜种子层，从而降低了填充的深宽比，进而提高填充的底部step coverage（覆盖性），减少后续铜电镀时出现孔隙的几率。
本发明采用的技术方案为；
一种制备铜种子层的方法，应用于后道铜互连工艺中，其中，包括：
提供一具有铜互连沟槽的衬底；
于所述铜互连沟槽中沉积第一铜种子层；
继续进行第二除气工艺后，于所述铜互连沟槽中沉积第二铜种子层；
填充铜籽晶层充满所述铜互连沟槽后，继续铜电镀工艺；
其中，所述第二铜种子层完全覆盖所述铜互连沟槽的底部及其侧壁。
上述制备铜种子层的方法，其中，还包括：对具有铜互连沟槽的衬底进行第一除气工艺之后，进行预处理工艺并沉积混合阻挡层覆盖所述铜互连沟槽的底部及其侧壁，然后继续所述第一铜种子层的沉积工艺。
根据权利要求2所述制备铜种子层的方法，其中，进行所述第一除气工艺时，反应温度为250℃～400℃，反应时间为10s～300s。
上述制备铜种子层的方法，其中，预处理工艺采用纯氢气或者氢氦混合气或者氩气对衬底进行预处理工艺，该预处理工艺的反应时间为10s～120s。
上述制备铜种子层的方法，其中，所述混合阻挡层为氮化钽和钽组成的混合阻挡层。
上述制备铜种子层的方法，其中，沉积混合阻挡层采用的直流能量为5000W～30000W，反应时间为5s～120s。
上述制备铜种子层的方法，其中，沉积第一铜种子层采用的直流能量为5000W～30000W。
上述制备铜种子层的方法，其中，沉积第一种子层的厚度为300A～3000A。
上述制备铜种子层的方法，其中，所述第二除气工艺时的反应时间为10s～300s。
上述制备铜种子层的方法，其中，所述第二铜种子层的厚度为50A～300A。
本发明利用现有PVD（物理气相沉积）设备，将第一次沉积的铜再进行一degas（除气）工艺，使其流入通孔底部，然后再沉积一厚度较薄的铜种子层，从而降低填充的深宽比；同时提高填充的底部step coverage（覆盖性），减少后续铜电镀时出现孔隙的几率，进而提高产品良率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为现有技术中沉积铜种子的截面图；
图2为本发明一种制备铜种子层的方法的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图2为本发明一种制备铜种子层的方法的流程图，具体包括以下步骤：
步骤S1、提供一具有铜互连沟槽的衬底，在本发明的实施例中，优选采用一硅片对其进行处理；将需要进行PVD铜扩散阻挡层和铜种子层的沉积的硅片传送进入degas（除气）腔进行第一除气工艺，并将工艺温度控制在250℃～400℃，如250℃，300℃，350℃，400℃等值，同时将反应时间控制在10s～300s，如10s，50s，100s，150s，200s，250s，300s，在此反应条件下可获得最优的工艺效果。同时在本发明的实施例中，优选采用应用材料公司的Endura I或者EnduraII的PVD机台进行处理。
步骤S2、将硅片传入preclean（预清洗）腔，并通入反应气体对硅片进行预处理工艺，优选采用纯氢气（氢原子或者氢离子）或者氢氦混合气或者氩气对硅片进行预处理，同时将反应时间控制在10s～120s，如10s，30s，50s，80s，100s，120s等值。
步骤S3、将硅片传入钽腔沉积氮化钽和钽的混合阻挡层，在本发明的实施例的该步骤中，所用直流能量为5000～30000W，如5000W，10000W，150000W，20000W，25000W，30000W，同时控制反应时间为5s～120s，如5s，20s，50s，80s，100s，120s。
步骤S4、将硅片传入铜腔沉积第一铜种子层，在本发明的实施例中，所用的直流能量为5000～30000W，如5000W，10000W，150000W，20000W，25000W，30000W，同时保证沉积第一铜种子层的厚度为300A～3000A，如300A，800A，1500A，2000A，2500A，3000A。
步骤S5、将硅片再次传入degas（除气）腔，进行第二除气工艺，并将反应时间控制为10s至300s，于硅片底部进行传导加热，同时在硅片顶部进行光照加热，使得铜种子层具有流动性并流入至通孔底部，从而减少通孔开口处的铜的堆积，进而提高了通孔底部的台阶覆盖性。
步骤S6、将硅片再次传入铜腔沉积一较薄的第二铜种子层，在本发明的实施例中，第二铜种子层的厚度为50A～300A，如50A，100A，150A，200A，300A等值，并根据工艺需求控制第二铜种子层的厚度以达到最优的技术效果。由于经过了第二除气工艺，通孔开口处的铜流入至通孔底部，需要再沉积一薄层的铜种子层以满足工艺需求，从而降低了第二次铜种子层填充的深宽比，减少了后续铜电镀时出现孔隙的几率。
步骤S7、填充铜籽晶层充满所述铜互连沟槽后，继续铜电镀工艺及后续的工艺，在此本发明不再赘述。
综上所述，在本发明采用的技术方案中，通过对第一次沉积的铜种子层进行处理，使表面的铜流入至通孔的底部，然后再沉积一较薄的铜种子层，减少了通孔开口处的铜的堆积，从而降低了第二次铜种子层填充的深宽比，减少了后续铜电镀时出现孔隙的几率，提高了器件性能。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种制备铜种子层的方法，应用于后道铜互连工艺中，其特征在于，包括：
提供一具有铜互连沟槽的衬底；
于所述铜互连沟槽中沉积第一铜种子层；
继续进行第二除气工艺后，于所述衬底底部进行传导加热，且于所述衬底顶部进行光照加热，并再沉积一薄层的铜种子层，于所述铜互连沟槽中沉积第二铜种子层；
沉积第二铜种子层后，继续铜电镀工艺；
其中，所述第二铜种子层完全覆盖所述铜互连沟槽的底部及其侧壁。
2.根据权利要求1所述制备铜种子层的方法，其特征在于，还包括：对具有铜互连沟槽的衬底进行第一除气工艺之后，进行预处理工艺并沉积混合阻挡层覆盖所述铜互连沟槽的底部及其侧壁，然后继续所述第一铜种子层的沉积工艺。
3.根据权利要求2所述制备铜种子层的方法，其特征在于，进行所述第一除气工艺时，反应温度为250℃～400℃，反应时间为10s～300s。
4.根据权利要求2所述制备铜种子层的方法，其特征在于，预处理工艺采用纯氢气或者氢氦混合气或者氩气对衬底进行预处理工艺，该预处理工艺的反应时间为10s～120s。
5.根据权利要求2所述制备铜种子层的方法，其特征在于，所述混合阻挡层为氮化钽和钽组成的混合阻挡层。
6.根据权利要求5所述制备铜种子层的方法，其特征在于，沉积混合阻挡层采用的直流能量为5000W～30000W，反应时间为5s～120s。
7.根据权利要求1所述制备铜种子层的方法，其特征在于，沉积第一铜种子层采用的直流能量为5000W～30000W。
8.根据权利要求7所述制备铜种子层的方法，其特征在于，沉积第一种子层的厚度为300A～3000A。
9.根据权利要求1所述制备铜种子层的方法，其特征在于，所述第二除气工艺时的反应时间为10s～300s。
10.根据权利要求1所述制备铜种子层的方法，其特征在于，所述第二铜种子层的厚度为50A～300A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310221366.7A CN103295958B (zh) | 2013-06-04 | 2013-06-04 | 一种制备铜种子层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310221366.7A CN103295958B (zh) | 2013-06-04 | 2013-06-04 | 一种制备铜种子层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295958A CN103295958A (zh) | 2013-09-11 |
| CN103295958B true CN103295958B (zh) | 2015-09-30 |
Family
ID=49096616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310221366.7A Active CN103295958B (zh) | 2013-06-04 | 2013-06-04 | 一种制备铜种子层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103295958B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978558A (zh) * | 2017-11-23 | 2018-05-01 | 长江存储科技有限责任公司 | 导通孔的铜填充工艺 |
| CN109037148B (zh) * | 2018-07-27 | 2021-06-15 | 武汉新芯集成电路制造有限公司 | 一种改善铜沉积富积的方法 |
| CN111863720A (zh) * | 2020-07-30 | 2020-10-30 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的形成方法 |
| CN112201617A (zh) * | 2020-09-30 | 2021-01-08 | 上海华力集成电路制造有限公司 | 电镀铜填充工艺方法 |
| CN113097129B (zh) * | 2021-03-02 | 2022-05-06 | 长江存储科技有限责任公司 | 导电结构的制作方法、导电结构及机台设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256351A1 (en) * | 2003-01-07 | 2004-12-23 | Hua Chung | Integration of ALD/CVD barriers with porous low k materials |
| CN1779915A (zh) * | 2004-11-24 | 2006-05-31 | 中芯国际集成电路制造(上海)有限公司 | 用于金属阻挡层与晶种集成的方法与系统 |
| US8017523B1 (en) * | 2008-05-16 | 2011-09-13 | Novellus Systems, Inc. | Deposition of doped copper seed layers having improved reliability |
| CN102790009A (zh) * | 2011-05-16 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法 |
-
2013
- 2013-06-04 CN CN201310221366.7A patent/CN103295958B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256351A1 (en) * | 2003-01-07 | 2004-12-23 | Hua Chung | Integration of ALD/CVD barriers with porous low k materials |
| CN1779915A (zh) * | 2004-11-24 | 2006-05-31 | 中芯国际集成电路制造(上海)有限公司 | 用于金属阻挡层与晶种集成的方法与系统 |
| US8017523B1 (en) * | 2008-05-16 | 2011-09-13 | Novellus Systems, Inc. | Deposition of doped copper seed layers having improved reliability |
| CN102790009A (zh) * | 2011-05-16 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103295958A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295958B (zh) | 一种制备铜种子层的方法 | |
| TWI619171B (zh) | 障壁層 | |
| US8754507B2 (en) | Forming through-silicon-vias for multi-wafer integrated circuits | |
| JP2007067107A (ja) | 半導体装置の製造方法 | |
| TW201041118A (en) | Semiconductor device | |
| US10290576B2 (en) | Stress reduction apparatus with an inverted cup-shaped layer | |
| TW200743177A (en) | Improved barrier layer for semiconductor interconnect structure | |
| US20140370703A1 (en) | TSV Front-top Interconnection Process | |
| JP5481989B2 (ja) | 半導体装置の製造方法 | |
| CN107858728B (zh) | Tsv电镀方法 | |
| Park et al. | Plasma-enhanced atomic layer deposition (PEALD) of cobalt thin films for copper direct electroplating | |
| WO2011149965A3 (en) | Copper filling of through silicon vias | |
| CN102832167B (zh) | 金属硬掩膜层制备方法以及半导体制造方法 | |
| CN103871963A (zh) | 一种低介电常数薄膜的成膜方法 | |
| KR102042861B1 (ko) | 무전해 구리 퇴적 | |
| US7737037B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013545302A5 (zh) | ||
| TW202332789A (zh) | 電鍍方法及積體電路裝置結構 | |
| CN103646914B (zh) | 一种低介电常数薄膜的紫外线处理方法 | |
| CN104835777B (zh) | 一种半导体器件及其制作方法 | |
| CN102945825A (zh) | 一种带金属帽盖的铜互连结构及其制造方法 | |
| US20090181544A1 (en) | Method for preventing backside defects in dielectric layers formed on semiconductor substrates | |
| US9218986B2 (en) | Hard mask edge cover scheme | |
| KR100744424B1 (ko) | 반도체소자의 제조방법 | |
| CN102263031A (zh) | 沟槽型vmos晶体管制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |