CN103295905B - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN103295905B CN103295905B CN201210224490.4A CN201210224490A CN103295905B CN 103295905 B CN103295905 B CN 103295905B CN 201210224490 A CN201210224490 A CN 201210224490A CN 103295905 B CN103295905 B CN 103295905B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- semiconductor devices
- polysilicon
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种半导体器件及其形成方法。所述半导体器件的形成方法包括:提供基板,所述基板表面形成有介质层;在所述介质层内形成凹槽;在所述介质层表面形成多晶硅层,所述多晶硅层完全填充所述凹槽,并完全覆盖所述介质层;对所述多晶硅层进行刻蚀,形成多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部。利用本发明所提供的半导体器件形成方法,可以在对形成多晶硅图形后的基板进行清洗时,避免由于清洗液对所述介质层的刻蚀速率大于清洗液对所述多晶硅图形的刻蚀速率,而导致所述介质层内发生钻刻的现象,进而使得后续形成的覆盖层的膜质比较均匀,提高所述半导体器件的良率和可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体器件及其形成方法。
背景技术
在高阶显示技术的应用方面,多晶硅薄膜晶体管变得越来越重要,尤其是在高解析度的液晶显示器以及主动式有机发光二级管显示器中,多晶硅薄膜晶体管已经变得不可或缺。而目前关于多晶硅薄膜的制备,最适合的方式为先采用等离子辅助化学气相沉积非晶硅薄膜,然后再利用高功率的准分子激光系统对所沉积的非晶硅薄膜进行晶化处理。其中,所述准分子激光晶化技术可以在纳秒级的时间内对非晶硅薄膜进行加热,并使非晶硅瞬间冷却成多晶硅。由于所述准分子晶化技术不会造成薄膜下面的玻璃基板的温度上升,从而不用担心玻璃基板会受热变形的问题,因此,该低温多晶硅技术相较于传统的高温炉晶化技术,更有利于液晶面板的大量生产。其中,所述传统的高温炉晶化技术的晶化温度在1400°左右。
然而,现有技术中利用所述多晶硅技术制成的多晶硅薄膜晶体管的良率和可靠性都较低。
发明内容
本发明解决的问题是,现有技术中利用所述多晶硅技术制成的多晶硅薄膜晶体管的良率和可靠性都较低。
为解决上述问题,本发明提供了:
一种半导体器件的形成方法,包括:提供基板,所述基板表面形成有介质层;在所述介质层内形成凹槽;在所述介质层表面形成多晶硅层,所述多晶硅层完全填充所述凹槽,并完全覆盖所述介质层;对所述多晶硅层进行刻蚀,形成多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部。
优选的,所述多晶硅图形裸露在所述介质层外部的部分在垂直于所述介质层方向上的投影完全落入所述凹槽内。
优选的,所述多晶硅图形裸露在所述介质层外部部分的厚度范围为40nm-60nm。
优选的,所述多晶硅图形裸露在所述介质层外部部分的厚度为50nm。
优选的,所述凹槽的深度大于0nm且小于100nm。
优选的,在所述介质层内形成凹槽的具体工艺为:在所述介质层表面形成图案化的阻挡层;以所述图案化的阻挡层为掩膜,对所述介质层进行刻蚀,在所述介质层内形成凹槽。
优选的,所述多晶硅层形成的步骤包括:在所述介质层表面形成非晶硅层,所述非晶硅层完全填充所述凹槽,并完全覆盖所述介质层;对所述非晶硅层进行准分子激光晶化,形成多晶硅层。
优选的,对所述非晶硅层进行准分子激光晶化,形成多晶硅层的具体步骤为:根据所述非晶硅层的厚度调整激光的焦点、使其落入所述非晶硅层内,同时调整激光扫描的速度以及光束的宽度,对所述非晶硅层进行准分子激光退火,再结晶,形成多晶硅层。
优选的,所述介质层为绝热介质层。
优选的,所述绝热介质层为二氧化硅层,其厚度范围为140nm-160nm。
优选的,还包括:利用清洗液对具有所述多晶硅图形的基板进行清洗,并在所述多晶硅图形和介质层表面形成覆盖层。
优选的,所述清洗液为臭氧水和氢氟酸溶液。
优选的,所述覆盖层为二氧化硅层,其厚度范围为80nm-100nm。
优选的,所述基板与所述介质层之间还形成有介质阻挡层。
优选的,所述介质阻挡层为氮化硅层,其厚度范围为40nm-60nm。
优选的,所述半导体器件为多晶硅薄膜晶体管,所述多晶硅图形包括多晶硅薄膜晶体管的有源层。
一种半导体器件,包括:基板;位于所述基板表面的介质层,所述介质层内具有凹槽;位于所述介质层表面的多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部。
优选的,所述多晶硅图形裸露在所述介质层外部的部分在垂直于所述介质层方向上的投影完全落入所述凹槽内。
优选的,所述多晶硅图形裸露在所述介质层外部部分的厚度为40nm-60nm。
优选的,所述多晶硅图形裸露在所述介质层外部部分的厚度为50nm。
优选的,所述凹槽的深度大于0nm且小于100nm。
优选的,所述介质层为绝热介质层。
优选的,所述绝热介质层为二氧化硅层,其厚度范围为140nm-160nm。
优选的,所述基板与所述介质层之间还形成有介质阻挡层。
优选的,所述介质阻挡层为氮化硅层,其厚度范围为40nm-60nm。
优选的,所述多晶硅图形表面还形成有覆盖层,所述覆盖层完全覆盖所述多晶硅图形和所述介质层。
优选的,所述覆盖层为二氧化硅层,其厚度范围为80nm-100nm。
与现有技术相比,本发明具有以下优点:
现有技术中的半导体器件形成方法中,在对形成多晶硅图形的基板进行清洗时,由于所述清洗液对所述介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,而且所述清洗液具有各项刻蚀同性,从而导致所述清洗液对所述多晶硅图形下方的介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,进而导致所述半导体器件清洗完后会发生钻刻现象,最终降低形成的半导体器件的多晶薄膜晶体管的良率和可靠性。
而本发明所提供的半导体器件形成方法中,所述介质层内具有凹槽,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部,在对具有所述多晶硅图形的基板进行清洗时,由于所述多晶硅图形部分嵌入到所述介质层中,而所述清洗液对所述多晶硅图形的刻蚀速率较慢,从而避免了由于所述清洗液对所述介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,而导致所述介质层内发生钻刻的现象,进而使得后续形成的覆盖层的膜质比较均匀,提高了所述半导体器件的良率和可靠性。
附图说明
图1为现有技术中半导体器件发生钻刻现象时的剖面结构示意图;
图2是本发明实施例所提供的半导体器件形成方法流程示意图;
图3-图7是本发明实施例所提供的半导体器件形成方法的剖面结构示意图;
图8是本发明实施例所提供的多晶硅液晶显示装置的结构示意图。
具体实施方式
正如背景技术部分所述,现有技术中利用所述多晶硅技术制成的多晶硅薄膜晶体管的良率和可靠性都较低。
发明人研究发现,这是由于现有技术中多晶硅薄膜的制作流程为:
1)在白玻璃基板上依次进行等离子增强化学气相沉积氮化硅薄膜、二氧化硅薄膜和非晶硅薄膜,并利用高温将非晶硅薄膜中的氢元素烘烤出来;
2)对非晶硅薄膜进行准分子激光晶化,形成多晶硅薄膜;
3)在多晶硅薄膜表面定义晶体管沟道图形,然后利用等离子刻蚀的方法对所述多晶硅薄膜进行刻蚀,在所述多晶硅薄膜内形成晶体管沟道图形,并利用离子注入的方式调节阈值;
4)对刻蚀完的多晶硅薄膜进行清洗,并再次使用等离子体化学气相沉积的方法在所述多晶硅薄膜和二氧化硅薄膜表面沉积二氧化硅薄膜。
如图1所示,在对形成多晶硅沟道图形04的基板01进行清洗时,由于所述清洗液对所述介质层03(即二氧化硅层)的刻蚀速率远大于所述清洗液对所述多晶硅沟道图形04的刻蚀速率,而且所述清洗液具有各项刻蚀同性,从而导致在利用所述清洗液对所述具有多晶硅图形04的基板01进行清洗时,所述清洗液对所述多晶硅沟道图形04下方的介质层03(即二氧化硅层)的刻蚀速率远大于所述清洗液对所述多晶硅图形04的刻蚀速率,进而导致所述半导体器件清洗完后,所述多晶硅图形04下方的介质层02会发生钻刻现象,最终影响后续形成的覆盖层的膜质,降低形成的半导体器件的多晶薄膜晶体管的良率和可靠性。
有鉴于此,本发明提供了一种半导体器件及其形成方法,利用本发明所提供的半导体器件形成方法制作的半导体器件,具有较高的良率和可靠性。下面结合具体实施例对本发明所提供的半导体器件及其形成方法进行详细的描述。
实施例一:
本发明实施例提供了一种半导体器件的形成方法,如图2所示,该方法包括:
步骤101:如图3所示,提供基板100,所述基板100表面形成有介质层120。
需要说明的是,本发明实施例中所述基板100优选为白玻璃基板,而所述基板100与所述介质层120之间还形成有介质阻挡层110,所述介质阻挡层110的形成是为了避免后续半导体器件的制作过程中,白玻璃基板中的不纯离子析出,从而对最终形成的半导体器件造成污染。
首先,提供一块白玻璃基板,然后在所述白玻璃基板表面沉积一层介质阻挡层110,最后再在所述介质阻挡层110表面沉积一层介质层120。其中,所述介质阻挡层110优选为氮化硅层,其厚度范围为40nm-60nm;所述介质层120的厚度范围优选为140nm-160nm。
步骤102:如图4所示,在所述介质层120内形成凹槽130。
本发明实施例中所述凹槽130的具体形成工艺为:首先,在所述介质层120表面形成光胶层,然后对所述光胶层进行曝光、显影,在所述介质层120表面形成图案化的阻挡层,其中,所述阻挡层的图案与后续形成的多晶硅图形相对应。再以所述图案化的阻挡层为掩膜,对所述介质层120进行刻蚀,从而在所述介质层120内形成凹槽130。
在本发明的一个实施例中,对所述介质层120进行刻蚀,形成所述凹槽130所采用的工艺优选为等离子体刻蚀工艺,且所述凹槽130的深度大于0nm且小于100nm。
步骤103:如图5所示,在所述介质层120表面形成多晶硅层140,所述多晶硅层140完全填充所述凹槽130,并完全覆盖所述介质层120。
本发明的一个实施例中,在所述介质层120表面形成多晶硅层140的实现方式为:在所述介质层120表面直接淀积多晶硅层140,且所形成的多晶硅层140完全填充所述凹槽130,并完全覆盖所述介质层120。需要说明的是,位于所述凹槽130处的多晶硅层140与位于所述介质层120表面的多晶硅层140的上表面在水平方向上基本平齐。
在本发明的另一个实施例中,在所述介质层120表面形成多晶硅层140的实现步骤包括:在所述介质层120表面形成非晶硅层,所述非晶硅层完全填充所述凹槽130,并完全覆盖所述介质层120;对所述非晶硅层进行准分子激光晶化,形成多晶硅层140。
具体为:在所述介质层120表面形成非晶硅层,所述介质层120内具有凹槽130,而所述介质层120表面形成的非晶硅层不仅完全填充所述凹槽130,且完全覆盖所述介质层120,使得整个介质层120表面完全覆盖有所述非晶硅层,且所述凹槽130处的非晶硅层与位于所述介质层120表面的非晶硅层的上表面在水平方向上基本平齐。然后将形成非晶硅层的基板100放入高温去氢炉内进行去氢处理,以防止后续准分子激光晶化过程中发生氢爆。去氢处理完成后,再将所述基板100投入准分子激光晶化制程,对所述非晶硅层进行准分子激光晶化,使覆盖在所述介质层120表面的非晶硅层全部转化成多晶硅层140。
其中,所述非晶硅层的形成工艺可以为化学气相沉积、等离子增强化学气相沉积或等离子辅助化学气相沉积等多种沉积方法。
但是,由于位于所述凹槽130处的非晶硅层与位于所述介质层120表面的非晶硅层厚度不一致,因此,若想要覆盖在所述介质层120表面的非晶硅层全部转化成多晶硅层140,即位于所述凹槽130处的非晶硅层与位于非凹槽130处所述介质层120表面的非晶硅层全部转化成多晶硅层140,需要对所述准分子激光晶化过程进行调整,以求达到最优的晶化效果。其具体调节工艺为:在对所述非晶硅层进行准分子激光晶化的过程中,时刻根据所述非晶硅层的厚度调整激光的焦点、使其落入所述非晶硅层内,同时调整激光扫描的速度以及光束的宽度,对所述非晶硅层进行准分子激光退火,再结晶,从而使所述非晶硅层全部转化成多晶硅层140。在本发明实施例中,所述介质层120优选为绝热介质层,更优选为二氧化硅层,因为二氧化硅层具有较好的绝热作用,从而可以在准分子激光晶化过程中,降低晶化过程中的热量损失,使得所述非晶硅层更好的转化成均匀的多晶硅层140。
步骤104:如图6所示,对所述多晶硅层140进行刻蚀,形成多个多晶硅图形150,所述多晶硅图形150部分完全填充所述介质层120内的凹槽130,部分裸露在所述介质层120的外部。
再次利用光刻的工艺,在所述多晶硅层140表面形成图案化的阻挡层,然后以所述图案化的阻挡层为掩膜,对所述多晶硅层140进行刻蚀,从而在所述介质层120表面形成多个多晶硅图形150。其中,该步骤中的刻蚀工艺仍优选为等离子刻蚀工艺。
需要说明的是,本发明实施例中所形成的多晶硅图形150部分完全填充所述介质层120内的凹槽130,部分裸露在所述介质层120的外部,且所述多晶硅图形150裸露在所述介质层120外部的部分在垂直于所述介质层120方向上的投影完全落入所述凹槽130内,即所述多晶硅图形150露在所述介质层120外部部分的宽度a,不大于所述凹槽130的宽度b。优选的,所述多晶硅图形150露在所述介质层120外部部分的宽度a,等于所述凹槽130的宽度b,但是,这需要较好光刻和干刻工艺能力,因此,本发明对此并不作限定,只需要所述多晶硅图形150露在所述介质层120外部部分的宽度a,不大于所述凹槽130的宽度b,且所述多晶硅图形150完全填充所述凹槽130,使得所述凹槽130内不存在空洞即可。
在本发明实施例中,所述多晶硅图形150裸露在所述介质层120外部部分的厚度范围为40nm-60nm。优选的,所述多晶硅图形150裸露在所述介质层120外部部分的厚度为50nm。
本发明实施例中所提供的半导体器件形成方法,还包括:
步骤105:如图7所示,利用清洗液对具有所述多晶硅图形150的基板100进行清洗,并在所述多晶硅图形150和介质层120表面形成覆盖层160。
将具有多晶硅图形150的基板100放入旋转清洗机内进行清洗,所使用的清洗液为臭氧水和氢氟酸溶液。其中,臭氧水的清洗主要是为去除掉所述半导体器件表面的微尘颗粒以及光刻制程中形成的光刻胶等有机成份的残留,而氢氟酸溶液的目的主要是去除掉所述多晶硅图形150表面自然形成的本征二氧化硅薄膜。
由于氢氟酸对于二氧化硅具有强烈的反应刻蚀性能,因此,在利用氢氟酸溶液对所述多晶硅层140表面的本征二氧化硅进行刻蚀的同时,也将会对所述多晶硅层140周边的介质层120进行刻蚀,使得所述介质层120的厚度变薄。但是,由于本发明实施例中所提供的半导体器件形成方法中,所形成的多晶硅图形150部分嵌入所述介质层120内部,部分裸露在所述介质层120外部,从而使得在利用氢氟酸溶液在对所述多晶硅图形150进行清洗时,不会对位于所述多晶硅图形150正下方的介质层120进行刻蚀,从而避免了现有技术中在所述介质层120内发生的钻刻现象。
清洗处理完成后,再次利用等离子增强化学气相沉积工艺,在所述多晶硅图形150与所述介质层120表面形成覆盖层160,作为所述多晶硅图形150的保护层,并阻挡所述多晶硅图形150与后续形成的半导体器件中的金属层接触导通。所述覆盖层160优选为二氧化硅层,其厚度范围为80nm-100nm。由于本发明实施例所提供的半导体器件形成方法中,避免了所述半导体器件的介质层120内发生钻刻现象,进而使得所述多晶硅图形150与所述介质层120表面形成的覆盖层160的膜质比较均匀,最终提高了所述半导体器件的良率和可靠性。
本发明实施例所提供的半导体器件形成方法中,所述半导体器件为多晶硅薄膜晶体管,其结构示意图如图8所示,图中示出了:基板100、介质阻挡层110、介质层120、覆盖层160,栅极层180,其中多晶硅图形包括有源区250、源极190和漏极170,所述源极190和漏极170是通过对所述多晶硅图形进行掺杂形成。
综上所述,本发明所提供的半导体器件形成方法中,所述介质层内具有凹槽,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部,在对具有所述多晶硅图形的基板进行清洗时,由于所述多晶硅图形部分嵌入到所述介质层中,而所述清洗液对所述多晶硅图形的刻蚀速率较小,从而避免了由于所述清洗液对所述介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,而导致所述介质层内发生钻刻的现象,进而使得所述覆盖层的膜质比较均匀,提高了所述半导体器件的良率和可靠性。
实施例二:
本发明实施例还提供了一种利用上述半导体器件形成方法制作的半导体器件,如图6所示,包括:基板100;位于所述基板100表面的介质层120,所述介质层120内具有凹槽130;位于所述介质层120表面的多个多晶硅图形150,所述多晶硅图形150部分完全填充所述介质层120内的凹槽130,部分裸露在所述介质层120的外部。
本发明实施例中所述基板100优选为白玻璃基板,而所述基板100与所述介质层120之间还形成有介质阻挡层110,所述介质阻挡层110的形成是为了避免后续半导体器件的制作过程中,白玻璃基板中的不纯离子析出,从而对最终形成的半导体器件造成污染。其中,所述介质层120优选为绝热介质层,更优选为二氧化硅层,其厚度范围优选为140nm-160nm;所述介质阻挡层110优选为氮化硅层,其厚度范围为40nm-60nm。所述凹槽130的深度大于0nm且小于100nm。
本发明实施例中所述多晶硅图形150部分完全填充所述介质层120内的凹槽130,部分裸露在所述介质层120的外部,且所述多晶硅图形150裸露在所述介质层120外部的部分在垂直于所述介质层120方向上的投影完全落入所述凹槽130内,即所述多晶硅图形150露在所述介质层120外部部分的宽度a,不大于所述凹槽130的宽度b。优选的,所述多晶硅图形150露在所述介质层120外部部分的宽度a,等于所述凹槽130的宽度b,但是,这需要较好光刻和干刻工艺能力,因此,本发明对此并不作限定,只需要所述多晶硅图形150露在所述介质层120外部部分的宽度a,不大于所述凹槽130的宽度b,且所述多晶硅图形150完全填充所述凹槽130,使得所述凹槽130内不存在空洞即可。
在本发明实施例中,所述多晶硅图形150裸露在所述介质层120外部部分的厚度范围为40nm-60nm。优选的,所述多晶硅图形150裸露在所述介质层120外部部分的厚度为50nm。
如图7所示,本发明实施例所提供的半导体器件中,所述多晶硅图形150表面还形成有覆盖层160,所述覆盖层160完全覆盖所述多晶硅图形150和所述介质层120。所述覆盖层160为二氧化硅层,其厚度范围为80nm-100nm。
需要说明的是,在所述多晶硅图形150形成后,所述覆盖层160形成之前,需要对形成多晶硅图形150的基板100进行清洗,所使用的清洗液为臭氧水和氢氟酸溶液。其中,臭氧水的清洗主要是为去除掉所述半导体器件表面的微尘颗粒以及光刻制程中形成的光刻胶等有机成份的残留,而氢氟酸溶液的目的主要是去除掉所述多晶硅图形150表面自然形成的本征二氧化硅薄膜。
但是,由于所述氢氟酸对所述介质层120的刻蚀速率远大于所述氢氟酸对所述多晶硅图形150的刻蚀速率,因此,现有技术中在对所述基板100进行清洗时,易在所述介质层120内发生钻刻现象。而于本发明所提供的半导体器件中,所述多晶硅图形150部分完全填充所述介质层120内的凹槽130,部分裸露在所述介质层120的外部,在对具有所述多晶硅图形150的基板100进行清洗时,由于所述多晶硅图形150部分嵌入到所述介质层120中,而所述清洗液对所述多晶硅图形150的刻蚀速率较小,从而避免了由于所述清洗液对所述介质层120的刻蚀速率远大于所述清洗液对所述多晶硅图形150的刻蚀速率,而导致所述介质层120内发生钻刻的现象,进而使得所述覆盖层160的膜质比较均匀,提高了所述半导体器件的良率和可靠性。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (27)
1.一种半导体器件的形成方法,其特征在于,包括:
提供基板,所述基板表面形成有介质层;
在所述介质层内形成凹槽,所述凹槽的深度处处相同;
在所述介质层表面形成多晶硅层,所述多晶硅层完全填充所述凹槽,并完全覆盖所述介质层;
对所述多晶硅层进行刻蚀,形成多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部;
利用清洗液对具有所述多晶硅图形的基板进行清洗,所述清洗液对所述介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,且所述清洗液具有各向刻蚀同性;
其中,所述多晶硅图形包括:有源区、源极和漏极,且所述有源区、所述源极和所述漏极均部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,所述多晶硅图形裸露在所述介质层外部的部分在垂直于所述介质层方向上的投影完全落入所述凹槽内。
3.如权利要求2所述的半导体器件的形成方法,其特征在于,所述多晶硅图形裸露在所述介质层外部部分的厚度范围为40nm-60nm。
4.如权利要求3所述的半导体器件的形成方法,其特征在于,所述多晶硅图形裸露在所述介质层外部部分的厚度为50nm。
5.如权利要求1所述的半导体器件的形成方法,其特征在于,所述凹槽的深度大于0nm且小于100nm。
6.如权利要求1所述的半导体器件的形成方法,其特征在于,在所述介质层内形成凹槽的具体工艺为:
在所述介质层表面形成图案化的阻挡层;以所述图案化的阻挡层为掩膜, 对所述介质层进行刻蚀,在所述介质层内形成凹槽。
7.如权利要求1所述的半导体器件的形成方法,其特征在于,所述多晶硅层形成的步骤包括:
在所述介质层表面形成非晶硅层,所述非晶硅层完全填充所述凹槽,并完全覆盖所述介质层;
对所述非晶硅层进行准分子激光晶化,形成多晶硅层。
8.如权利要求7所述的半导体器件的形成方法,其特征在于,对所述非晶硅层进行准分子激光晶化,形成多晶硅层的具体步骤为:
根据所述非晶硅层的厚度调整激光的焦点、使其落入所述非晶硅层内,同时调整激光扫描的速度以及光束的宽度,对所述非晶硅层进行准分子激光退火,再结晶,形成多晶硅层。
9.如权利要求7所述的半导体器件的形成方法,其特征在于,所述介质层为绝热介质层。
10.如权利要求9所述的半导体器件的形成方法,其特征在于,所述绝热介质层为二氧化硅层,其厚度范围为140nm-160nm。
11.如权利要求1所述的半导体器件的形成方法,其特征在于,还包括:
在所述多晶硅图形和介质层表面形成覆盖层。
12.如权利要求11所述的半导体器件的形成方法,其特征在于,所述清洗液为臭氧水和氢氟酸溶液。
13.如权利要求11所述的半导体器件的形成方法,其特征在于,所述覆盖层为二氧化硅层,其厚度范围为80nm-100nm。
14.如权利要求1所述的半导体器件的形成方法,其特征在于,所述基板与所述介质层之间还形成有介质阻挡层。
15.如权利要求14所述的半导体器件的形成方法,其特征在于,所述介质阻挡层为氮化硅层,其厚度范围为40nm-60nm。
16.如权利要求1所述的半导体器件的形成方法,其特征在于,
所述半导体器件为多晶硅薄膜晶体管;
所述多晶硅图形包括多晶硅薄膜晶体管的有源层。
17.一种半导体器件,其特征在于,包括:
基板;
位于所述基板表面的介质层,所述介质层内具有凹槽,所述凹槽的深度处处相同;
位于所述介质层表面的多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部;
其中,所述多晶硅图形包括:有源区、源极和漏极,且所述有源区、所述源极和所述漏极均部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部;
所述半导体器件的制作方法包括:
提供基板,所述基板表面形成有介质层;
在所述介质层内形成凹槽;
在所述介质层表面形成多晶硅层,所述多晶硅层完全填充所述凹槽,并完全覆盖所述介质层;
对所述多晶硅层进行刻蚀,形成多个多晶硅图形,所述多晶硅图形部分完全填充所述介质层内的凹槽,部分裸露在所述介质层的外部;
利用清洗液对具有所述多晶硅图形的基板进行清洗,所述清洗液对所述介质层的刻蚀速率大于所述清洗液对所述多晶硅图形的刻蚀速率,且所述清洗液具有各向刻蚀同性。
18.如权利要求17所述的半导体器件,其特征在于,所述多晶硅图形裸露在所述介质层外部的部分在垂直于所述介质层方向上的投影完全落入所述凹槽内。
19.如权利要求17所述的半导体器件,其特征在于,所述多晶硅图形裸露在所述介质层外部部分的厚度为40nm-60nm。
20.如权利要求19所述的半导体器件,其特征在于,所述多晶硅图形裸露在所述介质层外部部分的厚度为50nm。
21.如权利要求17所述的半导体器件,其特征在于,所述凹槽的深度大于0nm且小于100nm。
22.如权利要求17所述的半导体器件,其特征在于,所述介质层为绝热介质层。
23.如权利要求22所述的半导体器件的形成方法,其特征在于,所述绝热介质层为二氧化硅层,其厚度范围为140nm-160nm。
24.如权利要求17所述的半导体器件,其特征在于,所述基板与所述介质层之间还形成有介质阻挡层。
25.如权利要求24所述的半导体器件,其特征在于,所述介质阻挡层为氮化硅层,其厚度范围为40nm-60nm。
26.如权利要求17所述的半导体器件,其特征在于,所述多晶硅图形表面还形成有覆盖层,所述覆盖层完全覆盖所述多晶硅图形和所述介质层。
27.如权利要求26所述的半导体器件,其特征在于,所述覆盖层为二氧化硅层,其厚度范围为80nm-100nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210224490.4A CN103295905B (zh) | 2012-06-29 | 2012-06-29 | 一种半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210224490.4A CN103295905B (zh) | 2012-06-29 | 2012-06-29 | 一种半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103295905A CN103295905A (zh) | 2013-09-11 |
CN103295905B true CN103295905B (zh) | 2017-07-28 |
Family
ID=49096580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210224490.4A Active CN103295905B (zh) | 2012-06-29 | 2012-06-29 | 一种半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103295905B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5982714A (ja) * | 1982-11-02 | 1984-05-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JPH1197696A (ja) * | 1997-09-22 | 1999-04-09 | Toshiba Corp | 薄膜半導体装置 |
JP2004241397A (ja) * | 2003-01-23 | 2004-08-26 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP5103758B2 (ja) * | 2006-03-16 | 2012-12-19 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法 |
JP5477547B2 (ja) * | 2009-06-22 | 2014-04-23 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
-
2012
- 2012-06-29 CN CN201210224490.4A patent/CN103295905B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103295905A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI224868B (en) | Method of forming poly-silicon thin film transistor | |
CN103390592B (zh) | 阵列基板制备方法、阵列基板以及显示装置 | |
WO2015172543A1 (zh) | 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法 | |
CN103268855B (zh) | 多晶硅形成方法、tft阵列基板制造方法及显示装置 | |
WO2013071811A1 (zh) | 低温多晶硅薄膜的形成方法 | |
CN105957805B (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 | |
TW201445640A (zh) | 低溫多晶矽薄膜的製備方法 | |
CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
WO2017028499A1 (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
CN103730336B (zh) | 定义多晶硅生长方向的方法 | |
WO2015192558A1 (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
CN105514123B (zh) | Ltps阵列基板的制作方法 | |
US20150249006A1 (en) | Method of defining poly-silicon growth direction | |
CN104900491A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
CN103295905B (zh) | 一种半导体器件及其形成方法 | |
JP2007067399A (ja) | 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法 | |
JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
CN106024707B (zh) | 阵列基板及其制备方法 | |
CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
TWI305055B (en) | Semiconductor device and method of manufacturing the same | |
WO2019085011A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
WO2019085009A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
CN106373922B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |