CN103259531A

CN103259531A - 一种反相器消除的方法

Info

Publication number: CN103259531A
Application number: CN2012100373652A
Authority: CN
Inventors: 樊平; 耿嘉
Original assignee: Capital Microelectronics Beijing Technology Co Ltd
Current assignee: Capital Microelectronics Beijing Technology Co Ltd
Priority date: 2012-02-17
Filing date: 2012-02-17
Publication date: 2013-08-21

Abstract

本发明实施例提供一种FPGA的优化方法。该方法包括：在映射后网表中查找反相器以及与之相邻的逻辑电路；将反相器吸收到该逻辑电路中。本发明实施例能够有效提高FPGA的面积利用率。

Description

一种反相器消除的方法

技术领域

本发明涉及FPGA领域，尤其涉及一种优化FPGA的方法。

背景技术

FPGA(Field Programmable Gates Array，现场可编程门阵列)是一种可编程逻辑器件，在内部具有门阵列构成的查找表，通过该查找表可实现逻辑函数功能。FPGA具有可编程和快速成品的特性。FPGA不仅适用于电信市场等对速度、性能要求很高的传统领域，也应用到包括高端消费类电子、HDTV、PDA、医疗的更广泛的领域中。

在FPGA的设计过程中需要进行综合、布局、布线。综合是完成从RTL代码到门级电路的转换。门级电路最终由查找表来实现。往往，在综合实现时反相器的出现频度和数量均很高。如果反相器不能被吸收到其它门级电路的查找表中，则必须单独实现为一个查找表。由此消耗了过多的资源，影响电路性能。

发明内容

本发明提供能够解决上述问题的方案。

本发明实施例提供一种可编程器件的优化方法。该方法包括：在映射后网表中查找反相器以及与之相邻的逻辑电路；将反相器吸收到该逻辑电路中。

本发明实施例能够有效提高FPGA的面积利用率。

附图说明

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附图中，

图1示意了本发明第一实施例的优化方法；

图2是根据本发明第二实施例的加法链的示意图；

图3是根据本发明第三实施例的示意图；

图4是根据本发明第四实施例的示意图；

图5是根据本发明第五实施例的示意图；

图6是根据本发明第六实施例的示意图。

具体实施方式

根据本发明实施例，可以在映射后的网表中查找反相器以及与之相邻的的逻辑电路，并且将反相器吸收到所述逻辑电路中。由此，提高了面积利用率。

图1示意了本发明第一实施例的优化方法。如图1的左半部所示，一个信号A输入两个相继的反相器102和104，然后分为两个输出信号B和C。根据本发明的实施例，可以将该电路结构优化为如右半部分所示的电路结构：输入信号A分为两个输出信号B和C。

图2是根据本发明第二实施例的加法链的示意图。图2的左半部示意了一个电路结构，其输入信号为A，分别输入到两个并行的反相器202和204的输入端，反相器202的输出分为两个信号B和C。反相器204的输出分为两个信号D和E。

根据本发明实施例，可以将上述电路结构优化为如右半部所示的电路结构：信号A输入到反相器212，然后该反相器输出同样的信号B、C、D、E。

图3是根据本发明第三实施例的示意图。如图3的左半部所示，电路结构包括一个LUT314，该LUT314的输出端和反相器312的输入端相连。该反相器312的输出端同时提供信号B和C。

根据本发明实施例，可以将LUT314改造，将反相器312吸收到LUT314中，由此形成一个全新的LUT324，该LUT324的掩模和LUT314相比有所改变。该LUT324直接提供输出信号B和C。如图的右半部所示。

图4是根据本发明第四实施例的示意图。如图4的左半部所示，电路结构包括一个LUT414，该LUT414之前连接有一个反相器412。反相器412的输入信号为A，经反相器412反相后输入LUT414的F0输入端。LUT414的输出端DX同时提供信号B和C。

根据本实施例，将LUT414改造，将反相器412吸收到LUT414中，由此形成一个全新的LUT424。该LUT424的掩模和LUT414相比有所改变。输入信号直接经输入端F0输入该LUT，并且该LUT经DX输出端直接提供输出信号B和C。如图的右半部所示。

图5是根据本发明第五实施例的示意图。如图5的左上部所示，电路结构包括两个LUT，LUT514和LUT516。LUT514和516之前连接有同一个反相器512。反相器512的输入信号为A，经反相器512反相后分别输入LUT514的F0输入端和LUT516的F1输出端。LUT514经其输出端DX同时提供信号B和C。LUT516经其输出端DX提供信号D。

根据本实施例，将LUT514和516改造，将反相器512吸收到其中。改造分两步完成。

第一步，将反相器512分为两个相同的反相器512’和512”。如图的右上部所示，信号A同时输入反相器512’和反相器512”的输入端。反相器512’的输出端和LUT514的输入端F0相连。反相器512”的输出端和LUT516的输入端F1相连。其余电路结构不变。

第二步，将分拆后的反相器吸收到相应的LUT中。如图的下部所示，信号A经F0输入端输入到LUT524中，经F1输入端输入到LUT526中。LUT524的掩模和LUT514相比有所改变。该LUT526的掩模和LUT516相比有所改变。

图6是根据本发明第六实施例的示意图。如图6的左上部所示，电路结构包括三个LUT，LUT614、616和LUT618。LUT616和618与反相器612并列，并且来自LUT614的DX输出端的信号分别输入反相器612，LUT616的输入端F0，以及LUT618的输入端F1。反相器612具有两个输出信号B和C。LUT616和LUT618分别经其各自的输出端DX输出信号。

根据本实施例，将LUT614、616和618改造，将反相器吸收到其中。改造分两步完成。

第一步，将反相器612分为三个相同的反相器612-1，612-2和612-3。如图的右上部所示，在LUT614之后跟随有反相器612-1，在LUT616之前有反相器612-2，在LUT618之前有反相器612-3。其余电路结构不变。

第二步，将分拆后的反相器吸收到LUT中。如图的下部所示，反相器612-1吸收到LUT614中之后形成LUT624，LUT624的掩模和LUT614相比有所改变。同理，反相器612-2吸收到LUT616中之后形成LUT626，LUT626的掩模和LUT616相比有所改变；反相器612-3吸收到LUT618中之后形成LUT628，LUT628的掩模和LUT618相比有所改变。

本发明同样适用于FPGA以外的其它可编程器件。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明。所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种可编程器件的优化方法，包括：

在映射后网表中查找反相器以及与之相邻的逻辑电路；

将反相器吸收到该逻辑电路中。

2.如权利要求1所述的方法，其中所述逻辑电路是第二反相器，所述将反相器吸收到该逻辑电路中的步骤包括消除反相器和该第二反相器。

3.如权利要求1所述的方法，其中所述逻辑电路是和反相器共享同一个输入信号的第二反相器，所述将反相器吸收到该逻辑电路中的步骤包括将反相器和所述第二反相器合并为第三反相器。

4.如权利要求1所述的方法，其中所述逻辑电路是在反相器之前或之后的查找表，所述将反相器吸收到该逻辑电路中的步骤包括将反相器吸收到查找表中，同时改变查找表的掩模值。

5.如权利要求1所述的方法，其中所述逻辑电路包括在反相器之后的并列的第一和第二查找表，反相器的输出信号是第一和第二查找表的输入信号，所述将反相器吸收到该逻辑电路中的步骤包括将反相器吸收到第一和第二查找表中，并且改变第一和第二查找表的掩模值。

6.如权利要求1所述的方法，其中所述逻辑电路包括在反相器之前的第三查找表、和与反相器并列的第三和第四查找表，第三查找表的输出信号是反相器的输入信号，也是第四查找表和第五查找表的输入信号；所述将反相器吸收到该逻辑电路中的步骤包括将反相器吸收到第三、第四和第五查找表中，并且改变第三、第四和第五查找表的掩模值。