CN103238203B - 用于利用hvpe工艺异质外延沉积iii族氮化物半导体材料的改进的模板层 - Google Patents

用于利用hvpe工艺异质外延沉积iii族氮化物半导体材料的改进的模板层 Download PDF

Info

Publication number
CN103238203B
CN103238203B CN201180056302.5A CN201180056302A CN103238203B CN 103238203 B CN103238203 B CN 103238203B CN 201180056302 A CN201180056302 A CN 201180056302A CN 103238203 B CN103238203 B CN 103238203B
Authority
CN
China
Prior art keywords
nucleation
iii
layer
island
hvpe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180056302.5A
Other languages
English (en)
Other versions
CN103238203A (zh
Inventor
C·阿里纳
R·T·小伯特伦
E·林多
S·马哈詹
I·韩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Arizona State University ASU
Original Assignee
Soitec SA
Arizona State University ASU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Arizona State University ASU filed Critical Soitec SA
Publication of CN103238203A publication Critical patent/CN103238203A/zh
Application granted granted Critical
Publication of CN103238203B publication Critical patent/CN103238203B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在基材上沉积III族氮化物半导体材料的方法包括在成核HVPE工艺阶段中在基材表面上沉积III族氮化物半导体材料的层，以形成具有包括至少一些非晶III族氮化物半导体材料的微结构的成核层。所述成核层可进行退火以在基材表面上形成外延成核材料的晶岛。所述外延成核材料的岛可在聚结HVPE工艺阶段中生长和聚结以形成外延成核材料的成核模板层。所述成核模板层可至少基本上覆盖基材的表面。可在另外的HVPE工艺阶段中在所述外延成核材料的成核模板层上沉积另外的III族氮化物半导体材料。通过这种方法形成包括III族氮化物半导体材料的最终结构和中间结构。

Description

用于利用HVPE工艺异质外延沉积III族氮化物半导体材料的改进的模板层
技术领域
本发明的实施例一般涉及用于在基材上沉积III族氮化物材料的方法，以及通过这种方法形成的结构。更特别地，本发明的实施例涉及用于在包括生长模板层的基材上沉积III族氮化物材料的方法，以及通过这种方法形成的结构，所述生长模板层包括金属氮化物材料。
背景技术
化学汽相沉积（CVD）是用于在基材上沉积固体材料的化学工艺，并且通常用在半导体设备的制造中。在化学汽相沉积工艺中，将基材暴露在一种或多种试剂气体中，所述一种或多种试剂气体以在基材表面上产生固体材料的沉积的方式反应、分解或者反应和分解两者。
一种特殊类型的CVD工艺在本领域中被称为汽相外延（VPE）。在VPE工艺中，将基材暴露在反应室中的一种或多种试剂蒸气中，所述一种或多种试剂蒸气以在基材表面上产生固体材料的外延沉积的方式反应、分解或者反应和分解两者。VPE工艺通常用于沉积III-V型半导体材料。当VPE工艺中的试剂蒸气中的一种包括卤化物蒸气时，该工艺可称为卤化物汽相外延（HVPE）工艺。
利用VPE工艺形成III族氮化物半导体材料（例如氮化镓（GaN））是本领域已知的，在VPE工艺中金属有机（MO）前体材料在反应室中分解以形成III族氮化物半导体材料。这种工艺通常被称为金属有机汽相外延（MOVPE）工艺，并且可被描述为金属有机化学汽相沉积（MOCVD）工艺。在沉积所需的主体III族氮化物半导体材料之前，通常利用若干连续预沉积工艺来进行这种MOPVE工艺。这些连续预沉积工艺可包括生长基材（例如，蓝宝石基材）的高温氢气烘培、生长基材的氮化、在相对较低的温度下在生长基材上III族氮化物材料的成核模板层的形成、在相对较高的温度下成核模板层的退火、成核模板层的聚结（coalescence），以及最后在成核模板层上主体III族氮化物材料层的生长。
HVPE工艺还用于形成例如氮化镓（GaN）的III族氮化物半导体材料。在这种工艺中，在基材上GaN的外延生长可源自在反应室中在约500°C和约1,000°C之间的高温下进行的氯化镓（GaCl）和氨（NH3）之间的汽相反应。NH3可从NH3气体的标准来源提供。在某些方法中，通过在经加热的液态镓（Ga）上通过氯化氢（HCl）气体（该HCl气体可从HCl气体的标准来源提供）提供GaCl蒸气，以在反应室中原位形成GaCl。液态镓可被加热到约750°C和约850°C之间的温度。GaCl和NH3可被引导至经加热的基材（例如半导体材料的晶片）的表面（例如，之上）。2001年1月30日授权给Solomon等人的美国专利No.6,179,913公开了一种在这种系统和方法中使用的气体喷射系统。
HVPE工艺目前广泛用于在蓝宝石上生长相对较厚的GaN层，主要是因为可通过HVPE工艺获得相对较快的生长速率，该生长速率为每小时几十到几百微米。然而，利用HVPE生长厚GaN层通常需要通过金属有机汽相化学沉积（MOCVD）生长的GaN模板层。在没有这种GaN模板层的情况下，当厚度超过某些值时，直接在蓝宝石上生长的GaN层通常会开裂。
发明内容
提供本发明内容以便以简化形式介绍概念的选择，所述概念在本发明的某些示例实施例的以下详细描述中进一步描述。本发明内容不旨在确定所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
希望提供可用于利用HVPE工艺直接在非同质基材（例如，蓝宝石）上形成相对较厚的III-V型半导体材料（例如，III族氮化物半导体材料（例如，GaN））的层的方法和系统。
在某些实施例中，本发明包括在基材上沉积III族氮化物半导体材料的方法。这种方法可涉及使用金属三氯化物前体和金属四氯化物前体。根据这种方法，在成核HVPE工艺阶段中，在基材表面上沉积III族氮化物半导体材料的层，以形成具有纳米结构的成核层，所述成核层包括至少一些纤锌矿微晶和一些非晶III族氮化物半导体材料。将所述成核层退火以在基材表面上形成至少基本上纤锌矿成核材料的晶岛。在聚结HVPE工艺阶段中，生长并聚结所述至少基本上纤锌矿成核材料的岛，以形成至少基本上纤锌矿成核材料的成核模板层。所述成核模板层可至少基本上覆盖基材的表面。在另外的HVPE工艺阶段中，在所述至少基本上纤锌矿成核材料的成核模板层上沉积另外的III族氮化物半导体材料。
本发明的另外的实施例包括最终结构和中间结构，所述最终结构和中间结构包括通过如本文所公开的方法形成的III族氮化物半导体材料。
附图说明
可通过参考在附图中所示的以下示例实施例的详细描述而更充分地理解本发明的实施例，在附图中：
图1A为示意性地示出了HVPE沉积系统的示例实施例的横截面图，所述HVPE沉积系统包括反应室和至少一个气体喷射器，并且可用于本发明的方法的实施例；
图1B为沿着图1A中所示的截面线1B-1B所呈现的图1A中所示的反应室的示意性横截面图；
图2示意性地示出了可在图1A的沉积系统中使用的热化气体喷射器的一个实施例；
图3示意性地示出了可在图1A的沉积系统中使用的气体喷射器的另一示例实施例；
图4为图3的气体喷射器的一部分的放大的局部剖视图；
图5为根据本发明的方法的实施例可使用的基材的简化横截面图；
图6为示出了沉积在图5的基材上的成核层的简化横截面图，所述成核层在其微结构中包括非晶区域和结晶区域；
图7为基本上示出了通过将图6中所示的成核层退火而形成的成核材料的晶岛的简化横截面图；
图8为示出了图7中所示的成核材料的晶岛的生长和聚结以形成成核模板层的简化横截面图；
图9示出了通过使III族氮化物半导体材料优先从图8中所示的成核材料的岛的成角度的侧面横向生长而形成的III族氮化物半导体材料的横向过生长层；
图10示出了通过在图9中所示的III族氮化物半导体材料的横向过生长层上竖直生长III族氮化物半导体材料而形成的III族氮化物半导体材料的另一过生长层；
图11-13为示出了一种机制的简化图，通过该机制可将图6的成核层转化成如图7中所示的那些的成核材料的岛；
图11为在将成核层退火以形成图7中所示的成核材料的岛之前图6的成核层的微结构如何呈现的简化图，以及示出了成核层的微结构中的非晶区域和结晶区域；
图12示出了分解和再沉积机制，在图7所示的成核材料的晶岛形成期间，可通过该分解和再沉积机制将图6的成核层中的非晶材料掺入成核层中的结晶区域的晶体结构中；
图13示出了类似于图7的那些岛，但具有不同形状的成核材料的岛，包括平顶或“平台形”的岛和尖锐“峰形”的岛，所述岛可通过如下方式形成：将图6中所示的成核层退火以形成图7中所示的成核材料的岛；
图14用于示出穿透位错可如何传播通过平台形岛和峰形岛中的每一个并进入沉积在岛上的III族氮化物半导体材料中；
图15为示出了在从图6的成核层形成图7的成核材料的岛的期间使用的某些工艺参数的变化如何影响所得到的成核材料的岛的高度、密度和形状中的每一个的图表；
图16为示出了在从图7的成核材料的岛形成图8的成核模板层的期间使用的某些参数的变化如何影响成核模板层的表面粗糙度、晶体质量和平均厚度中的每一个的图表；以及
图17为示意性地表示沉积工艺的曲线图，所述沉积工艺可用于沉积图6中所示的成核层以及用于将成核层退火，从而利用HVPE沉积工艺和如图1A和1B中所示的系统来形成图7中所示的成核材料的岛。
具体实施方式
本文所示的附图不意在为任何特定部件、设备或系统的实际视图，而仅是用于描述本发明的实施例的理想化的表示。
本文引用了大量参考文献。所引用的参考文献无论本文如何表征都不认为是与本发明的所要求保护的主题的发明相关的现有技术。
本文使用的术语“III-V型半导体材料”意指并包括至少主要由来自元素周期表IIIA族的一种或多种元素（B、Al、Ga、In和Ti）和来自元素周期表VA族的一种或多种元素（N、P、As、Sb和Bi）所构成的任意半导体材料。例如，III-V型半导体材料包括，但不限于，GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、InGaNP等。
本文所使用的术语“III族氮化物半导体材料”意指并包括至少主要由来自周期表的IIIA族的一个或多个元素（B、Al、Ga、In和Ti）和氮所构成的任意III-V型半导体材料。例如，III族氮化物半导体材料包括GaN、InN、AlN、InGaN、GaAlN、GaAlN、InAlN等。
本文所使用的术语“金属氮化物”意指金属和氮的化合物。金属氮化物材料包括，但不限于，氮化铝（AlN）、氮化镓（GaN）、氮化铝镓（AlxGa1-xN）和氮化钛（TiN）。
本文所使用的术语“化学汽相沉积”和“CVD”是同义的，并且意指并包括用于在反应室中在基材上沉积固体材料的任何工艺，在反应室中基材被暴露在一种或多种试剂气体中，所述一种或多种试剂气体以在基材表面上产生固体材料的沉积的方式反应、分解或者反应和分解两者。
本文所使用的术语“汽相外延”和“VPE”是同义的，并且意指且包括任何CVD工艺，在所述任何CVD工艺中基材被暴露在一种或多种试剂蒸气中，所述一种或多种试剂蒸气以在基材的表面上产生固体材料的外延沉积的方式反应、分解或者反应和分解两者。
本文所使用的术语“卤化物汽相外延”和“HVPE”是同义的，并且意指且包括其中在VPE工艺中使用的至少一种试剂蒸气包括卤化物蒸气的任何VPE工艺。
本文所使用的术语“金属有机”意指且包括包含至少一种金属元素和有机化学物质的任何化合物。金属有机物在本领域通常被称为“有机金属化合物”，并且为了本公开的目的此类术语是同义的。金属有机物包括，但不限于，三甲基镓（TMG）、三乙基镓（TEG）、三甲基铝（TMA）、三乙基铝（TEA）、四(二乙基氨基)钛（TDEAT）和四(二甲基氨基)钛（TDMAT）。
本文所使用的术语“金属有机汽相外延”和“MOVPE”是同义的，并且意指且包括其中在VPE工艺中使用的至少一个试剂蒸气包括金属有机物蒸气的任何VPE工艺。
本文所使用的术语“非金属有机化学汽相沉积工艺”和“非MOCVD工艺”是同义的，并且意指且包括不是MOCVD工艺的任何沉积工艺。
本文所使用的术语“非金属有机汽相外延工艺”和“非MOVPE工艺”是同义的，并且意指且包括不是MOVPE工艺的任何沉积工艺。
本文所使用的术语“气体”包括气体（既无独立的形状，也无体积的流体）和蒸气（包括扩散的液体或悬浮在其中的固体物质的气体），并且术语“气体”和“蒸气”在本文中同义地使用。
本发明的方法的实施例可包括在利用HVPE系统进行的HVPE工艺中沉积成核模板层和III族氮化物半导体材料的过生长层。虽然可在本发明的方法的实施例中使用HVPE系统的各种配置，但在描述本发明的方法的实施例之前，将参照图1A、1B和2至4如下描述可在本发明的实施例中使用的示例HVPE系统。
图1A和1B为示意性地示出了如本文所描述的可在本发明的方法的实施例中使用的HVPE沉积系统100的一个实施例的简化图。作为非限制性示例，沉积系统100可包括在2009年9月10日以Arena等人的名义公开的美国专利申请公布No.US2009/0223442A1、2009年3月3日以Arena等人的名义提交的临时美国专利申请No.61/157,112，以及2010年9月30日以Bertran的名义提交的美国申请系列No.12/894,724中的任意个中所描述的沉积系统。图1A和1B所示的沉积系统100包括反应室102和一个或多个气体喷射器，以下将参照图2至4描述该一个或多个气体喷射器。
在对沉积系统100，以及更特别地，沉积系统100的反应室102的以下描述中，术语“纵向”和“横向”用于指从图1A和1B的角度相对于反应室102的方向，其中纵向方向为从图1A的角度的竖直方向和延伸到图1B的平面中的方向，且横向或侧向方向为从图1A和1B中的每一个的角度水平地延伸的那些方向。横向方向也称为“横跨反应器”延伸的方向。
沉积系统100包括反应室102、配置成支承一个或多个工件基材106的基材支承结构104（例如，基座），需要在工作基材106上沉积或者提供沉积系统100中的材料。作为非限制性示例，反应室102可具有约2英寸的高度、约12英寸的宽度和约20英寸的长度，且基材支承结构104可配置成支承一个8英寸工件基材106、一个6英寸工件基材106、三个4英寸工件基材106或八个2英寸工件基材106。沉积系统100进一步包括加热元件108（图1B），该加热元件108可用于选择性加热沉积系统100，使得在沉积工艺期间反应室102中的平均温度可被控制在理想的高温内。加热元件108可包括例如电阻加热元件或辐射加热元件。
如图1B所示，基材支承结构104可安装在主轴110上，主轴110可与驱动设备112（例如配置成驱动主轴110的旋转的电机）联接（例如，直接地结构联接、磁性联接等），因此，基材支承结构104在反应室102中。
在某些实施例中，反应室102、基材支承结构104、主轴110以及反应室102中的任何其他部件中的一个或多个可至少基本上由例如陶瓷氧化物（例如，二氧化硅（石英）、氧化铝、氧化锆等）、碳化物（例如，碳化硅、硼化硅等）或氮化物（例如，氮化硅、氮化硼等）的耐火陶瓷材料构成。
沉积系统100进一步包括用于将一种或多种气体喷射到反应室102中并且从反应室102中排出气体的气流系统。参照图1A，沉积系统100可包括从各自的气体源128A、128B、128C输送气体的三个气体流入导管114A、114B、114C。任选地，可包括阀、背压调节器和质量流量控制器中的一个或多个的设备117A、117B、117C可分别用于选择性地控制气体通过气体流入导管114A、114B、114C的流动。
在某些实施例中，如在美国专利申请公开No.US2009/0223442A1中所描述的，气体源128A、128B中的至少一个可包括金属三氯化物（例如，GaCl3、InCl3或AlCl3）和金属四氯化物（例如，TiCl4）中的至少一个的外部源。GaCl3、InCl3和AlCl3可分别以例如，Ga2Cl6、In2Cl6和Al2Cl6的二聚体形式存在。因此，气体源128A、128B中的至少一个可包括例如Ga2Cl6、In2Cl6或Al2Cl6的二聚体。作为非限制性示例，气体源128A、128B中的一个或多个可提供GaCl3蒸气的质量流作为IIIA族前体成分。气体源128C可包括VA族前体的外部源，例如氨（NH3）。
在其中气体源128A、128B中的一个或多个为GaCl3源或包括GaCl3源的实施例中，GaCl3源包括保持在至少120°C（例如，大约130°C）的温度下的液态GaCl3的贮存器，并且可包括用于提高液态GaCl3的蒸发速率的物理装置。这种物理装置可包括，例如，配置成搅动液态GaCl3的设备、配置成喷雾液态GaCl3的设备、配置成使载气在液态GaCl3上快速流动的设备、配置成使载气鼓泡通过液态GaCl3的设备、配置成超声分散GaCl3的设备（例如，压电设备）等。作为非限制性示例，载气（例如，He、N2、H2或Ar，或它们的混合（例如N2和H2的混合物））可鼓泡通过液态GaCl3，同时液态GaCl3保持在至少120°C的温度下，使得源气体可包括一种或多种载气。
在本发明的某些实施例中，可控制进入气体喷射器150A、150B中的一个或多个的GaCl3蒸气的通量。例如，在其中载气鼓泡通过液态GaCl3的实施例中，来自气体源128A、128B、128C的GaCl3通量取决于包括例如GaCl3的温度、GaCl3上的压力和鼓泡通过GaCl3的载气的流动的一个或多个因素。虽然原则上可通过这些参数中的任意个来控制GaCl3的质量通量，但是在某些实施例中，可通过利用质量流量控制器改变载气的流动来控制GaCl3的质量通量。
在某些实施例中，可在气体源128A、128B和气体喷射器150A、150B之间控制气体流入导管114A、114B的温度。气体流入导管114A、114B和相关的质量流量传感器、控制器等的温度可从在从各自气体源128A、128B出口处的第一温度（例如，约120°C或更高）逐渐上升到在气体喷射器150A、150B处的第二温度（例如，约160°C或更低）以防止气体（例如，GaCl3蒸气）在气体流入导管114A、114B中冷凝等。任选地，在各自气体源128A、128B和气体喷射器150A、150B之间的气体流入导管114A、114B的长度可大约三英尺或更小、约两英尺或更小，或甚至约一英尺或更小。可利用一个或多个压力控制系统来控制源气体的压力。
两个气体流入导管114A、114B中的每一个可任选地延伸至两个气体喷射器150A、150B中的各自的一个，这将在下文中进一步详细描述。
在另外的实施例中，沉积系统100可包括少于两个（即，一个）气体流入导管和各自的气体喷射器，或者沉积系统100可包括超过两个（例如，三个、四个、五个等）气体流入导管和各自的气体喷射器。
在图1A和1B的实施例中，气体喷射器150A、150B全部位于反应室102的外部。然而，在其他实施例中，气体喷射器150A、150B可全部设置在反应室102中，或气体喷射器150A、150B的至少一部分可至少部分地延伸通过反应室102。
沉积系统100可进一步包括提供反应室102的外部和内部之间的流体连通的三个气体端口116A、116B、116C。气体端口116A、116B、116C中的每一个可提供通过气体喷射器150A、150B中的各自的一个和反应室102内的各自的气体分散导管118A、118B、118C之间的反应室102的壁、顶壁或底板中的一个或多个的流体连通。
反应室102内的气体分散导管118A、118B、118C可用于将气体输送至密封体内的理想的位置。气体分散导管118A、118B、118C可设置并配置成将气体以相对于基材支承结构104上承载的工件基材106选择的方向喷射到反应室102的内部中。通过气体分散导管118A、118B、118C输送的气体（例如，前体气体和载气）可在纵向方向上流动通过反应室102（从图1A的角度的竖直方向）并可以在反应室102中向工件基材106纵向延伸的方向从反应室102喷出，所述方向至少基本平行于工件基材106的上暴露主表面而取向。可利用导管支承夹具将气体分散导管118A、118B、118C支承并保持在反应室102中的适当位置。
气体分散导管118A、118B、118C的特定布局和配置仅仅是可用于本发明的实施例的许多布局和配置中的一种，并且反应室102的另外的实施例可具有在反应室102中的气体分散多个的不同的配置和布局。
气体分散导管118A、118B、118C可被主动加热、被动加热或者被动加热和主动加热两者。例如，产热元件（未示出）可毗邻气体分散导管118A、118B、118C的至少一部分设置。在某些实施例中，可通过发热元件108（图1B）加热气体分散导管118A、118B、118C。任选地，被动传热结构（例如，包括表现类似于黑体的材料的结构）可毗邻或接近反应室102中的气体分散导管118A、118B、118C的至少一部分设置，以改善向气体分散导管118A、118B、118C的热传递。
被动传热结构（例如，包括表现类似于黑体的材料的结构）可设置在反应室102中，例如，如2009年8月27日以Arena等人的名义公开的美国专利申请公开No.US2009/0214785A1中所公开的。例如，传热板124（在图1A和1B中由虚线表示）可设置在反应室102中，使得传热板124在基材支承结构104和通过基材支承结构104支承的工件基材106上横跨反应室102延伸。传热板124可通过吸收来自加热元件（例如，加热元件108）的辐射并将吸收的热量重新辐射到工艺气体中而有助于热化工艺气体接近传热板124流动。
这种被动传热结构可改善反应室102的内部中的热传递，并可改善反应室102中的温度的均匀性和一致性。所述被动传热结构可包括具有高辐射率值（接近于1）的材料（黑体材料），该材料还能够承受可能在沉积系统100中遇到的高温腐蚀性环境。这种材料可包括，例如，分别具有0.98、0.92和0.92的辐射率值的氮化铝（AlN）、碳化硅（SiC）和碳化硼（B4C）。
气态副产品、载气和任何过量的前体气体可通过室出口126从反应室102排出。
如上所述，图1A和1B的沉积系统100的气体喷射器150A、150B中的一个或多个可为或者包括以下参照图2至4所进一步详细描述的气体喷射器。
在某些实施例中，气体喷射器150A、150B可包括如在2010年9月10日以Arena等人的名义公开的国际公开号WO2010/101715A1中所公开的气体喷射器。例如，图2为热化气体喷射器160的透视图，该热化气体喷射器160可用于图1A中所示的气体喷射器150A、150B中的一者或两者。如图2所示，气体喷射器160包括导管162，所述导管162包括入口部分164、螺旋中央部分166和出口部分168。源气体（例如，GaCl3）、载气（例如，H2、N2等）或源气体和载气的混合物可被提供至入口部分164。一种或多种气体从入口部分164、通过螺旋中央部分166、通过出口部分168流出并流入反应室102（图1A）。如以下仅进一步详细讨论的，导管162的至少螺旋中央部分166可被加热。通过盘绕导管162，导管162所占据的物理空间的长度显著小于通过导管162的流路的实际长度。换句话说，导管162的长度可比入口部分164和出口部分168之间的最短距离更长。导管162可具有其他配置。例如，导管162可具有蛇形配置，所述蛇形配置包括多个由延伸通过180°的角度的弯曲部分以端对端的方式连接在一起的大致平行的直线部分。
导管162可配置成加热流动通过导管162的气体达到理想的时间量（即，停留时间），该时间量可以随着导管162中的流路的横截面积、通过导管162的源气体的流速和导管162的总长度而变化。如以下进一步详细讨论的，导管162可成形并配置成接近一个或多个主动或被动加热元件设置。
如图2所示，导管162的至少螺旋中央部分166可包含在外部壳体170中。外部壳体170还可充当气体（例如，净化气体）的另外的导气导管，虽然在图中未示出，所述另外的导气导管还可被导入到反应室102中。例如，如图2所示，外部壳体170可包括可延伸进入反应室102的壳体入口172和壳体出口174。可使净化气体从壳体入口172通过外部壳体170流动至壳体出口174，并且随后流入反应室102。当净化气体经过外部壳体170时，可通过热化气体喷射器160加热该净化气体。
导管162和外部壳体170可包括在使用期间它们所经受的高温下稳定且惰性的耐火材料。例如，导管162和外部壳体170可由石英形成并至少基本上由石英构成。
可利用接近（例如，毗邻）外部壳体170和导管172的螺旋中央部分166中的一个或多个设置的主动产热元件加热热化气体喷射器160。主动加热元件包括辐射发射元件（例如，加热灯）、感应加热元件、电加热元件（例如，电阻加热元件）等。热化气体喷射器160还可包括被动加热元件，所述被动加热元件自身不产生热量，但用于的重新分配、反射或者影响热化气体喷射器160中和周围的热传递。例如，如图2所示，热化气体喷射器160可包括主动加热元件180，所述主动加热元件180可包括至少部分围绕外部壳体170的外部的电阻加热的蛤壳式加热器。因此，可通过主动加热元件180加热流动通过导管162和/或外部壳体170的气体。如图2所示，任选的加热元件182（其可以是主动或被动的）可被设置在外部壳体170中。如图2所示，加热元件182可具有细长圆柱形状，且螺旋162的螺旋中央部分166可围绕加热元件182盘绕。作为示例而非限制，加热元件182可包括杆，所述杆包括用于重新分配由主动加热元件180所产生的热量的黑体材料。加热元件182的存在可改进由主动加热元件180加热螺旋162的螺旋中央部分166中的气体和外部壳体170中的气体的效率。
在其中通过气体源128A、128B中的一个提供至热化气体喷射器160的源气体包括金属三氯化物（例如，GaCl3）和氢载气H2的本发明的实施例中，金属三氯化物和氢气可分解以形成金属一氯化物蒸气（例如，GaCl和HCl蒸气），所述蒸气可穿出导管162的出口部分168并进入反应室102。
在另外的实施例中，气体喷射器150A、150B可包括如美国专利申请系列No.12/894,724中所公开的气体喷射器。例如，气体喷射器150A、150B可包括配置成容纳液态金属或其他元素（例如，液态镓（Ga）、液态铝（Al）或液态铟（In））的贮存器。在另外的实施例中，所述贮存器可配置成容纳用于与源气体（或源气体的分解或反应产物）反应的固态试剂。例如，贮存器可配置成容纳一种或多种材料（例如，固态硅（Si）、固态镁（Mg））的固体体积。
图3为气体喷射器200的立体图，所述气体喷射器200可用于图1A中所示的气体喷射器150A、150B中的一者或两者。如图3所示，气体喷射器200包括入口202、出口204、热化导管206和容器210。容器210配置成在其中容纳液态试剂。例如，液态金属（例如，液态镓、液态铟、液态铝等）或液态有机物质可被设置在容器210中。源气体（例如，GaCl3）、载气（例如，H2、N2等）或源气体和载气的混合物可被提供至入口202。一种或多种气体可从入口202流入热化导管206。热化导管206可配置成加热流动通过热化导管206的气体达到理想的时间（即，停留时间），该时间可以随着热化导管206中的流路的横截面积、通过热化导管206的源气体的流速和热化导管206的总长度而变化。如以下进一步详细讨论的，热化导管206可成形并配置成接近一个或多个主动或被动加热元件而设置。
此外，热化导管206可包括一个或多个弯曲的部分或转弯，使得热化导管206所占据的物理空间的长度显著地小于通过热化导管206的流路的实际长度。换句话说，热化导管206的长度可比入口202和液体容器210之间的最短距离更长。在某些实施例中，热化导管206的长度可至少约为入口202和液体容器210之间的最短距离的两倍、至少约为入口202和液体容器210之间的最短距离的三倍，或甚至至少约为入口202和液体容器210之间的最短距离的四倍。例如，热化导管206可具有如图3所示的蛇形配置，所述蛇形配置包括多个由延伸通过180°的角度的弯曲部分以端对端的方式连接在一起的大致平行的直线部分。
热化导管206可包括至少基本上由耐火材料（例如，石英）构成的管。
在某些实施例中，气体可包括在热化导管206中至少部分地分解的源气体。例如，在其中气体包括GaCl3的源气体和包含H2的载气的实施例中，所述源气体可分解以形成气态GaCl和氯化氢（HCl）。
气体从热化导管206流入容器210。图4为容器210的放大局部剖视图。如图4所示，容器210包括底壁212、顶壁214和至少一个侧壁216。在图6和7的实施例中，容器具有大致圆柱形状，使得底壁212和顶壁214中的每一个具有圆形并且为至少基本上平面的，并使得侧壁216至少基本上为圆柱形（例如，管状）。在本发明的另外的实施例中，贮存器可以以替代的几何配置进行配置。底壁212、顶壁214和至少一个侧壁216一起限定空心体，所述空心体的内部限定用于容纳液态试剂（例如，液态镓或有机金属物质）的贮存器。
空心容器210的内部空间可用液态试剂部分地填充。例如，容器210可用液态试剂填充至由图4中的虚线220所表示的水平，使得在容器210中的液态试剂上存在空隙或空间222。从热化导管206流出的气体可被喷射到容器210中液态试剂上的空间222中。作为非限制性示例，从热化导管206流出的该气体可流动通过底壁212进入管224中。在某些实施例中，管224可包括延伸进入容器210的热化导管206的一体部分。管224可延伸通过设置在液体容器中的液态试剂至液态试剂上的空间222。管224可包括90度弯折，使得管224的端部在液态试剂上水平地延伸。
如图4所示，可在面向液态试剂的表面的管224的一侧上设置通过管224的圆柱形侧壁的孔，使得流动通过管224的气体将通过孔226离开管224。离开孔226的气体可在朝向液态试剂的表面取向的方向上从所述孔导出，以促进气体的一种或多种成分和液态试剂之间的反应。例如，在其中源气体包含在载气（例如，H2）中携带的GaCl3，且源气体已分解而包含气态GaCl和氯化物种（例如，在热化导管206中的氯化氢（HCl））的实施例中，液体容器中的液态试剂可包括液态镓，所述液态镓可与在热化导管206中产生的氯化气体（例如，HCl）反应以形成另外的气态GaCl。容器210中的液态试剂上的空间222中的气体可通过出口端口228从容器中流出。例如，出口端口228可位于管224的水平延伸部分上的容器的顶壁214中。出口端口228可通向出口导管230，所述出口导管230的端部可限定气体喷射器200的出口204。
在另外的实施例中，从热化导管206流出的气体可被喷射到容器210中的液态试剂中，使得该气体向上鼓泡通过液态试剂进入液态试剂上的空间222中。
容器210的各个部件可至少基本上由耐火材料（例如，石英）构成。
GaCl可以为用于形成GaN的理想前体气体。因此，通过将过量的氯化物种（例如，由GaCl3和H2（在使用包括GaCl3和H2的源气体的系统中）热分解产生的氯化氢气体（HCl））转化为另外的GaCl，由于可降低进入反应室102的氯化物种的量，因此可避免过量的氯化物种对沉积的GaN材料的不利影响。这种不利影响可包括，例如，氯原子掺入氮化镓晶格中以及沉积的GaN膜的裂纹或分层。将过量的氯化氢气体（HCl）引入到反应室中可产生在反应室中用作GaN的蚀刻剂的氯化氢，从而降低了生长速率或甚至阻止GaN的生长。而且，通过使过量的氯化物种与液态镓反应以形成另外的GaCl，可改进沉积系统100的效率。
以上参照图1A和1B描述的HVPE沉积系统100可用于根据以下描述的本发明的方法的实施例在基材上沉积成核层、将成核层退火以形成成核材料的岛，以及在成核材料的岛上沉积III族氮化物半导体材料的过生长层。
图5至10示出了根据本发明的方法的实施例在基材上沉积成核层、将成核层退火以形成成核材料的岛，以及在成核材料的岛上沉积III族氮化物半导体材料的过生长层。
参照图5，提供基材240。基材240可以是大致平面的盘状主体，并且可以是大致圆形、矩形等。基材240可包括在本领域中被称为“管芯（die）”或“晶片”的基材。基材240可至少基本上由均质材料242构成。材料242可包括，例如，例如氧化物（例如，二氧化硅（SiO2）或三氧化二铝（Al2O3）（例如，蓝宝石，其为α-Al2O3））或氮化物（例如，氮化硅（Si3N4）或氮化硼（BN））的陶瓷。作为另外的示例，材料242可包括半导体材料，例如硅（Si）、锗（Ge）、III-V型半导体材料，等。在某些实施例中，基材240的材料242可至少基本上由材料242的单晶构成。而且，在这种实施例中，单晶可具有选择的晶体取向，使得材料242的暴露的主表面244包括材料242的单晶的选择晶面。暴露的主表面244包括生长表面，需要在所述生长表面上生长或者沉积III族氮化物半导体材料。作为非限制性示例，基材240可被选择成包括（0001）蓝宝石基材。这种蓝宝石基材是市售的。
参照图6，可在暴露的主表面244上形成（例如，沉积）成核层250。根据本发明的方法的实施例，成核层250可包括金属氮化物材料（例如，GaN），并且可利用如上所述的HVPE工艺和HVPE系统100形成。作为示例而非限制，可在暴露的主表面244上沉积成核层250，使得成核层250具有在约2纳米（2nm）和约5微米（5μm）之间、约10纳米（10nm）和约100纳米（100nm）之间，或甚至约20纳米（20nm）和约50纳米（50nm）之间的平均厚度T1。此外，可在例如在约400°C和约700°C之间（例如，约570°C）的相对较低的温度下和在约50Torr和约760Torr（1大气压）之间（例如，约200Torr）的压力下沉积成核层250。
一旦沉积，成核层250可包括在其纳米结构中包括非晶区域和结晶区域。例如，图11为示意性地示出了成核层250在放大下可能呈现的横截面图的简化图。如图11所示，成核层250的微结构可包括嵌入基本上非晶金属氮化物材料254中并被基本上非晶金属氮化物材料254包围的结晶金属氮化物材料252的晶粒（即，晶体或微晶）。如本领域已知的，“非晶”意指在材料的原子排列中基本上不存在长程有序。换句话说，非晶材料的原子在材料中通常随机排列，与在材料中以原子平面的有序阵列排列相反。应当注意，图11的图是简化的，并且，虽然图11中在结晶金属氮化物材料252的晶粒和非晶金属氮化物材料254之间易于看见可识别的离散边界，但在实际中，当在放大下观察微结构时，可能相对难以识别围绕结晶金属氮化物材料252的晶粒的周边延伸的这种离散边界。即便如此，当在适当的放大下和/或利用其他技术（例如，X-射线衍射（XRD））观察微结构时，可识别结晶金属氮化物材料252的晶粒和非晶金属氮化物材料254的存在。
结晶金属氮化物材料252的某些晶粒可直接设置在下方的基材240的表面244的晶格上，并且与所述晶格外延对准（图5）。例如，在其中基材240包括（0001）蓝宝石基材且成核层250包括氮化镓（GaN）的实施例中，表面244可包括蓝宝石晶格的（0001）平面，并且可使直接设置在基材240的表面244上的结晶GaN材料252的晶粒取向，使得结晶GaN材料252的那些晶粒的晶格中的[0001]方向基本上垂直于表面244延伸。图11中的结晶金属氮化物材料252的晶粒中的每一个晶粒中的[0001]方向由晶粒中的方向箭头表示。在结晶GaN材料252的那些晶粒的晶格中的其他方向还可基本上平行于在表面244处在下方蓝宝石基材240的晶格中的对应方向，从而相对于在表面244处在下方蓝宝石基材240的晶格，在水平平面（即，延伸到附图的平面中的平面）中的那些晶粒的旋转取向存在极少到不存在不匹配。
还如图11所示，不直接设置在下方的基材240（图5）的表面244上的结晶金属氮化物材料252的晶粒可能不与下方的基材240的表面244的晶格外延对准，并且可在空间中无规取向，如表示晶格中的[0001]方向的结晶金属氮化物材料252的晶粒中的每一个晶粒中的方向箭头所表示。当然，[0001]方向中的某些可成角度地延伸进入和离开图11的平面，但这些方向未在该图中表示。
在其中结晶金属氮化物材料252的晶粒包括氮化镓（GaN）的实施例中，结晶金属氮化物材料252的晶粒中的一些或全部可以是或者包括至少基本上由纤锌矿晶体结构构成的晶粒，和/或结晶金属氮化物材料252的晶粒中的一些或全部可以是或者包括至少基本上由锌共混晶体结构构成的晶粒。而且，在某些实施例中，结晶金属氮化物材料252的晶粒可具有一种晶体结构（例如，锌共混晶体结构）的内核，以及至少部分地围绕具有另一晶体结构（例如，纤锌矿晶体结构）的内核的外壳。
再次参照图6，在基材240的表面244上形成成核层250之后，可在退火工艺中热处理成核层250，以在基材240的表面244上形成金属氮化物成核材料的岛260，如图7所示。成核层250可在其中在基材240上沉积成核层250的相同的反应室102中经受退火工艺，并且所述退火工艺可作为用于在基材240上形成III族氮化物半导体材料的整体HVPE工艺的一体部分在所述沉积工艺之后进行。作为示例而非限制，退火工艺可包括使成核层250经受在约900°C和约1300°C之间（例如，约1050°C）的一个或多个温度以及在约50Torr和约760Torr（1大气压）之间（例如，约200Torr）的压力达到约10秒（10sec）和约10分钟（10min）之间（例如，约3.5分钟）的时间。
在某些实施例中，金属氮化物成核材料的岛260中的每一个可至少基本上为结晶，并且可直接设置在下方的基材240的表面244的晶格上并且与所述晶格外延对准。例如，在其中基材240包括（0001）蓝宝石基材且岛260包括氮化镓（GaN）的实施例中，表面244可包括蓝宝石晶格的（0001）平面，并且GaN的岛206的晶体结构可取向，使得晶格中的[0001]方向基本上垂直于表面244延伸。此外，在GaN的岛206的晶格中的其他方向还可基本上平行于在表面244处在下方蓝宝石基材240的晶格中的对应方向，从而相对于在表面244处在下方蓝宝石基材240的晶格，在水平平面（即，延伸到附图的平面中的平面）中的那些晶粒的旋转取向存在极少到不存在不匹配。在某些实施例中，金属氮化物成核材料的岛260中的一些或全部与相邻的岛260空间间隔开，使得基材240的表面244的至少一部分暴露在岛260之间。应当注意，岛260中的至少一些的底部可直接接触一个或多个其他相邻的岛260的底部，使得岛不完全与所有其他岛260隔离。
此外，在某些实施例中，岛260可至少基本上由纤锌矿成核材料构成。
而且，虽然在图7中岛260看起来均匀地彼此间隔并且以有序阵列设置，但应当理解，附图是为了说明目的而简化，并且岛260在实际中可在基材240的整个表面244上无规设置和分布。
在其中岛260包括氮化镓（GaN）的实施例中，晶岛260的晶粒中的一些或全部可以是或者包括纤锌矿晶体结构的晶粒，和/或晶岛260的晶粒中的一些或全部可包括锌共混晶体结构的晶粒。而且，在某些实施例中，岛260的晶粒可具有一种晶体结构（例如，锌共混晶体结构）的内核，以及至少部分地围绕具有另一晶体结构（例如，纤锌矿晶体结构）的内核的外壳。
不受理论束缚，据信在退火工艺期间金属氮化物成核层250转化成金属氮化物成核材料的岛260的机制涉及金属氮化物成核层250的至少一部分的分解和再沉积。图12示意性地示出了这种工艺。如图12所示，在退火和结晶工艺期间，成核层250的至少一部分分解并汽化。作为示例，对于GaN材料，实心黑圈可表示氮原子和自由基，且空心圆圈可表示镓原子和自由基。氮原子和镓原子和自由基中的一些正在分解和汽化，如图12中远离基材240（图2）的表面244指向的虚线方向箭头所表示。由于非晶金属氮化物材料254和不设置在基材240的生长表面244上并且不与基材240的生长表面244外延对准的结晶金属氮化物材料252的晶粒被认为是相对于设置在基材240的生长表面244上并且与基材240的生长表面244外延对准的结晶金属氮化物材料252的晶粒能量稳定性更低，非晶材料254和结晶金属氮化物材料252的非外延对准的晶粒可分解，同时结晶金属氮化物材料252的外延对准的晶粒可保留在基材240的表面244上。
而且，在退火和重结晶工艺期间，被分解和汽化的氮原子和镓原子和自由基可在保留在基材240的表面244上的结晶金属氮化物材料252的外延对准的晶粒的表面上重新组合并沉积，如图12中的实线方向箭头所表示。而且，被分解和汽化的氮原子和镓原子和自由基中的一些可使结晶金属氮化物材料252的另外的外延对准的晶粒重新组合并成核，如发生在图12中的位置258处所显示。
随着退火和重结晶工艺的继续，结晶金属氮化物材料252的外延对准的晶粒继续生长直到形成图7所示的岛260。在退火和重结晶工艺之后，可能存在极少到不存在保留在基材240的表面244上的非晶金属氮化物材料254（图11）。而且，岛260中的大多数可与基材240的表面244外延对准，虽然可能存在少许基本上不与基材240的表面244外延对准的岛260。
如以下进一步详细讨论的，根据本发明的一些实施例，可选择用于形成图6的成核层250的HVPE沉积工艺的参数，和用于退火和重结晶成核层250以形成图7中所示的岛260的热处理工艺的参数，使得岛260中的大多数（如果不是基本上全部的岛260）为如图7所示的尖锐峰形岛260，而不是平台形岛。
图13示意性地示出一个峰形岛260和两个平台形岛260′。如图13所示，峰形岛具有以相对于基材240的表面244以大于0度的锐角（例如，在约40度和约85度之间）取向的成角度的面262。成角度的面262延伸至在峰形岛260的顶部处相对尖锐的点264处，并在所述点264处会聚。平台形岛260′具有与峰形岛260的成角度的面262类似的成角度的面262′，但是平台形岛260′的成角度的面262′延伸至平行于基材240的平坦生长表面244取向的平坦表面266′，并与所述平坦表面266′相交。在用于将图6的成核层250转化为晶岛的退火和重结晶工艺期间，可在基材240的表面244上形成峰形岛260和平台形岛260′两者。可能需要引起或促进峰形岛260的形成和/或抑制平台形岛260′的形成，因为在峰形岛260上形成的III族氮化物材料的过生长层相对于在平台形岛260′上形成的III族氮化物材料的过生长层可具有相对较低的穿透缺陷密度。
图14为如在图14中示出的那些的峰形岛260和平台形岛260′的放大图。一旦通过退火和重结晶成核层250（图2）形成岛，岛中的至少一些将包括其晶体结构中的缺陷。例如，穿透位错270可从基材240（图2）的表面244和岛260、260′之间的界面延伸通过岛260、260′和沉积在岛260、260′上的上方III族氮化物材料之间的界面，并进入上方III族氮化物材料，如图14所示。如图14所示，与岛260、260′的成角度的面262、262′相交的穿透位错270具有向大致平行于基材240的表面244（图2）的横向方向弯折或弯曲并在大致平行于基材240的表面244的横向方向延伸的倾向。这些弯折或弯曲的穿透位错中的至少一些具有彼此重新组合或者湮没的倾向，使得它们不在竖直方向上向上延伸到上方的III族氮化物材料的暴露的主表面。然而，与峰形岛260的点264或平台形岛260′的平坦平面表面相交的穿透位错270具有竖直向上延伸到上方的III族氮化物材料的暴露的主表面的倾向。这种缺陷是不期望的，并且可不利地影响利用上方的III族氮化物材料所形成的有源器件。
平台形岛260′的平坦平面表面264′的面积与平台形岛260′和基材240（图2）的表面244之间的界面的面积之比可小于峰形岛260的点264的面积与峰形岛260和基材240（图2）的表面244之间的界面的面积之比。因此，延伸至平坦平面表面264′并因此延伸至上方的III族氮化物材料的暴露的主表面的在平台形岛260′中的穿透位错270的百分比可高于延伸至点264并继续延伸至上方的III族氮化物材料的暴露的主表面的在峰形岛260中的穿透位错270的百分比。换句话说，由于点264的最小面积，在峰形岛260中的穿透位错270比峰形岛260的点264更有可能与成角度的面262相交，因此，与平台形岛262′中的穿透位错270相比，在峰形岛260中的穿透位错270不太可能向上传播至上方的III族氮化物材料的暴露的主表面。
因此，至少在某些实施例中，本发明的方法可包括选择和调整用于形成图6的成核层250的HVPE沉积工艺的参数，以及用于退火和重结晶成核层250的热处理工艺的参数，以优先形成如图7所示的峰形岛260，而不是如图13和14所示的那些的平台形岛260′。
申请人已经研究了用于形成图6的成核层250的HVPE沉积工艺的某些参数以及用于退火和重结晶成核层250的热处理工艺的参数如何影响所得的成核材料的岛的高度、密度和形状中的每一个。图15为示出了研究结果的图表。
如图15所示，已发现，在用于形成图6的成核层250的HVPE沉积工艺（该工艺在图15中被标识为“成核”工艺）期间，平台形岛260′具有在约450°C的沉积温度下形成的倾向，而峰形岛260具有在约570°C的沉积温度下形成的倾向。因此，根据本发明的某些实施例，可在至少约500°C的温度下进行用于形成图6的成核层250的HVPE沉积工艺，并且可在约500°C和约700°C之间、在约550°C和约600°C之间，或甚至在约560°C和约580°C之间（例如约570°C）的温度下进行用于形成图6的成核层250的HVPE沉积工艺。还发现，在用于形成图6的成核层250的HVPE沉积工艺期间，平台形岛260′具有在约54sec的沉积（即，成核）时间时形成的倾向，而峰形岛260具有在约18sec的沉积时间时形成的倾向。因此，根据本发明的某些实施例，可在小于约45sec的时间周期内进行用于形成图6的成核层250的HVPE沉积工艺，并且可在约5sec和约45sec之间、在约10sec和约30sec之间，或甚至在约15sec和约25sec之间（例如，约18sec）的时间周期内进行用于形成图6的成核层250的HVPE沉积工艺。
如图15所示，已发现，在用于从图6的成核层250形成图7的岛260的退火和重结晶工艺（该工艺在图15中被标识为“退火”工艺）期间，平台形岛260′具有在约950°C的退火温度下形成的倾向，而峰形岛260具有在约1050°C的退火温度下形成的倾向。因此，根据本发明的某些实施例，可在至少约1000°C的温度下进行用于形成图7的岛260的退火和重结晶工艺，并且可在约1000°C和约1300°C之间、在约1025°C和约1100°C之间，或甚至在约1040°C和约1070°C之间（例如，约1050°C）的温度下进行用于形成图7的岛260的退火和重结晶工艺。还发现，在用于形成图7的岛260的退火和重结晶工艺期间，平台形岛260′具有在约1min的退火时间周期中形成的倾向，而峰形岛260具有在约9min的退火时间周期中形成的倾向。因此，根据本发明的某些实施例，可在大于约3min的时间周期内进行用于形成图7的岛260的退火和重结晶工艺，并且可在约3min和约10min之间、在约5min和约10min之间，或甚至在约7min和约10min之间（例如，约9min）的时间周期内进行用于形成图7的岛260的退火和重结晶工艺。
图15的图表中还示出了以上所讨论的工艺参数中的每一个对所得到的岛260的高度和所得到的岛260的密度的影响。从图15可看出，对于形成峰形岛260理想的更高的成核温度和更少的成核时间可产生具有更低平均高度和相对较高的密度的岛260，这对于改进从岛260最终形成的成核模板层的特性也可能是优选的。
再次参照图7，示出了金属氮化物成核材料的峰形岛260中的穿透缺陷270。
在如上所述形成峰形岛260之后，可生长并聚结峰形岛260以形成如图8所示的金属氮化物成核模板层280。可在如上所述的HPVE系统100中利用HPVE沉积工艺生长岛260。可生长岛260，直到至少岛260的底部已彼此聚集，使得金属氮化物成核模板层280为至少基本上连续的。成核模板层280可包括峰282，峰282中的每一个可对应于图7的之前形成的岛260中的一个。金属氮化物成核模板层280可至少基本上覆盖基材240的表面244，使得表面244不在成核模板层280的峰282之间暴露。由于基本上全部的岛260可至少基本上与下方的基材240的表面244外延对准，当岛260生长并彼此聚集时，岛260中的每一个的晶格可基本上彼此匹配和对准，使得成核模板层280基本上由单晶材料构成，并且使得相对较少的缺陷在聚结的岛260之间的合并界面处形成。据信相对于在如图13和14所示的那些的聚结的平台形岛260′之间的合并界面，相对较少的缺陷在如图6所示的那些的聚结的峰形岛260之间的合并界面处形成。
此外，在某些实施例中，金属氮化物成核模板层280可至少基本上由纤锌矿成核材料构成。
作为示例而非限制，可在反应室102中在例如约900°C和约1100°C之间（例如，约1000°C）的温度下和在约50Torr和约760Torr（1大气压）之间（例如，约200Torr）的压力下在HPVE工艺中生长和聚结岛260。
在生长岛260以形成图8中所示的金属氮化物成核模板层280之后，可热处理成核模板层280，以使成核模板层280经受退火工艺，从而改善成核模板层280的晶格的特性并降低成核模板层280中缺陷的数量。
在形成成核模板层280之后，成核模板层可在其中已进行如上讨论的在先处理步骤的相同的反应室102中经受退火工艺，所述退火工艺作为用于在基材240上形成III型氮化物半导体材料的整体HVPE工艺的一体部分。作为示例而非限制，成核模板层280所经受的退火工艺可包括在约5分钟（5min）和约15分钟（15min）之间（例如，约10min）的时间周期内使成核模板层280经受在约900°C和约1100°C之间（例如，约1000°C）的一个或多个温度和在约50Torr和约760Torr（1大气压）之间（例如，约150Torr）的压力。此外，在成核模板层280的退火期间，可使V族前体气体（例如，氨（NH3））流动通过反应室102（而没有任何III族前体气体流动通过反应室102）。
申请人已经研究用于从图7的岛260形成图8的成核模板层280的HVPE沉积工艺的某些参数，以及用于将成核模板层280退火的热处理工艺的参数如何影响成核模板层280的暴露的主表面284的表面粗糙度、成核模板层280中的缺陷的数量，以及成核模板层280的所得到的平均厚度中的每一个。图16的图表中示出了这些研究的结果。
如图16所示，已发现，在形成成核模板层280期间的相对较高的生长和退火温度产生成核模板层280的暴露的主表面284的更低的均方根（RMS）表面粗糙度。因此，根据本发明的某些实施例，可在至少约950°C的温度下进行用于形成图8的成核模板层280的HVPE沉积和退火工艺，并且可在约950°C和约1100°C之间、在约975°C和约1050°C之间，或甚至在约985°C和约1015°C之间（例如，约1000°C）的温度下进行用于形成图8的成核模板层280的HVPE沉积和退火工艺。已发现，在形成成核模板层280期间通过反应室102的相对较高流量的V族前体气体（例如，氨（NH3））产生成核模板层280的暴露的主表面284的更低的RMS表面粗糙度。因此，根据本发明的一些实施例，可进行用于形成图8的成核模板层280的HVPE沉积和退火工艺，同时使V族前体气体（例如，氨（NH3））以至少约10slm的流速流动通过反应室102。例如，V族前体气体的流速可在约10slm和约30slm之间、在约15slm和约25slm之间，或甚至在约18slm和约22slm之间（例如，约20slm）。而且，根据本发明的某些实施例，成核模板层280的暴露的主表面284的RMS表面粗糙度可以为约5.0nm或更低，或甚至低于约2.0nm或更低。
在如本文描述所制造的各种样品的成核模板层280上进行X-射线衍射（XRD）。特别地，测量（105）反射，以及测量所得到的峰的半峰全宽（FWHM）值。更低的FWHM值表示更陡的峰，以及因此表示产生反射的晶体晶格中的各自晶格参数的更小变化，这表明晶格中更少的缺陷。如图16所示，已经发现，在用于形成图8的成核模板层280的HVPE沉积和退火工艺期间的更高温度和更低压力可产生更小的FWHM值，以及因此产生成核模板层280的晶格中的改进的结晶度和/或更少的缺陷。因此，除本文以上提供的温度范围之外，可在约235Torr或更小的压力下进行用于形成图8的成核模板层280的HVPE沉积和退火工艺，并且可在约50Torr和约235Torr之间、在约120Torr和约170Torr之间，或甚至在约140Torr和约160Torr之间（例如，约150Torr）的压力下进行用于形成图8的成核模板层280的HVPE沉积和退火工艺。进一步参照图16中的XRD数据，已发现，在形成成核模板层280期间通过反应室102的相对较低流量的氢气净化气体（H2）可产生成核模板层280的晶格的改进的结晶度和/或更少的缺陷。因此，根据本发明的某些实施例，可进行用于形成图8的成核模板层280的HVPE沉积和退火工艺，同时使氢气净化气体（H2）以约15slm或更低的流速流动通过反应室102。例如，氢气净化气体的流速可在约2slm和约15slm之间、在约4slm和约12slm之间，或甚至在约6slm和约10slm之间（例如，约8slm）。
继续参考图16，进一步发现，上述相对较低的氢气净化气体（H2）的流速和相对较低的压力（其据信产生成核模板层280的晶格的改进的结晶度和/或更少的缺陷）还产生所得到的成核模板层280的增加的平均总厚度。据信这至少部分是由于反应室102中氢自由基的浓度降低而导致的成核模板层280的刻蚀减少，以及由于更低的压力而导致的在反应室102中发生的气相反应减少。
图17为示意性地表示可用于利用图1A和1B的沉积系统100沉积如图6所示的成核层250、结晶成核层250以形成如图7所示的成核材料的岛260，以及生长和聚结所述岛以形成如图8所示的结晶成核模板层280的HVPE沉积工艺的一个非限制示例。提供图17所示的沉积工艺作为示例，并且其他HVPE沉积工艺和系统也可用于进行本发明的方法的实施例。参照图17，通过描绘随时间t而变化的反应室102中的温度T来表示示例沉积工艺。如图所示，沉积工艺包括依次标记为S1至S13的十三（10）个阶段。下表1中提供了全部13个阶段S1至S13中的每一个的沉积工艺的非限制示例的工艺参数。
如图7和表1所示，阶段S1为稳定化阶段，在该阶段期间，工件基材106被加热至并稳定在400°C的温度T1和200Torr的压力下，同时使净化气体流动通过反应室102。净化气体包括流速为15标准升/分钟（slm）的N2和流速为2slm的H2。
斜变阶段S2开始于时刻t2并延续4.5min的持续时间。在斜变阶段S2期间，从温度T1到1100°C的温度T2以基本上恒定的斜变速率稳定并连续地加热反应室102。在斜变阶段S2期间，反应室102中的压力保持在200Torr下。在斜变阶段S2期间，使包括流速为5slm的N2和流速为22slm的H2的净化气体经过反应室102。
烘培阶段S3开始于时刻t2并延续10min的持续时间。烘培阶段用于在生长基材的上生长表面上沉积之前清洗和修复所述上生长表面。在烘培阶段S3期间，反应室102保持在1100°C的温度T2和200Torr的压力下。在烘培阶段S3期间，使包括流速为5slm的N2和流速为22slm的H2的净化气体经过反应室102。
斜变阶段S4开始于时刻t3并延续4min的持续时间。在斜变阶段S4期间，从温度T2到570°C的温度T3以基本上恒定的斜变速率稳定并连续地冷却反应室102。在斜变阶段S4期间，反应室102中的压力保持在200Torr下。在斜变阶段S4期间，将包括流速为5slm的N2和流速为22slm的H2的净化气体经过反应室102。
稳定化阶段S5开始于时刻t4并延续3min的持续时间。在稳定化阶段S5期间，反应室中的温度保持在570°C下，反应室102中的压力保持在200Torr，并且使包括流速为5slm的N2和流速为18slm的H2的净化气体流动通过反应室102。
成核阶段S6开始于时刻t5并延续60sec的持续时间。成核阶段S6用于在生长基材240上沉积成核层250，如之前参照图5和6所描述。在成核阶段S6期间，反应室102中的温度保持在570°C下，反应室102中的压力保持在200Torr下。在成核阶段S6期间，使包括流速为6slm的N2和流速为18slm的H2的净化气体流动通过反应室102。使包括NH3的V族源气体以2slm的流速流动通过反应室102，并使包括GaCl3的III族前体气体以51标准立方厘米/分钟（sccm）的流速流入反应室。
斜变阶段S7开始于时刻t6并延续4min的持续时间。在斜变阶段S7期间，从温度T3到1050°C的温度T4以基本上恒定的斜变速率稳定并连续地加热反应室102。在斜变阶段S7期间，反应室102中的压力保持在200Torr下。在斜变阶段S7期间，使包括流速为2slm的N2和流速为21slm的H2的净化气体经过反应室102。在斜变阶段S7期间，使包括NH3的V族源气体以6slm的流速流动通过反应室102。
结晶阶段S8开始于时刻t7并延续3.5min的持续时间。结晶阶段S8用于退火和结晶生长基材240上的成核层250并形成成核材料的岛260，如以上参照图6和7所描述。在结晶阶段S8期间，反应室102中的温度保持在1050°C下，反应室102中的压力保持在200Torr下。在成核阶段S6期间，使包括流速为2slm的N2和流速为21slm的H2的净化气体流动通过反应室102。在结晶阶段S8期间，使包括NH3的V族源气体以6slm的流速流动通过反应室102。
斜变阶段S9开始于时刻t8并延续20sec的持续时间。在斜变阶段S9期间，从温度T4到1000°C的温度T5以基本上恒定的斜变速率稳定并连续地冷却反应室102。在斜变阶段S9期间，反应室102中的压力从200Torr下降到150Torr。在斜变阶段S9期间，使包括流速为2slm的N2和流速为21slm的H2的净化气体经过反应室102。在斜变阶段S7期间，使包括NH3的V族源气体以6slm的流速流动通过反应室102。
聚结阶段S10开始于时刻t9并延续10min的持续时间。聚结阶段S10用于生长和聚结成核材料的岛260以形成成核模板层280，如之前参照图7和8所描述。在聚结阶段S10期间，反应室102中的温度保持在1000°C下，反应室102中的压力保持在150Torr下。在退火阶段S10期间，使包括流速为12slm的N2和流速为4slm的H2的净化气体流动通过反应室102。使包括NH3的V族源气体以20slm的流速流动通过反应室102，并使包括GaCl3的III族前体气体以51标准立方厘米/分钟（sccm）的流速流入反应室。
退火阶段S11开始于时刻t10并延续10min的持续时间。退火阶段S11用于将成核模板层280退火，如之前参照图8所描述。在退火阶段S11期间，反应室102中的温度保持在1000°C下，反应室102中的压力保持在150Torr下。在退火阶段S11期间，使包括流速为12slm的N2和流速为4slm的H2的净化气体流动通过反应室102。在退火阶段S11期间，使包括NH3的V族源气体以20slm的流速流动通过反应室102。
斜变阶段S12开始于时刻t11并延续4.5min的持续时间。在斜变阶段S12期间，从温度T5到400°C的温度T6以基本上恒定的斜变速率稳定并连续地冷却反应室102。在斜变阶段S12期间，反应室102中的压力保持在500Torr下。在斜变阶段S12期间，将包括流速为2slm的N2和流速为21slm的H2的净化气体经过反应室102。在斜变阶段S12期间，使包括NH3的V族源气体以12slm的流速流动通过反应室102。
稳定化阶段S13开始于时刻t12并延续2min的持续时间。在稳定化阶段S5期间，反应室中的温度保持在400°C下，反应室102中的压力保持在500Torr下，并且使包括流速为2slm的N2和流速为21slm的H2的净化气体流动通过反应室102。在稳定化阶段S13期间，使包括NH3的V族源气体以12slm的流速流动通过反应室102。
参照图8，成核模板层280用于使主体III族氮化物半导体材料能够在基材240上沉积至理想的平均总厚度，同时将沉积的主体III族氮化物半导体材料的缺陷密度保持在理想浓度下。由于基材240的材料242和待沉积于基材240上的主体III族氮化物半导体材料的晶格结构之间的差异（该差异在本领域中通常被称为“晶格失配”），如果主体III族氮化物半导体材料将被直接沉积在基材240的暴露的主表面244上，主体III族氮化物半导体材料的晶体结构可能包含相对较高的不希望的浓度的缺陷（例如，位错）。因此，在基材240和主体III族氮化物半导体材料之间提供成核模板层280，以试图抑制基材240和上方的主体III族氮化物半导体材料之间的晶格失配效应。换句话说，成核模板层280可用于缓冲基材240和待沉积在基材240上的主体III族氮化物半导体材料之间的晶格失配，并且这种成核模板层280在本领域中还被称为“缓冲层”。而且，成核模板层280可用作籽晶层以在成核模板层280上成核生长主体III族氮化物半导体材料，并且这种成核模板层280在本领域中还被称为“籽晶”层。
在沉积成核层250之后，结晶成核层250以形成成核材料的岛260，并且生长和聚结岛260以形成结晶成核模板层280，如之前参照图5至8所描述，可在结晶成核模板层280上生长III族氮化物半导体材料的一个或多个过生长层，如以下参照图9和10所描述。
参照图9，在形成成核模板层280之后，可利用HVPE工艺将III族氮化物半导体材料290的第一过生长层成核并沉积到成核模板层280的暴露的主表面284上。虽然在图9的简化图中的成核模板层280和III族氮化物半导体材料290的第一过生长层之间的离散边界是可见的，但应当注意，在某些实施例中，成核模板层280和III族氮化物半导体材料290的过生长层可具有至少基本上相同的组成，并且难以或不可能观察或者识别成核模板层280和III族氮化物半导体材料290的过生长层之间的任何离散边界。
III族氮化物半导体材料290的第一过生长层可包括横向生长层。换句话说，用于生长III族氮化物半导体材料290的层的HVPE沉积工艺可被调整成使得横向方向（即，平行于基材240的生长表面244）上的生长比竖直方向（即，垂直于基材240的生长表面244）上的生长更快。这种横向生长可通过选择生长条件建立，以有利于向峰282的成角度的面262而不是平行于上表面244取向的任何表面增加材料，所述成角度的面262以相对于生长基材240的上表面244的锐角取向。可从成核模板层280的峰282的成角度的面262进行III族氮化物半导体材料290的过生长层的横向生长，直到生长的III族氮化物半导体材料聚结而形成图9中所示的III族氮化物半导体材料290的第一过生长层。如图9所示，III族氮化物半导体材料290的第一过生长层可具有基本上平面的上表面292。
一般而言，III族氮化物材料的横向生长和竖直生长的相对速度可受到生长温度、工艺气体中的V族前体与III族前体的比例、载气物种的组成，以及反应室中的压力的影响。例如，可通过增加的沉积温度、增加的V族与III族前体的比例、更大的N2/H2比，以及例如约760Torr（1大气压）或更低的降低的沉积压力中的至少一个来提高横向生长。
III族氮化物材料从成角度的面262横向生长可导致源自成核模板层280的III族氮化物材料中的穿透位错270在横向方向上弯折或弯曲。如本文之前所述，当一个或多个穿透位错270随着III族氮化物材料在成核模板层280的峰282之间聚结而彼此会合时，那些穿透位错270可彼此结合和湮没，从而使得III族氮化物半导体材料290的第一过生长层中的穿透位错270的浓度降低。图9示出了一些穿透位错270，这些穿透位错270已彼此结合和湮没，使得它们不传播至III族氮化物半导体材料290的第一过生长层的暴露的主表面292。因此，根据本发明的某些实施例，在III族氮化物半导体材料290的第一过生长层的暴露的主表面292处的穿透位错密度可小于约5x109cm-2、小于约5x108cm-2，或甚至小于约1x107cm-2。
参照图10，在形成III族氮化物半导体材料290的第一过生长层（如图9所示）之后，可改变反应室102中的HVPE生长条件以有利于在竖直方向上的生长，并且可在III族氮化物半导体材料290的第一过生长层上生长主体III族氮化物半导体材料296的第二过生长层。虽然在图10的简化图中的III族氮化物半导体材料290的第一过生长层和主体III族氮化物半导体材料296的第二过生长层之间的离散边界是可见的，但应当注意，在某些实施例中，这些材料层具有基本上相同的组成，并且难以或不可能观察或者识别所述材料层之间的离散边界。如图10所示，在III族氮化物半导体材料290的第一过生长层的表面292处的穿透位错可以在竖直方向上传播至主体III族氮化物半导体材料296的第二过生长层的暴露的主表面298。
作为示例而非限制，主体III族氮化物半导体材料296的第二过生长层可被沉积到至少约5微米（5μm）、至少约7微米（7μm）、至少约10微米（10μm）、至少约20微米（20μm），或甚至至少约30微米（30μm）的平均总厚度T2。根据本发明的实施例制造的成核模板层280和III族氮化物半导体材料290的第一过生长层的存在可使主体III族氮化物半导体材料296的第二过生长层能够沉积到这种平均总厚度T2，并同时保持主体III族氮化物半导体材料296的第二过生长层的暴露的主表面298处的主体III族氮化物半导体材料296的第二过生长层的位错密度低于约5x109cm-2、低于约5x108cm-2，或甚至低于约1x107cm-2。而且，本发明的方法的实施例可使待如本文所描述制造的主体III族氮化物半导体材料296的第二过生长层基本上没有结构裂纹，并且在主体III族氮化物半导体材料296的第二过生长层中没有分层区域。
如本文所述，相对于之前已知的方法，本发明的至少某些实施例能够使直接在非同质基材（例如，蓝宝石）上制造的III族氮化物半导体材料（例如，GaN）达到更高的厚度并具有更低的缺陷密度。
在下文中描述本发明的另外的非限制性示例实施例。
实施例1：一种利用金属三氯化物前体和金属四氯化物前体中的至少一种在基材上沉积III族氮化物半导体材料的方法，所述方法包括：在成核HVPE工艺阶段中，在基材表面上沉积III族氮化物半导体材料的层以形成具有纳米结构的成核层，所述成核层包括至少一些纤锌矿微晶和一些非晶III族氮化物半导体材料；将所述成核层退火以在基材表面上形成至少基本上纤锌矿成核材料的晶岛；在聚结HVPE工艺阶段中，生长和聚结至少基本上纤锌矿成核材料的岛以形成至少基本上覆盖基材表面的至少基本上纤锌矿成核材料的成核模板层；以及在另外的HVPE工艺阶段中在至少基本上纤锌矿成核材料的成核模板层上沉积另外的III族氮化物半导体材料。
实施例2：根据实施例1所述的方法，其进一步包括在基材表面上形成外延成核材料的晶岛以具有峰形。
实施例3：根据实施例1或实施例2所述的方法，其中将所述成核层退火以在基材表面上形成外延成核材料的晶岛包括在约900°C和约1300°C之间的温度下将所述成核层退火。
实施例4：根据实施例3所述的方法，其中在约900°C和约1300°C之间的温度下将所述成核层退火包括在约1025°C和约1100°C之间的温度下将所述成核层退火。
实施例5：根据实施例4所述的方法，其中在约1025°C和约1100°C之间的温度下将所述成核层退火包括在约1040°C和约1070°之间的温度下将所述成核层退火。
实施例6：根据实施例5所述的方法，其中在约1040°C和约1070°C之间的温度下将所述成核层退火包括在约1050°C的温度下将所述成核层退火。
实施例7：根据实施例1至6中任一项所述的方法，其中将所述成核层退火以在基材表面上形成外延成核材料的晶岛包括在约50Torr和约760Torr（1大气压）之间的压力下将所述成核层退火。
实施例8：根据实施例7所述的方法，其中在约50Torr和约760Torr（1大气压）之间的压力下将所述成核层退火包括在约200Torr的压力下将所述成核层退火。
实施例9：根据实施例1至7中任一项所述的方法，其进一步包括在成核HVPE工艺阶段中在约400°C和约700°C之间的温度下在基材表面上沉积III族氮化物半导体材料的层。
实施例10：根据实施例9所述的方法，其中在成核HVPE工艺阶段中在约400°C和约700°C之间的温度下在基材表面上沉积III族氮化物半导体材料的层包括在成核HVPE工艺阶段中在约570°C的温度下在基材表面上沉积III族氮化物半导体材料的层。
实施例11：根据实施例1至10中任一项所述的方法，其进一步包括在成核HVPE工艺阶段中在约50Torr和约760Torr（1大气压）之间的压力下在基材表面上沉积III族氮化物半导体材料的层。
实施例12：根据实施例11所述的方法，其中在成核HVPE工艺阶段中在约50Torr和约760Torr（1大气压）之间的压力下在基材表面上沉积III族氮化物半导体材料的层包括在成核HVPE工艺阶段中在约200Torr的压力下在基材表面上沉积III族氮化物半导体材料的层。
实施例13：根据实施例1至12中任一项所述的方法，其进一步包括在聚结HVPE工艺阶段中在约900°C和约1100°C之间的温度下生长和聚结所述外延成核材料的岛。
实施例14：根据实施例13所述的方法，其进一步包括在聚结HVPE工艺阶段中在约975°C和约1050°C之间的温度下生长和聚结所述外延成核材料的岛。
实施例15：根据实施例14所述的方法，其进一步包括在聚结HVPE工艺阶段中在约985°C和约1015°C之间的温度下生长和聚结所述外延成核材料的岛。
实施例16：根据实施例1至15中任一项所述的方法，其进一步包括在聚结HVPE工艺阶段中在约100Torr和约760Torr（1大气压）之间的压力下生长和聚结所述外延成核材料的岛。
实施例17：根据实施例16所述的方法，其进一步包括在聚结HVPE工艺阶段中在约200Torr的压力下生长和聚结所述外延成核材料的岛。
实施例18：根据实施例1至17中任一项所述的方法，其进一步包括在生长和聚结所述外延成核材料的岛之后，将所述外延成核材料的成核模板层退火。
实施例19：根据实施例1至18中任一项所述的方法，其进一步包括选择III族氮化物半导体材料以包括氮化镓。
实施例20：根据实施例1至19中任一项所述的方法，其进一步包括选择基材以包括蓝宝石。
实施例21：一种包括根据实施例1至20中任一项所述的方法所形成的III族氮化物成核材料的成核模板层的结构。
实施例22：根据实施例21所述的结构，其进一步包括在所述III族氮化物半导体材料的成核模板层上的主体III族氮化物半导体材料。
实施例23：根据实施例22所述的结构，其中所述主体III族氮化物半导体材料至少基本上没有结构裂纹。
实施例24：根据实施例22或实施例23所述的结构，其中所述主体III族氮化物半导体材料至少基本上没有分层区域。
实施例25：一种通过实施例1至20中任一项所述的方法所形成的中间结构。

Claims (24)

1.一种利用金属三氯化物前体和金属四氯化物前体中的至少一个在基材上沉积III族氮化物半导体材料的方法，包括：
在成核HVPE工艺阶段中利用金属三氯化物前体和金属四氯化物前体中的至少一个在基材表面上沉积III族氮化物半导体材料的层，以形成具有纳米结构的成核层，所述成核层包括至少一些纤锌矿微晶和一些非晶III族氮化物半导体材料；
将所述成核层退火，以在所述基材表面上形成纤锌矿成核材料的晶岛；
在聚结HVPE工艺阶段中生长和聚结所述纤锌矿成核材料的岛，以形成覆盖所述基材表面的纤锌矿成核材料的成核模板层；
在另外的HVPE工艺阶段中在所述纤锌矿成核材料的成核模板层上沉积另外的III族半导体材料；以及
选择和调整成核HVPE工艺阶段的参数以及所述成核层的退火的参数，以优先形成具有峰形而不是平台形的晶岛。
2.根据权利要求1所述的方法，其中将所述成核层退火以在所述基材表面上形成外延成核材料的晶岛包括在900℃和1300℃之间的温度下将所述成核层退火。
3.根据权利要求2所述的方法，其中在900℃和1300℃之间的温度下将所述成核层退火包括在1025℃和1100℃之间的温度下将所述成核层退火。
4.根据权利要求3所述的方法，其中在1025℃和1100℃之间的温度下将所述成核层退火包括在1040℃和1070℃之间的温度下将所述成核层退火。
5.根据权利要求4所述的方法，其中在1040℃和1070℃之间的温度下将所述成核层退火包括在1050℃的温度下将所述成核层退火。
6.根据权利要求1至5中任一项所述的方法，其中将所述成核层退火以在所述基材表面上形成外延成核材料的晶岛包括在100Torr和760Torr之间的压力下将所述成核层退火。
7.根据权利要求6所述的方法，其中在100Torr和760Torr之间的压力下将所述成核层退火包括在200Torr的压力下将所述成核层退火。
8.根据权利要求1所述的方法，其进一步包括在成核HVPE工艺阶段中在400℃和700℃之间的温度下在所述基材表面上沉积所述III族氮化物半导体材料的层。
9.根据权利要求8所述的方法，其中在成核HVPE工艺阶段中在400℃和700℃之间的温度下在所述基材表面上沉积所述III族氮化物半导体材料的层包括在成核HVPE工艺阶段中在570℃的温度下在所述基材表面上沉积所述III族氮化物半导体材料的层。
10.根据权利要求1所述的方法，其进一步包括在成核HVPE工艺阶段中在50Torr和760Torr之间的压力下在所述基材表面上沉积所述III族氮化物半导体材料的层。
11.根据权利要求10所述的方法，其中在成核HVPE工艺阶段中在50Torr和760Torr之间的压力下在所述基材表面上沉积所述III族氮化物半导体材料的层包括在成核HVPE工艺阶段中在200Torr的压力下在所述基材表面上沉积所述III族氮化物半导体材料的层。
12.根据权利要求2所述的方法，其进一步包括在聚结HVPE工艺阶段中在900℃和1100℃之间的温度下生长和聚结所述外延成核材料的岛。
13.根据权利要求12所述的方法，其进一步包括在聚结HVPE工艺阶段中在975℃和1050℃之间的温度下生长和聚结所述外延成核材料的岛。
14.根据权利要求13所述的方法，其进一步包括在聚结HVPE工艺阶段中在985℃和1015℃之间的温度下生长和聚结所述外延成核材料的岛。
15.根据权利要求14所述的方法，其进一步包括在聚结HVPE工艺阶段中在100Torr和760Torr之间的压力下生长和聚结所述外延成核材料的岛。
16.根据权利要求15所述的方法，其进一步包括在聚结HVPE工艺阶段中在200Torr的压力下生长和聚结所述外延成核材料的岛。
17.根据权利要求16所述的方法，其进一步包括在生长和聚结所述外延成核材料的岛之后，将所述外延成核材料的成核模板层退火。
18.根据权利要求1所述的方法，其进一步包括选择III族氮化物半导体材料以包括氮化镓。
19.根据权利要求1所述的方法，其进一步包括选择基材以包括蓝宝石。
20.一种包括根据权利要求1至19中任一项所述的方法所形成的III族氮化物成核材料的成核模板层的结构。
21.根据权利要求20所述的结构，其进一步包括在所述III族氮化物半导体材料的成核模板层上的主体III族氮化物半导体材料。
22.根据权利要求21所述的结构，其中所述主体III族氮化物半导体材料没有结构裂纹。
23.根据权利要求21或权利要求22所述的结构，其中所述主体III族氮化物半导体材料没有分层区域。
24.一种通过在权利要求1至19中任一项所述的方法所形成的中间结构。
CN201180056302.5A 2010-11-23 2011-11-23 用于利用hvpe工艺异质外延沉积iii族氮化物半导体材料的改进的模板层 Expired - Fee Related CN103238203B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US41654210P 2010-11-23 2010-11-23
US61/416,542 2010-11-23
FR1060264A FR2968830B1 (fr) 2010-12-08 2010-12-08 Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
FR1060264 2010-12-08
PCT/EP2011/070772 WO2012069521A1 (en) 2010-11-23 2011-11-23 Improved template layers for heteroepitaxial deposition of iii nitride semiconductor materials using hvpe processes

Publications (2)

Publication Number Publication Date
CN103238203A CN103238203A (zh) 2013-08-07
CN103238203B true CN103238203B (zh) 2016-04-20

Family

ID=44071006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180056302.5A Expired - Fee Related CN103238203B (zh) 2010-11-23 2011-11-23 用于利用hvpe工艺异质外延沉积iii族氮化物半导体材料的改进的模板层

Country Status (8)

Country Link
US (1) US9076666B2 (zh)
JP (1) JP5895279B2 (zh)
KR (1) KR20130141592A (zh)
CN (1) CN103238203B (zh)
DE (1) DE112011103882T5 (zh)
FR (1) FR2968830B1 (zh)
TW (1) TWI533355B (zh)
WO (1) WO2012069521A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
WO2015002782A1 (en) 2013-07-02 2015-01-08 Ultratech, Inc Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
JP6419194B2 (ja) * 2013-09-23 2018-11-07 ウルトラテック インク シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法
CN107227490B (zh) * 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法
WO2019123954A1 (ja) * 2017-12-21 2019-06-27 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
JP7157953B2 (ja) * 2017-12-21 2022-10-21 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
US11466384B2 (en) * 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US11705322B2 (en) 2020-02-11 2023-07-18 Slt Technologies, Inc. Group III nitride substrate, method of making, and method of use
KR20240006627A (ko) * 2021-05-07 2024-01-15 더 리젠츠 오브 더 유니버시티 오브 미시간 에피택셜 질화물 강유전체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
CN100509821C (zh) * 2004-10-05 2009-07-08 罗门哈斯电子材料有限公司 沉积iiia族金属的薄膜的方法
JP5677988B2 (ja) * 2009-03-03 2015-02-25 ソイテック ガスインジェクタを備えたｃｖｄシステム用のガスインジェクタ

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2682253A1 (fr) 1991-10-07 1993-04-09 Commissariat Energie Atomique Sole chauffante destinee a assurer le chauffage d'un objet dispose a sa surface et reacteur de traitement chimique muni de ladite sole.
FR2682047B1 (fr) 1991-10-07 1993-11-12 Commissariat A Energie Atomique Reacteur de traitement chimique en phase gazeuse.
US5972790A (en) 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
US6121140A (en) 1997-10-09 2000-09-19 Tokyo Electron Limited Method of improving surface morphology and reducing resistivity of chemical vapor deposition-metal films
US6090705A (en) 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
US6179913B1 (en) 1999-04-16 2001-01-30 Cbl Technologies, Inc. Compound gas injection system and methods
JP3982788B2 (ja) 2000-09-14 2007-09-26 独立行政法人理化学研究所 半導体層の形成方法
KR101023034B1 (ko) 2002-05-07 2011-03-24 에이에스엠 아메리카, 인코포레이티드 절연체상 실리콘 구조 및 방법
JP5288707B2 (ja) 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR20060039915A (ko) 2003-07-30 2006-05-09 에이에스엠 아메리카, 인코포레이티드 완화된 실리콘 게르마늄 층의 에피택셜 성장
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
KR20090018106A (ko) * 2006-05-09 2009-02-19 더 리전츠 오브 더 유니버시티 오브 캘리포니아 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
US7785995B2 (en) 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20080026149A1 (en) 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
US20100242835A1 (en) 2006-06-09 2010-09-30 S.O.I.T.E.C. Silicon On Insulator Technologies High volume delivery system for gallium trichloride
WO2008064080A1 (en) 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies High volume delivery system for gallium trichloride
US8382898B2 (en) 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
WO2008127425A2 (en) 2006-11-22 2008-10-23 S.O.I.Tec Silicon On Insulator Technologies Abatement of reaction gases from gallium nitride deposition
WO2008064109A2 (en) 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Equipment for high volume manufacture of group iii-v semiconductor materials
KR101330156B1 (ko) 2006-11-22 2013-12-20 소이텍 삼염화 갈륨 주입 구조
EP2094406B1 (en) 2006-11-22 2015-10-14 Soitec Method, apparatus and gate valve assembly for forming monocrystalline group iii-v semiconductor material
WO2008141324A2 (en) 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of epitaxially-grown semiconductor materials
FR2917232B1 (fr) 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
EP2171748A1 (en) 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
JP4945725B2 (ja) * 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法
US20100244203A1 (en) 2007-11-15 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
CN101903563A (zh) 2007-12-20 2010-12-01 硅绝缘体技术有限公司 用于大规模制造半导体材料的原位反应室清洁处理方法
CN101849042B (zh) 2007-12-20 2014-06-18 硅绝缘体技术有限公司 向外延生长基片输送前体气体的装置
CN101918611B (zh) 2008-02-27 2012-09-26 硅绝缘体技术有限公司 Cvd反应器中气态前体的热化
WO2009139793A1 (en) 2008-05-14 2009-11-19 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of group iii-nitride materials and structures produced by the methods
US9048169B2 (en) 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
KR101236211B1 (ko) 2008-08-27 2013-02-25 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
WO2010023516A1 (en) 2008-08-28 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Uv absorption based monitor and control of chloride gas stream
US8367520B2 (en) 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US8692260B2 (en) 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8329565B2 (en) 2008-11-14 2012-12-11 Soitec Methods for improving the quality of structures comprising semiconductor materials
US8247314B2 (en) 2008-11-14 2012-08-21 Soitec Methods for improving the quality of structures comprising semiconductor materials
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US8178427B2 (en) 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
WO2011004211A1 (en) 2009-07-08 2011-01-13 S.O.I.Tec Silicon On Insulator Technologies Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane
JP2012531052A (ja) 2009-07-17 2012-12-06 ソイテック 亜鉛、シリコン、および、酸素に基づいた結合層を用いて結合する方法および対応する構造
EP2457257B9 (en) 2009-07-20 2014-03-26 Soitec Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures
TWI442455B (zh) 2010-03-29 2014-06-21 Soitec Silicon On Insulator Iii-v族半導體結構及其形成方法
US20110305835A1 (en) 2010-06-14 2011-12-15 S.O.I.Tec Silicon On Insulator Technologies Systems and methods for a gas treatment of a number of substrates
US8486192B2 (en) 2010-09-30 2013-07-16 Soitec Thermalizing gas injectors for generating increased precursor gas, material deposition systems including such injectors, and related methods
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US20130052806A1 (en) 2011-08-22 2013-02-28 Soitec Deposition systems having access gates at desirable locations, and related methods
US20130052333A1 (en) 2011-08-22 2013-02-28 Soitec Deposition systems having reaction chambers configured for in-situ metrology and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
CN100509821C (zh) * 2004-10-05 2009-07-08 罗门哈斯电子材料有限公司 沉积iiia族金属的薄膜的方法
JP5677988B2 (ja) * 2009-03-03 2015-02-25 ソイテック ガスインジェクタを備えたｃｖｄシステム用のガスインジェクタ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Direct observation of formation of threading dislocations from stacking faults in GaN layer grown on (0001)sapphire;MENG F Y;《SCRI PTA MATERIALIA》;20101015;93-96 *
Vapor phase epitaxy of GaN using GaCL3N2 and NH3N2;LEE;《JOURNAL OF CRYSTAL GROWTH 》;19961202;689-696 *

Also Published As

Publication number Publication date
US20140217553A1 (en) 2014-08-07
JP2014500218A (ja) 2014-01-09
JP5895279B2 (ja) 2016-03-30
US9076666B2 (en) 2015-07-07
TW201232614A (en) 2012-08-01
CN103238203A (zh) 2013-08-07
WO2012069521A1 (en) 2012-05-31
FR2968830A1 (fr) 2012-06-15
TWI533355B (zh) 2016-05-11
FR2968830B1 (fr) 2014-03-21
KR20130141592A (ko) 2013-12-26
DE112011103882T5 (de) 2013-08-22

Similar Documents

Publication Publication Date Title
CN103238203B (zh) 用于利用hvpe工艺异质外延沉积iii族氮化物半导体材料的改进的模板层
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US7906411B2 (en) Deposition technique for producing high quality compound semiconductor materials
JP5334377B2 (ja) シリコン基板上にｉｉｉ族窒化物材料を積層するための方法
TWI502629B (zh) 增進ｉｉｉ族氮化物緩衝層之生長的方法
US9023721B2 (en) Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
US20080050889A1 (en) Hotwall reactor and method for reducing particle formation in GaN MOCVD
TW200924854A (en) Multi-gas spiral channel showerhead
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
CN103548116B (zh) 用于预处理iii族氮化物沉积的方法
CN103221586B (zh) 在金属氮化物生长模板层上形成块状iii族氮化物材料的方法以及由所述方法形成的结构体
TW200917340A (en) Parasitic particle suppression in the growth of III-V nitride films using MOCVD and HVPE
CN103548124A (zh) 改善的iii族氮化物半导体生长的方法
TW201248695A (en) Device and method for large-scale deposition of semi-conductor layers with gas-separated hcl-feeding
CN103237929B (zh) 用于形成iii族氮化物材料的方法以及通过该方法形成的结构
TW201250790A (en) Device and method for depositing semi-conductor layers while adding HCL for surpressing parasitic growth
TWI546981B (zh) A gallium nitride template substrate manufacturing method and a gallium nitride template substrate
KR102165760B1 (ko) Hvpe반응기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420

Termination date: 20181123

CF01 Termination of patent right due to non-payment of annual fee