CN103227160A - 一种混合的表面镀层及其制造方法 - Google Patents

一种混合的表面镀层及其制造方法 Download PDF

Info

Publication number
CN103227160A
CN103227160A CN2013100849822A CN201310084982A CN103227160A CN 103227160 A CN103227160 A CN 103227160A CN 2013100849822 A CN2013100849822 A CN 2013100849822A CN 201310084982 A CN201310084982 A CN 201310084982A CN 103227160 A CN103227160 A CN 103227160A
Authority
CN
China
Prior art keywords
coating
overlay
surface coating
mixing
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100849822A
Other languages
English (en)
Other versions
CN103227160B (zh
Inventor
刘海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310084982.2A priority Critical patent/CN103227160B/zh
Publication of CN103227160A publication Critical patent/CN103227160A/zh
Application granted granted Critical
Publication of CN103227160B publication Critical patent/CN103227160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Paints Or Removers (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

本发明公开了一种混合的表面镀层及其制造方法。所述混合的表面镀层包括形成在多个电连接件上的多个镀层,其中,所述多个镀层包括两种或两种以上的不同的镀层。根据本发明的混合的表面镀层具有高焊接可靠性。

Description

一种混合的表面镀层及其制造方法
技术领域
本发明涉及一种混合的表面镀层及其制造方法,具体地说,涉及一种高焊接可靠性的混合的表面镀层及其制造方法。
背景技术
在电子产品的封装和组装过程中,通常需要通过焊料进行连接,常用的芯片焊接方法例如芯片到印刷电路板的倒装焊(flip chip)、BGA封装产品到电路板的SMT等等。
在被焊料所连接的印刷电路板表面上通常形成有一些特定的涂层,例如,铜表面电镀Ni/Au,或者铜表面涂覆有机保护焊膜(OSP)等。这些表面镀层的作用包括防止电路板的铜氧化、提高与焊料结合的可靠性等等。在同一个器件中,用作同一类型互连的所有焊盘通常仅采用一种表面镀层。
然而,采用不同的表面镀层,焊料的焊接可靠性不同。例如,如果采用Ni/Au镀层,则焊接在热循环(Thermal cycle)的环境下的可靠性较好,而跌落(Drop)可靠性较差。如果使用OSP镀层,则相反,跌落可靠性较好,而热循环可靠性较差。因此,现有技术的电子产品难以确保在不同的环境下均具有良好的可靠性。
发明内容
本发明的一方面提供了一种混合的表面镀层,所述混合的表面镀层包括形成在多个电连接件上的多个表面镀层,其中,所述多个表面镀层包括两种或两种以上的不同的表面镀层。其中,所述不同的表面镀层具有不同的性质,其中,所述不同的表面镀层中的一部分表面镀层具有优异的热循环可靠性,所述不同的表面镀层中的另一部分表面镀层具有优异的跌落可靠性。
根据本发明的另一方面,具有优异的热循环可靠性的表面镀层可包括Ni/Au镀层,具有优异的跌落可靠性的表面镀层可包括有机保护焊膜(OSP)镀层。
根据本发明的另一方面,表面镀层可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd及它们的混合镀层。
根据本发明的另一方面,所述多个电连接件可包括芯片上的焊盘,PCB上的焊盘和/或引线框架的引脚。
根据本发明的另一方面,具有优异的热循环可靠性的表面镀层可分布在芯片的边缘部分。
根据本发明的另一方面,在电子装置的每个角落处可形成至少两个电连接件,所述至少两个电连接件可具有至少一个第一表面镀层和与第一表面镀层不同的至少一个第二表面镀层。
根据本发明的另一方面,电连接件可以是用于同一种互连的不同的焊盘。
本发明的另一方面提供了一种混合的表面镀层的制造方法,该方法包括下述步骤:在Cu层表面的阻焊剂(PSR)中形成多个开口,以暴露Cu层;在形成有开口的PSR上涂覆光刻胶;对光刻胶进行曝光和显影,以暴露PSR中的多个开口中的一部分开口;在暴露的开口中涂覆第一表面镀层;去除剩余的光刻胶,以暴露PSR的多个开口中的另一部分开口;在所述另一部分开口中涂覆与第一表面镀层不同的第二表面镀层。第一表面镀层和第二表面镀层具有不同的性质,其中,第一表面镀层具有优异的热循环可靠性,第二表面镀层具有优异的跌落可靠性。
根据本发明的另一方面,所述方法还可包括重复地执行曝光和显影的步骤,从而可在PSR中的多个开口中形成更多种不同的镀层。
根据本发明的另一方面,第一表面镀层可包括Ni/Au镀层,第二表面镀层可包括OSP镀层。
根据本发明的另一方面,第一表面镀层可分布在芯片的边缘部分。
根据本发明的另一方面,电子装置的每个角落处可形成至少两个电连接件,所述至少两个电连接件可具有至少一个第一表面镀层和至少一个第二表面镀层。
附图说明
通过下面结合附图进行的对实施例的描述,本发明的上述和/或其他目的和优点将会变得更加清楚,其中:
图1是示出根据本发明第一示例性实施例的混合的表面镀层的示意图;
图2A至图2F是示出根据本发明第一示例性实施例的混合的表面镀层的制造方法的流程图;
图3是示出根据本发明第二示例性实施例的混合的表面镀层的示意图;
图4是示出根据本发明第三示例性实施例的混合的表面镀层的示意图;
图5是示出根据本发明第四示例性实施例的混合的表面镀层的示意图;
图6是示出根据本发明第五示例性实施例的混合的表面镀层的示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例,本领域普通技术人员应当理解,提供这些示例性实施例使得本公开将是彻底的和完全的,并将把本发明的原理充分地传达给本领域普通技术人员,而不应将本发明解释为局限于示出的示例性实施例。
图1是示出根据本发明第一示例性实施例的混合的表面镀层的示意图。参照图1,根据本发明第一示例性实施例的混合的表面镀层包括形成在多个电连接件上的多个镀层,其中,所述多个镀层包括两种或两种以上的不同的镀层。虽然在图1中示出的电连接件是形成在基板上的多个焊盘,然而本发明不限于此,电连接件可以是各种用于电连接的器件。例如,根据本发明的其它实施例,电连接件可以是引脚等。根据本发明的一个实施例,电连接件可以是用于同一种互连的不同的焊盘。
根据本发明的一个实施例,表面镀层可具有不同的性质,例如,一些表面镀层在热循环的环境下可具有优异的可靠性,另一些表面镀层可具有优异的跌落可靠性。
具有优异的热循环可靠性的表面镀层可包括Ni/Au镀层(即,Ni与Au的层叠结构,下同),具有优异的跌落可靠性的表面镀层可包括有机保护焊膜(OSP)镀层。然而本发明的实施例不限于此,表面镀层的类型还可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd以及它们的混合镀层等。
由于各个电连接件具有不同的表面镀层,因此可以确保在不同的环境下均能确保优异的焊接可靠性。例如,由于Ni/Au镀层具有优异的热循环可靠性,并且OSP具有优异的跌落可靠性,因此可在不同的环境下确保焊接的可靠性。
图2A至图2F是示出根据本发明第一示例性实施例的混合的表面镀层的制造方法的流程图。参照图2A至图2F,混合的表面镀层的制造方法可包括下述步骤:在Cu层表面的阻焊剂(PSR)中形成多个开口,以暴露Cu层(图2A);在形成有开口的PSR上涂覆光刻胶(光致抗蚀剂)(图2B);对光刻胶进行曝光和显影,以暴露PSR中的多个开口中的一部分开口(图2C);在暴露的开口中涂覆第一表面镀层(图2D);去除剩余的光刻胶,以暴露PSR的多个开口中的另一部分开口(图2E);在所述另一部分开口中涂覆第二表面镀层。
第一表面镀层与第二表面镀层不同,并且第一表面镀层与第二表面镀层具有不同的镀层性质。例如,第一表面镀层可以是具有优异的跌落可靠性的OSP镀层,第二表面镀层可以是具有优异的热循环可靠性的Ni/Au镀层。然而本发明的实施例不限于此,表面镀层的类型还可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd以及它们的混合镀层等。
虽然图2A至图2F中仅示出了在电连接件上形成两种不同的表面镀层,然而本领域技术人员应当理解,可通过重复执行本发明的上述步骤来形成更多种的表面镀层。
图3示出了根据本发明第二示例性实施例的混合的表面镀层的示意图。参照图3,根据本发明第二示例性实施例的混合的表面镀层包括第一表面镀层和第二表面镀层,其中,第一表面镀层形成在芯片(在图3中由虚线表示)的边缘部分,第二表面镀层形成在装置的其它部分。其中,第一表面镀层与第二表面镀层不同,并且第一表面镀层与第二表面镀层具有不同的镀层性质。具体地说,第一表面镀层可以是具有优异的热循环可靠性的Ni/Au镀层,第二表面镀层可以是具有优异的跌落可靠性的OSP镀层。
由于芯片的边缘是更容易出现热循环失效的位置,因此在芯片的边缘部分形成具有更好的热循环可靠性的Ni/Au镀层,可以更有效地确保装置的可靠性,从而能够延长使用寿命。
图4是示出根据本发明第三示例性实施例的混合的表面镀层的示意图。参照图4,根据本发明第三示例性实施例的混合的表面镀层包括第一表面镀层和第二表面镀层,其中,在装置的每个角落处具有混合的表面镀层。具体地说,在装置的每个角落处形成至少两个电连接件,其中,所述至少两个电连接件具有至少一个第一表面镀层和至少一个第二表面镀层。
第一表面镀层与第二表面镀层不同,并且第一表面镀层与第二表面镀层具有不同的镀层性质。例如,第一表面镀层可以是具有优异的跌落可靠性的OSP镀层,第二表面镀层可以是具有优异的热循环可靠性的Ni/Au镀层。然而本发明的实施例不限于此,表面镀层的类型还可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd、混合镀层等。
图5是示出根据本发明第四示例性实施例的混合的表面镀层的示意图。参照图5,根据本发明第四示例性实施例的混合的表面镀层形成在引线框架的引脚上,所述混合的表面镀层包括第一表面镀层和第二表面镀层,其中,第一表面镀层与第二表面镀层不同,并且第一表面镀层与第二表面镀层具有不同的镀层性质。例如,第一表面镀层可以是具有优异的跌落可靠性的OSP镀层,第二表面镀层可以是具有优异的热循环可靠性的Ni/Au镀层。然而本发明的实施例不限于此,表面镀层的类型还可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd、混合镀层等。
图6是示出根据本发明第五示例性实施例的混合的表面镀层的示意图。参照图6,根据本发明第五示例性实施例的混合的表面镀层形成在QFN(四侧无引脚扁平封装)的引脚(焊盘)上,所述混合的表面镀层包括第一表面镀层和第二表面镀层,其中,第一表面镀层与第二表面镀层不同,并且第一表面镀层与第二表面镀层具有不同的表面镀层性质。例如,第一表面镀层可以是具有优异的跌落可靠性的OSP镀层,第二表面镀层可以是具有优异的热循环可靠性的Ni/Au镀层。然而本发明的实施例不限于此,表面镀层的类型还可包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd、混合镀层等。
虽然在示出的实施例中将根据本发明示例性实施例的混合的表面镀层形成在特定的电连接件上(例如焊盘、引脚等),然而本领域技术人员应当理解,在不脱离本发明的精神和范围的情况下,可以将混合的表面镀层形成在各种电连接件上(例如,芯片上的焊盘,PCB上的焊盘和/或引线框架的引脚等),而不应当将本发明解释为局限于上面示出的具体示例中。根据本发明的其它示例性实施例,还可在同一个电连接件上形成不同的表面镀层。
虽然在上面的实施例中示出的混合的表面镀层中包括两种不同性质的表面镀层,然而本发明不限于此。根据本发明的其它实施例,混合的表面镀层还可包括更多种不同性质的表面镀层,从而确保电子装置在更多环境下的可靠性。
根据本发明的混合的表面镀层可以使电子装置中的各个电连接件之间具有不同的性能,从而能够实现较好的跌落可靠性以及温度循环可靠性的综合性能。因此,能够提高电子装置在各种环境下的可靠性。
虽然已经参照特定的示例性实施例描述了本发明,然而本领域技术人员应当理解,在不脱离本发明的精神和范围的情况下,可以对这些实施例进行形式和细节上的各种修改和改变,本发明的范围由权利要求书及其等同物限定。

Claims (10)

1.一种混合的表面镀层,所述混合的表面镀层包括形成在多个电连接件上的多个表面镀层,其中,所述多个表面镀层包括两种或两种以上的不同的表面镀层,
其中,所述不同的表面镀层具有不同的性质,其中,所述不同的表面镀层中的一部分表面镀层具有优异的热循环可靠性,所述不同的表面镀层中的另一部分表面镀层具有优异的跌落可靠性。
2.如权利要求1所述的混合的表面镀层,其中,具有优异的热循环可靠性的表面镀层包括Ni/Au镀层,具有优异的跌落可靠性的表面镀层包括有机保护焊膜镀层。
3.如权利要求1所述的混合的表面镀层,其中,所述多个表面镀层包括Ni/Pd/Au、Ag、Ni/Ag、Ni/Pd/Ag、Sn、Cu、Pd及它们的混合镀层。
4.如权利要求1所述的混合的表面镀层,其中,具有优异的热循环可靠性的表面镀层分布在芯片的边缘部分。
5.如权利要求1所述的混合的表面镀层,其中,在电子装置的每个角落处形成至少两个电连接件,所述至少两个电连接件具有至少一个第一表面镀层和与第一表面镀层不同的至少一个第二表面镀层。
6.一种混合的表面镀层的制造方法,该方法包括下述步骤:
在Cu层表面的阻焊剂中形成多个开口,以暴露Cu层;
在形成有开口的阻焊剂上涂覆光刻胶;
对光刻胶进行曝光和显影,以暴露阻焊剂中的多个开口中的一部分开口;
在暴露的开口中涂覆第一表面镀层;
去除剩余的光刻胶,以暴露阻焊剂的多个开口中的另一部分开口;
在所述另一部分开口中涂覆与第一表面镀层不同的第二表面镀层,
其中,第一表面镀层和第二表面镀层具有不同的性质,其中,第一表面镀层具有优异的热循环可靠性,第二表面镀层具有优异的跌落可靠性。
7.如权利要求6所述的方法,其中,所述方法还包括重复地执行曝光和显影的步骤,从而在阻焊剂中的多个开口中形成更多种不同的表面镀层。
8.如权利要求6所述的方法,其中,第一表面镀层包括Ni/Au镀层,第二表面镀层包括有机保护焊膜镀层。
9.如权利要求6所述的方法,其中,第一表面镀层分布在芯片的边缘部分。
10.如权利要求6所述的方法,其中,电子装置的每个角落处形成至少两个电连接件,所述至少两个电连接件具有至少一个第一表面镀层和至少一个第二表面镀层。
CN201310084982.2A 2013-03-18 2013-03-18 一种混合的表面镀层及其制造方法 Active CN103227160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310084982.2A CN103227160B (zh) 2013-03-18 2013-03-18 一种混合的表面镀层及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310084982.2A CN103227160B (zh) 2013-03-18 2013-03-18 一种混合的表面镀层及其制造方法

Publications (2)

Publication Number Publication Date
CN103227160A true CN103227160A (zh) 2013-07-31
CN103227160B CN103227160B (zh) 2016-03-16

Family

ID=48837543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310084982.2A Active CN103227160B (zh) 2013-03-18 2013-03-18 一种混合的表面镀层及其制造方法

Country Status (1)

Country Link
CN (1) CN103227160B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板
US9504152B2 (en) 2014-07-02 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board for semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747161A (zh) * 2004-09-06 2006-03-15 精工爱普生株式会社 半导体装置及半导体装置的制造方法
CN1797758A (zh) * 2004-12-30 2006-07-05 三星电机株式会社 具有半-刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
TW201106824A (en) * 2009-07-06 2011-02-16 Mitsui Mining & Smelting Co Printed wiring substrate and producing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747161A (zh) * 2004-09-06 2006-03-15 精工爱普生株式会社 半导体装置及半导体装置的制造方法
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
CN1797758A (zh) * 2004-12-30 2006-07-05 三星电机株式会社 具有半-刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
TW201106824A (en) * 2009-07-06 2011-02-16 Mitsui Mining & Smelting Co Printed wiring substrate and producing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板
US9504152B2 (en) 2014-07-02 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board for semiconductor package

Also Published As

Publication number Publication date
CN103227160B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
CN103889143A (zh) 印刷布线板、印刷电路板和用于制造印刷电路板的方法
CN105723509A (zh) 焊丝的衬底外扭结
CN105575931A (zh) 半导体封装
US7215030B2 (en) Lead-free semiconductor package
US5841198A (en) Ball grid array package employing solid core solder balls
CN102867801A (zh) 半导体承载件暨封装件及其制法
CN103050466B (zh) 半导体封装件及其制法
TW201340792A (zh) 印刷電路板
CN103219310B (zh) 混合焊球布置及其形成方法
CN204481016U (zh) 集成电路封装基板
CN103227160B (zh) 一种混合的表面镀层及其制造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
CN104134641A (zh) 半导体封装件及其制法
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
CN101989587A (zh) 电路板的电性连接结构及电路板装置
US20150208506A1 (en) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
US9101058B2 (en) IC package and assembly
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN104779176A (zh) 嵌埋有晶片的封装结构的制法
CN102456649A (zh) 封装基板及其制法
CN103247578B (zh) 半导体承载件暨封装件及其制法
CN101958292B (zh) 印刷电路板、封装件及其制造方法
JP5067283B2 (ja) 部品実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant