CN103222028A - 改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构 - Google Patents

改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构 Download PDF

Info

Publication number
CN103222028A
CN103222028A CN2011800554685A CN201180055468A CN103222028A CN 103222028 A CN103222028 A CN 103222028A CN 2011800554685 A CN2011800554685 A CN 2011800554685A CN 201180055468 A CN201180055468 A CN 201180055468A CN 103222028 A CN103222028 A CN 103222028A
Authority
CN
China
Prior art keywords
ion
plasma
semiconductor wafer
source
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800554685A
Other languages
English (en)
Inventor
S·切瑞克德简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN103222028A publication Critical patent/CN103222028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/3002—Details
    • H01J37/3007—Electron or ion-optical systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

方法和装置提供了下列：第一等离子体的源，即第一等离子体（152A），包括第一种类的离子，沿着第一轴引导第一等离子体出去；第二等离子体的源，即第二等离子体（152B），包括不同的第二种类的离子，沿着第二轴引导第二等离子体出去；以及与第一和第二等离子体的源相通的加速器系统（170），并操作用于：(i)以第一大小加速第一种类的离子使其通过并朝向半导体晶片，且(ii)同时以不同于第一大小的第二大小加速第二种类的离子使其通过并朝向该半导体晶片（120）。

Description

改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构
相关申请的交叉引用
本申请根据35U.S.C§120要求在2010年11月19日提交的美国申请12/950,440的权益，其内容通过参考的方式并入于此。
背景
本文公开的特征、方面和实施例涉及使用改进的同步多离子注入工艺的半导体器件（诸如绝缘体上的半导体（SOI）结构）的制造。
迄今为止，在绝缘体上半导体结构中最普遍使用的半导体材料是硅。在这篇文献中这些结构被称为绝缘体上硅结构并且对这些结构冠以简称“SOI。”对于高性能薄膜晶体管、太阳能电池、热电转换设备、及诸如有源矩阵显示器之类的显示器，SOI技术正变得日益重要。SOI结构可包括绝缘材料上基本为单晶硅的薄层。
获得SOI结构的各种方式包括硅（Si）在网格匹配基底上的外延生长。一种替代工艺包括单晶硅晶片与其上已生长了SiO2的氧化物层的另一硅晶片的键合，然后是将顶部晶片抛光或蚀刻为例如0.05到0.3微米的单晶硅层。进一步的方法包括离子注入方法，其中氢或氧离子被注入以在氧离子注入的情况下在由Si在顶部的硅晶片中形成掩埋的氧化物层，或者在氢离子注入的情况下将薄Si层分离（剥落）以键合到具有氧化物层的另一硅晶片。
通过这些方法来制造SOI结构成本很高。涉及氢离子注入的后一种方法已经受到一些关注，并且已经被认为是相对前一种方法有优势的，因为所需的注入能量比氧离子注入所需的注入能量少50%，并且所需的剂量要低两个数量级。
美国专利7,176,528公开了一种在玻璃（SiOG）结构上生产硅的工艺。这些步骤包括：（i）将硅晶片表面暴露于氢离子注入以创建键合表面；（ii）使晶片的键合表面与玻璃基底接触；（iii）向晶片和玻璃基底施加压强、温度和电压以促进期间的键合；（iv）将该结构冷却为常温；以及（v）将玻璃基底和硅薄层从该硅晶片分离。
尽管所述用于制作SOI结构的制造工艺已经成熟，然而采用这些工艺的最终产品的商业生存能力和/或应用仍受成本担忧的限制。使用美国专利7,176,528中所公开的工艺来制造SOI结构的大量成本是在离子注入步骤中带来的。据信，执行该离子注入工艺的成本的降低会改善SOI结构的商业应用。相应地，期望继续提高生产SOI结构的效率。
在成本异常高的离子注入工艺的各领域中，包括需要准备并且使其可操作的资源、离子源以及用于注入的工具。例如，当采用离子等离子体来作为用于注入的离子的源时，需要某种类型的等离子体生成器，电弧室（arc chamber）等等。需要大量资源（时间、人力以及金钱）来准备电弧室并且使其可操作。此外，存在与使半导体晶片（要用离子来注入的工作片）准备好接收离子相关联的大量成本。例如，通常采用某种类型的大气控制室（常被称为末端站）来建立用于注入的期望条件。这些条件可包括仔细控制该室内的真空、温度、湿度、洁净度等。同样，需要大量资源（时间、人力和金钱）来使末端站针对给定的离子注入工艺准备好并且可操作。
当对将超过一个种类的离子注入到给定半导体晶片中感兴趣时，以上成本问题恶化。的确，一种进行多离子种类注入的现有技术方法是使用单一机器方法（例如，设置有单一离子源的单一注入器）来每次注入一个种类的离子。这通常涉及：设置用于一个种类的离子的源、加速器设备、以及末端站，注入该种类，以及随后逐渐减少（ramp down）该设置，并为下一种类的离子重复该设置。尽管末端站设置可在离子种类变换过程中保留，然而从一个种类到另一个种类的离子源的变换（包括清除记忆效应）是非常耗时且高成本的。
一种替代系统可采用双机器方法（两个分离的注入器，每个注入器具有专用离子源）来每次注入一个种类的离子。这通常涉及为两个种类的离子源均设置源和加速器设备。半导体晶片被放入所述末端站之一中，使其进入适当的大气条件，并且注入所述离子种类之一。随后将该半导体晶片带回环境条件、转移到另一末端站、并且带回用于第二离子种类的注入的适当的大气条件。从而，尽管与转移单一源相关联的延迟被减少或消除，然而半导体晶片通过两个不同末端站的循环是耗时且高成本的。因为需要在两个末端站之间的传输，所以在双机器方法中基底污染的可能性也明显更高。
因此，不管采用哪种方法（单机器或双机器），与准备在多离子种类注入工艺期间使用的离子源和/或末端站并且使其可操作相关联的成本是过度的。
已经对将超过一个种类的离子注入给定半导体晶片的现有技术方法做出改进。例如，一种新方法是同时将两个种类的离子均注入半导体晶片中。此方法的细节可以在提交日为2010年2月2日，标题为“SEMICONDUCTORSTRUCTURE MADE USING IMPROVED ION IMPLANTATION PROCESS（使用改进的离子注入工艺制造的半导体结构）”的共同持有且共同待决的美国序列12/709,833中找到，通过援引将其整个公开整体纳入于此。尽管此新方法是非常有前景的，然而已经进行了更多的研究和改进，据信这些研究和改进提供了相对于前述工艺提供了即便不是重大的优势，也是合理的替代。
发明内容
尽管本文公开的特征、方面和实施例可能是联系绝缘体上的半导体（SOI）结构来讨论的，然而有经验的技术人员将理解，此公开不必局限于SOI制造。的确，本文公开的最宽的可保护的特征、方面等适用于其中需要将离子注入到半导体材料中（或上）的任何工艺，无论这种半导体材料是与绝缘体结合使用还是其他。
然而，为便于呈现，本文的公开可能是联系SOI结构的制造做出的。本文对SOI结构做出的具体的参考是为了便于解释所公开的实施例，而非旨在、并且不应被解释为以任何方式限制权利要求的范围。SOI这一简称在本文中用来一般性地指代绝缘体上的半导体结构，包括但不限于：玻璃上的半导体（SOG）结构、绝缘体上的硅（SOI）结构、以及玻璃上的硅（SiOG）结构，其还包含玻璃-陶瓷上的硅结构。在本说明书的上下文中，SOI还可以指半导体上的半导体结构，注入硅上的硅结构等等。
根据本文的一个或多个实施例，用于形成半导体结构的方法和装置，包括：使半导体晶片的注入表面经受离子注入工艺以在其中创建剥落层，其中所述离子注入工艺包括将两个不同种类的离子注入到该半导体晶片的该注入表面中，每个种类是同时注入的。
通过结合附图对实施例的描述，其他方面、特征、优点等对本领域技术人员而言将变得显而易见。
附图简述
为了说明本文公开的各方面和特征的目的，以附图形式示出了目前优选的，然而应当理解，所涵盖的实施例不限于所示出的精确安排和手段。
图1是示出根据本文公开的一个或多个实施例的半导体器件的结构的框图；
图2-5是示出使用制造图1的半导体器件的工艺形成的中间结构的示意图；以及
图6是始于用离子来注入施主半导体晶片以产生在制造图1的半导体器件时有用的装置（单束注入工具）的简化框图和示意图。
详细描述
参考附图，其中相同的标号指示相同的元件，图1中示出了根据本文公开的一个或多个实施例的基底上的半导体结构100。为了提供讨论本文公开的最广的可保护特征和方面的一些具体上下文，假定该基底上的半导体结构100是SOI结构，诸如玻璃上的半导体结构。
SOI结构100可包括基底102以及半导体层104。这种SOI结构100可具有与制造薄膜晶体管（TFT）相联系的适当用途，例如，用于显示器应用的，包括有机发光二极管（OLED）显示器和液晶显示器（LCD）、集成电路、光伏设备等。尽管未要求，然而层104的半导体材料可以是基本上单晶的材料的形式。用基本上这一词来描述层104是为了考虑到以下事实：半导体材料通常包含固有的或特意添加的至少一些内部或表面缺陷，诸如晶格缺陷或一些粒度边界。“基本上”一词还反映了以下事实：某些掺杂无可能扭曲或以其他方式影响成块半导体的晶体结构。
为了讨论的目的，假定：半导体层104是由硅形成的。然而，应当理解，该半导体材料可以是基于硅的半导体或任何其他类型的半导体，诸如III-V、II-IV、II-IV-V等类的半导体。这些材料的示例包括：硅（Si）、锗掺杂的硅（SiGe）、碳化硅（SiC）、锗（Ge）、砷化镓（GaAs）、GaP和InP。
基底102可以是展示出任何期望性质的任何期望材料。例如，在一些实施例中，基底102可以由半导体材料形成，诸如上面列出的各种材料。
根据替代实施例，基底102可以是绝缘体，诸如玻璃、氧化物玻璃、或氧化物玻璃-陶瓷。如在氧化物玻璃和氧化物玻璃-陶瓷之间，该玻璃可具有制造更加简单的优点，从而使得它们可更广泛地获得并且更不昂贵。作为示例，玻璃基底102可以由包含碱土离子的玻璃形成，诸如：由康宁公司第1737号玻璃成分或康宁公司第EAGLE2000TM号玻璃成分制造的基底。这些玻璃材料在例如生产液晶显示器中有特定用途。
尽管本文特别感兴趣的主题涉及将离子注入到半导体材料中，然而相信，在用于制造SOI100的具体工艺方面提供一些附加的上下文是有益的。因此，现在参考图2-5，它们示出了可以执行前面提到的离子注入以制造图1的SOI结构100的一般性工艺（以及所得到的中间结构）。
首先转向图2，准备施主半导体晶片120，诸如通过抛光、清洁等，以生产始于键合到基底102（例如，玻璃或玻璃-陶瓷基底）的相对平坦且均匀的注入表面。为了讨论的目的，半导体晶片120可以是基本上单晶的Si晶片，尽管如同上面讨论的，可以采用任何其他适当的半导体导体材料。
通过使注入表面122经受离子注入工艺来在施主半导体晶片120的注入表面121下方创建弱化区域123来创建剥落层122。尽管此离子注入工艺才是本文的公开的焦点，然而在此处仅对用于创建弱化区域123的工艺做出一般性的参考。然而，在本说明书中稍后，将提供对特别感兴趣的一种或多种离子注入工艺的更详细的讨论。可以调节使用的离子注入能量来实现剥落层122的大致厚度，注入在约300-500nm之间，然而可以实现任何合理的厚度。将离子注入到施主半导体晶片120的影响是使晶格中的原子从它们的正常位置移位。当晶格中的原子被离子击中时，该原子被迫离开位置，从而创建了主要缺陷的、空缺的和填隙的原子，这被称为Frenkel对。如果在接近室温下执行注入，则主要缺陷的组分移动并且创建许多类型的次级缺陷，诸如空缺群集等。
参考图3，可使用电解工艺（在本文中也成为阳极键合工艺）将基底102键合到剥落层122。适当的电解键合工艺的基础可以在美国专利7,176,528中找到，其整个公开通过援引纳入于此。此工艺的各部分在下面讨论；然而，本文描述的一个或多个实施例涉及对美国专利7,176,528的离子注入工艺的修改。
在该键合工艺中，可对基底102（以及剥落层122，如果尚未做过的话）执行适当的表面清洁。然后，使中间结构直接或间接接触。所得到的中间结构从而是栈，包括施主半导体晶片120、剥落层122和玻璃基底102的成块材料层。
在接触之前或之后，施主半导体晶片120、剥落层122和玻璃基底102的栈被加热（由图3中的箭头指示）。使玻璃基底102和施主半导体晶片120达到足以引发栈内的离子迁移以及其间的阳极键合的温度。温度取决于施主晶片120的半导体材料和玻璃基底102的性质。例如，可以使结的温度在玻璃基底102的应变点的约+/-350°C内，更具体而言，在该应变点的约-250°C和0°C之间，和/或在该应变点的约-100°C和-50°C之间。取决于玻璃的类型，该温度可以在约500-600°C范围内。
除了上面讨论的温度性质外，向中间组件施加机械压强（如图3中的箭头所指示的）。压强范围可以在约1到约50psi之间。施加更高压强（例如，高于100psi的压强）可能导致玻璃基底102的断裂。
还跨越该中间组件施加电压（如图3中的箭头所指示的），例如，其中施主半导体晶片120在正电极处而玻璃基底102在负电极处。电压电势的施加导致玻璃基底102中的碱和碱土离子远离半导体/玻璃界面进一步向玻璃基底102中移动。更具体而言，玻璃基底102的正离子（包括基本上所有的改性剂（modifier）正离子）远离施主半导体晶片120的较高电压电势迁移，形成：(1)邻接脱落层122的玻璃基底102中的减少正离子浓度层；以及(2)邻接该减少正离子浓度层的玻璃基底102的增加正离子浓度层。此形成导致阻挡功能，即，阻止正离子从氧化物玻璃或氧化物玻璃-陶瓷通过减少正离子浓度层迁移并进入半导体层。
参考图4，在将该中间组件保持在温度、压强和电压条件下足够长的时间后，移除电压并且允许该中间组件冷却到室温。在加热期间、在停留期间、在冷却期间和/或在冷却后的某点处，将施主半导体晶片120和玻璃基底102分离。如果剥落层122尚未变得完全自由于施主120的话，这可包括某种剥离。结果是带有由键合到玻璃基底的施主半导体层120的半导体材料形成的相对薄的剥落层122的玻璃基板。该分离可经由由热应力导致的剥落层122的破裂实现。替代地或附加地，可使用注入喷水切割或化学蚀刻等机械应力来协助此分离。
就在剥落后，SOI结构100的裂开的表面125可呈现出表面粗糙度、过量的硅层厚度、和/或硅层的注入损害（例如，由于非晶质化（amorphized）的硅层的形成）。取决于注入能量和注入时间，剥落层122的厚度可以在约300-500nm量级上，然而其他厚度也可能是适当的。这些性质可以使用后绑定工艺来改变以从剥落层122前进并产生半导体层104的期望性质（图1）。注意，施主半导体晶片120可被重新用来继续生产其他SOI结构100。
现在参考图5，图5同样涉及通过使施主半导体晶片120的注入表面121经受离子注入工艺来在施主半导体晶片120的注入表面121下方创建弱化区域123来创建剥落层122。根据一个或多个实施例，离子注入工艺包括将两个不同种类的离子注入到施主半导体晶片120的注入表面121。根据优选方面，这两个不同种类的离子是使用改进的装置和工艺同时注入的。
参考图6，可以在单束注入工具150中执行两个不同类型的离子的注入。这样的工具150可以用商业方式购买并随后被修改来实现本文描述的工艺，或者可以开发基本全新的工具。因为注入工具的设计和操作原理可能不同，所以设备和/或操作的具体修改将留给熟练的技术人员，但是应当是基于本文的描述的。
图6的离子注入工具150以高级示意图形式示出，并包括等离子体源152，其本身包括第一和第二等离子体源152A、152B。更具体地，各源152A、152B包括第一和第二气源，例如，第一罐202和第二罐204，每个馈送各室202A、204A。罐202和204是产生在等离子体室中的等离子体生成所需的气蒸汽的区域。罐202、204可包含气体、液体或固体。对于液体和固体，需要一定程度的加热来生成气蒸汽。作为气态源，罐202、204的每一个包括包含各种类原子和/或分子的各气体。例如，第一罐202可包含氢的原子和/或分子，而第二罐204可包含氦的原子和/或分子。其他原子和/或分子种类也是可能的，诸如从由以下各项组成的组中获取的：硼、氢、氦、和/或其他适当种类的原子和/或分子。
根据一个或多个实施例，各室202A、204A的一个和两个可包括从与那里相关联的气体产生等离子体所需的结构元素。例如，第一室202A可以使用电弧室来实现，电弧室包括从罐202接收气体并且产生第一等离子体源所必需的磁体、灯丝、反射器、能量源等。室204A中可包括类似结构。应当理解，本领域技术人员清楚地知道使用例如电弧室从气体产生等离子体所必需的基本结构元件。然而，应当理解，可附加地或替代地采用用于从气体产生等离子体的任何其他适当和已知的技术。从而，包括第一种类的离子的等离子体源152A（第一等离子体）可在第一室202A内产生，而包括不同的第二种类的离子的等离子体源152B（第二等离子体）可在第二室204A内产生。
本领域技术人员将理解，取决于气体内的原子和/或分子的种类，等离子体可包括不同类型的离子，而仍旧在一种类内。例如，在氢的情况下，第一等离子体可包括H离子、H2离子和H3离子。在氦的情况下，该第二等离子体可仅包括He4离子。
如上所述，本领域技术人员将理解需要相当多的时间将室从冷开始上升（ramp up）到合适产生高密度等离子体的状态。实际上，设置时间包括调整离子种类，以及磁体、灯丝、反射体、能量源等，必须都上升并停留在用于等离子体生成的合适情况下。如下面进一步讨论的，第一和第二室202A、204A的每一个，然而，可被上升并准备好同时产生等离子体。第一和第二等离子体的同时产生具有显著的成本节约优点，至少因为不需要为第一等离子体的第一设置，跟随着为第二等离子体的减少并重新设置。相反，高效地只有一个设置时间（两个室被平行设置），而没有在从一个种类的离子切换到另一个上的时间损失。以下将结合已呈现的系统150的其它方面讨论其它优点。
值得注意的是，包括第一种类离子的第一等离子体源152A，将第一等离子体沿着第一轴A1引导出去。类似的，包括第二种类离子的第二等离子体源152B，将第二等离子体沿着第二轴A2引导出去。各轴A1、A2明显不同，每个轴由相对参照R的各角度标示，被示为沿着垂直
各源152A、152B与系统150的下一阶段（加速系统170）相通。第一源152A的输出与加速器系统170的第一输入（或进口）172A相通，加速器系统170的输入与第一等离子体相通，并接收第一等离子体。类似地，第二源152B的输出与加速器系统170的第二输入（或进口）172B相通，其输入与第二等离子体相通，并接收第二等离子体。
加速器系统170操作以沿着来自各源152A、152B的各第一和第二轴A1、A2同时加速第一和第二种类的离子。加速器系统170以第一大小加速第一种类离子通过并朝向半导体晶片120，而同时以不同于第一大小的第二大小加速第二种类离子通过并朝向半导体晶片120。更具体而言，加速器系统170包括任何数量的电极，例如示出了三个这样的电极208A、208B，和210。在电极208A、210之间和电极208B、210之间建立合适的、各自的、电压电势（可以是在数十到数百范围的千伏）。因此，在电极208A、210之间建立第一大小的第一电场，其操作以沿着第一轴A1加速来自第一等离子体的第一种类离子。类似地，在电极208B、210之间建立不同于第一大小的第二大小的第二电场，其操作以沿着第二轴A2加速来自第二等离子体的第二种类离子。
加速器系统170包括分析器磁体180，并使得第一和第二种类离子朝着分析器磁体180加速并通过分析器磁体180。分析器磁体180包括第一和第二离子输入180A、180B以及离子输出180C。第一离子输入180A与已沿着第一轴A1加速的来自第一等离子体的第一种类的离子相通，并接收它们，而第二离子输入180B与已沿着第二轴A1加速的来自第二等离子体的第二种类离子相通，并接收它们。
分析器磁体180操作以把来自第一等离子体的第一种类离子的轨迹改变第一量，使得第一离子束，包括第一种类离子沿着第三轴A3通过输出180C离开。分析器磁体180操作以把来自第二等离子体的第二种类离子的轨迹改变不同于第一量的第二量，使得第二离子束，包括第二种类离子沿着第三轴A3通过输出180C离开。
来自第一和第二等离子体的离子的轨迹的改变将取决于各种因素，包括由分析器磁体180产生的磁场强度、在分析器内离子进入轨迹和离开轨迹角度之间的角度、离子的质荷比、离子通过磁体180时的加速度大小等等，这都是本领域已知的。
加速器系统170向第一和第二等离子体施加（不同大小的）不同电场，从而将各第一和第二种类离子加速到展示不同动量的速度。事实上，记住，第一和第二等离子体包括，例如，H离子、H2离子、H3离子，和He4离子。这些类型的离子的每个是不同物质，并且因此每个类型的离子将通过分析器磁体180获得不同的动量。
分析器磁体180向第一和第二种类离子两者施加给定磁场。由于不同种类例子具有不同动量，给定磁力通过不同量改变各第一和第二种类离子的轨迹。因此，分析器磁体180改变来自第一等离子体的第一种类离子的轨迹，产生沿着第三轴A3的至少一个第一离子束，并同时改变来自第二等离子体的第二种类离子的轨迹，产生沿着相同的第三轴A3的至少一个第二离子束。通过改变相对于分析器的源角度B1、B2（对分析器的入射角），一种类的离子的成分可被引导到第三轴A3。通过改变两个源角度，两个成分（种类的离子）（每个从二选一的等离子体即202A和204A生成）可被引导到第三轴A3。图6中的角度B1和B2是可调节的并允许相关成分（离子种类）的改变，以及对加速电压（由电极208A和208B产生）的改变。在使得沿着第一和第二轴A1、A2的两个所选离子束与第三轴A3一致上，改变B1和B2是关键。
即使在一个种类，例如氢离子内，原子之间也可能有不同数量的原子粘合，并因此导致H原子、H2原子和H3原子每个具有不同的动量。类似地，He4离子将具有不同于氢离子的动量。因此，当相关联的离子束具有相对于分析器相同的入射角时，H离子、H2离子、H3离子，和He4离子在不同轨迹上离开分析器磁体180。为了示例的目的，假设注入半导体晶片120的所需离子种类是H2离子和He4离子。因此，设置各第一和第二电场、第一和第二离子束（各种离子）相对于分析器的各入射角、磁力等，使得H2离子和He4离子两者实现沿着第三轴A3的轨迹。这可能导致其它类型的离子，甚至在相同种类内，杂散离开第三轴A3，诸如H和H3离子，而不能到达半导体晶片120。
系统150还包括末端站190，末端站190操作以支撑并平移半导体晶片120，使得第一和第二种类的离子同时轰击注入表面121来在其中创建剥落层122。末端站190包括传输机构212，该传输机构准许半导体晶片120在适当方向平移或扫描（参见双向箭头），使得相应的离子束描绘半导体晶片120并实现适当的目标剂量。在替代末端站配置中，可以采用旋转工艺盘来旋转半导体晶片120穿过离子束，而不是图6中示出的半导体晶片的相对线性的平移。
末端站190还操作以维持受控大气，在注入期间半导体晶片120在该受控大气内。优选地，该大气包括适当的真空、温度、湿度、洁净度等。关于此，末端站190包括与来自加速器系统170的输出相通的输入，由此离子束可被接收，但是受控大气不会丢失。
在两种类离子注入期间维持末端站190内的大气条件的能力节约了可观的时间。此外，如上面讨论的，不需要在注入之间在上升第一或第二室上花时间。相反，两个室准备好了并且系统150同时使用第一和第二等离子体两者。这个结果是很显著的成本和时间节约。同时注入两个种类离子的能力将工艺时间从执行两个分开的注入减少为仅执行单个注入。这提供了增强的产量导致进一步的成本节约。单个工具现在可以完成与采用两个单束离子注入的双机器类似的产量。这接着提供了场地空间的节约，设施成本的节约，和资金成本。
尽管已具体地参考各工具150、200的结构讨论了上述实施例，本领域技术人员将理解也可以向一个或多个过程施加创新方面。
在这一点上，形成半导体结构的方法可包括：沿着第一轴引导来自第一等离子体的源（第一等离子体）的第一种类离子，第一等离子体包括第一种类离子；沿着第二轴引导来自第二等离子体的源（第二等离子体）的第二种类离子，第二等离子体包括不同的第二种类离子；在第一大小上朝着半导体晶片加速第一种类离子；并且同时在不同于第一大小的第二大小上朝着该半导体晶片加速第二种类的离子。
该方法也可以包括：施加第一大小的第一电场，以沿着第一轴加速来自第一等离子体的第一种类的离子；施加不同于第一大小的第二大小的第二电场，以沿着第二轴加速来自第二等离子体的第二种类的离子。第一和第二电场可被同时施加。结果，该方法可以进一步包括：沿着第一轴向第一种类离子施加第一动量；并沿着第二轴向第二种类离子施加不同于第一动量的第二动量。同样，第一和第二动量可同时施加。
该方法可以附加地或可替代地包括：按第一量改变来自第一等离子体的第一种类的离子的轨迹，使得包括第一种类离子的第一离子束通过那里的输出沿着第三轴离开；并且按不同于第一量的第二量改变来自第二等离子体的第二种类离子的轨迹，使得包括第二种类离子的第二离子束通过那里的输出沿着第三轴离开。第一和第二离子束各自可朝着半导体晶片被加速。改变各个第一和第二离子束的第一和第二量类似地可同时执行。
该方法可附加地或替换地包括将半导体晶片放置在注入期间提供受控大气的末端站中。这样的受控大气可包括在注入期间在末端站中维持真空。
尽管参照特定细节在此对各方面、特征，和实施例进行了描述，但是应当理解，这些细节仅仅是对更宽的原理和应用的说明。因此应当理解，对这些说明性实施例可作出许多修改，并且可构思出其它配置而不背离精神和由所附权利要求书所限定的范围。

Claims (19)

1.一种用于注入两个种类的离子的装置，包括：
第一等离子体的源，即第一等离子体，所述第一等离子体包括第一种类的离子；
第二等离子体的源，即第二等离子体，所述第二等离子体包括不同的第二种类的离子；以及
与所述第一和第二等离子体的源相通的加速器系统，并操作用于：(i)以第一大小沿着第一轴加速所述第一种类的离子使其通过并朝向半导体晶片，且(ii)同时以不同于所述第一大小的第二大小沿着第二轴加速所述第二种类的离子使其通过并朝向该半导体晶片。
2.如权利要求1所述的装置，其特征在于，还包括：末端站，操作以支撑并平移所述半导体晶片，使得所述第一和第二种类的离子同时轰击所述半导体晶片的所述注入表面以在那里创建剥落层。
3.如权利要求2所述的装置，其特征在于，所述末端站操作以维持受控的大气，在注入期间所述半导体晶片被置于所述受控的大气内。
4.如权利要求1所述的装置，其特征在于：
所述第一等离子体的源包括与第一室相通的第一种类的原子和/或分子的源，所述第一室操作用于从所述第一种类的原子和/或分子中产生具有第一种类的离子的等离子体；以及
所述第二等离子体的源包括与第二室相通的第二种类的原子和/或分子的源，所述第二室操作用于从所述第二种类的原子和/或分子中产生具有第二种类的离子的等离子体。
5.如权利要求1所述的装置，其特征在于，所述加速器系统包括第一和第二等离子体输入，所述第一等离子体输入与所述第一等离子体相通并接收所述第一等离子体，而所述第二等离子体输入与源等离子体相通并接收所述源等离子体。
6.如权利要求5所述的装置，其特征在于，所述加速器系统操作用于同时产生：
第一大小的第一电场，以沿着所述第一轴加速来自所述第一等离子体的所述第一种类的离子；以及
不同于所述第一大小的第二大小的第二电场，以沿着所述第二轴加速来自所述第二等离子体的所述第二种类的离子。
7.如权利要求6所述的装置，其特征在于，所述加速器系统同时将第一动量通过所述第一电场施加到第一种类的离子并且将第二动量通过所述第二电场施加到第二种类的离子。
8.如权利要求7所述的装置，其特征在于，还包括：
具有第一和第二离子输入和一离子输出的分析器磁体系统，其中：
第一离子输入与来自第一等离子体的已加速的第一种类的离子相通并接收这些已加速的第一种类的离子；
第二离子输入与来自第二等离子体的已加速的第二种类的离子相通并接收这些已加速的第二种类的离子；
所述分析器磁体系统操作以按第一量来改变来自所述第一等离子体的所述第一种类的离子的轨迹，使得包括第一种类的离子的第一离子束沿着第三轴通过其输出而离开；
所述分析器磁体系统操作以按不同于第一量的第二量来改变来自所述第二等离子体的所述第二种类的离子的轨迹，使得包括第二种类的离子的第二离子束沿着第三轴通过其输出而离开；
所述分析器磁体系统操作以将来自所述分析器磁体系统的所述第一和第二离子束分别朝着所述半导体晶片加速。
9.如权利要求1所述的装置，其特征在于，所述第一和第二种类的离子是从以下一组中获取的：硼、氢、氦。
10.一种形成半导体结构的方法，包括：
沿着第一轴引导来自第一等离子体的源即第一等离子体的第一种类的离子，所述第一等离子体包括第一种类的离子；
沿着第二轴引导来自第二等离子体的源即第二等离子体的第二种类的离子，所述第二等离子体包括不同的第二种类的离子；
以第一大小将所述第一种类的离子加速朝向半导体晶片；以及
同时以不同于第一大小的第二大小将所述第二种类的离子加速朝向所述半导体晶片。
11.如权利要求10所述的方法，其特征在于，还包括：
施加第一大小的第一电场，以沿着所述第一轴加速来自所述第一等离子体的所述第一种类的离子；以及
施加不同于所述第一大小的第二大小的第二电场，以沿着所述第二轴加速来自所述第二等离子体的所述第二种类的离子。
12.如权利要求11所述的方法，其特征在于，所述第一和第二电场同时施加。
13.如权利要求10所述的方法，其特征在于，还包括：
沿着所述第一轴向所述第一种类的离子施加第一动量；以及
沿着所述第二轴向所述第二种类的离子施加不同于第一动量的第二动量。
14.如权利要求13所述的方法，其特征在于，所述第一和第二动量同时施加。
15.如权利要求10所述的方法，其特征在于，还包括：
按第一量改变来自所述第一等离子体的所述第一种类的离子的轨迹，使得包括第一种类的离子的第一离子束沿着第三轴通过其输出而离开；
按不同于第一量的第二量改变来自所述第二等离子体的所述第二种类的离子的轨迹，使得包括第二种类的离子的第二离子束沿着第三轴通过其输出而离开；
分别朝着所述半导体晶片加速所述第一和第二离子束。
16.如权利要求15所述的方法，其特征在于，改变各个第一和第二离子束的所述第一和第二量是同时执行的。
17.如权利要求10所述的方法，其特征在于，还包括将所述半导体晶片放置在末端站中，所述末端站在注入期间提供受控的大气。
18.如权利要求17所述的方法，其特征在于，还包括在注入期间在所述末端站内维持真空。
19.如权利要求10所述的方法，其特征在于，所述第一和第二种类的离子是从以下一组中获取的：硼、氢、氦。
CN2011800554685A 2010-11-19 2011-11-15 改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构 Pending CN103222028A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/950,440 2010-11-19
US12/950,440 US8008175B1 (en) 2010-11-19 2010-11-19 Semiconductor structure made using improved simultaneous multiple ion implantation process
PCT/US2011/060682 WO2012068039A1 (en) 2010-11-19 2011-11-15 Improved simultaneous multiple ion implantation process and apparatus semiconductor structure made using same

Publications (1)

Publication Number Publication Date
CN103222028A true CN103222028A (zh) 2013-07-24

Family

ID=44486256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800554685A Pending CN103222028A (zh) 2010-11-19 2011-11-15 改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构

Country Status (4)

Country Link
US (1) US8008175B1 (zh)
EP (1) EP2641259A1 (zh)
CN (1) CN103222028A (zh)
WO (1) WO2012068039A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592785B2 (en) * 2011-09-22 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-ion beam implantation apparatus and method
US20140106550A1 (en) * 2012-10-11 2014-04-17 International Business Machines Corporation Ion implantation tuning to achieve simultaneous multiple implant energies
KR102576113B1 (ko) * 2021-09-09 2023-09-08 (주)라드피온 소재 표면의 경화도 및 소수성을 개선하는, 이온 주입을 이용한 소재 표면 고기능 화합물층 형성 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787055A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Ion implantation device
JPS60146442A (ja) * 1984-01-09 1985-08-02 Mitsubishi Electric Corp イオン注入装置
JPH01227345A (ja) * 1988-03-04 1989-09-11 Shimadzu Corp 高周波加速イオン注入装置
JP2003188110A (ja) * 2001-12-14 2003-07-04 Osaka Industrial Promotion Organization ドーピング方法およびイオン注入装置
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310443A (en) 1963-09-06 1967-03-21 Theodore E Fessler Method of forming thin window drifted silicon charged particle detector
JPS6410563A (en) 1987-07-02 1989-01-13 Sumitomo Eaton Nova Electric charging suppressor of ion implanter
DE69205098T2 (de) 1991-07-23 1996-02-29 Nissin Electric Co Ltd Ionenquelle mit Massentrennvorrichtung.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5350926A (en) 1993-03-11 1994-09-27 Diamond Semiconductor Group, Inc. Compact high current broad beam ion implanter
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3449198B2 (ja) 1997-10-22 2003-09-22 日新電機株式会社 イオン注入装置
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3456521B2 (ja) 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US20020100880A1 (en) 1999-10-15 2002-08-01 Jin-Liang Chen Apparatus for decelerating ion beams for reducing the energy contamination
US6566233B2 (en) 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
TW452866B (en) 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US7037813B2 (en) * 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US6458671B1 (en) 2001-02-16 2002-10-01 Applied Materials Inc. Method of providing a shallow trench in a deep-trench device
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6610582B1 (en) 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
US6979630B2 (en) 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
US7077947B2 (en) 2002-10-08 2006-07-18 Exxonmobil Research And Engineering Company Process for preparing basestocks having high VI using oxygenated dewaxing catalyst
JP2004139770A (ja) * 2002-10-16 2004-05-13 Nec Kansai Ltd イオン注入装置
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7146153B2 (en) 2003-07-30 2006-12-05 Sbc Knowledge Ventures, L.P. Provisioning of wireless private access subscribers for location based services
US7279369B2 (en) 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US6852652B1 (en) 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
US7421973B2 (en) 2003-11-06 2008-09-09 Axcelis Technologies, Inc. System and method for performing SIMOX implants using an ion shower
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
JP2008510315A (ja) 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
CN101027768B (zh) 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
WO2006032948A1 (en) 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7737013B2 (en) * 2007-11-06 2010-06-15 Varian Semiconductor Equipment Associates, Inc. Implantation of multiple species to address copper reliability
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787055A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Ion implantation device
JPS60146442A (ja) * 1984-01-09 1985-08-02 Mitsubishi Electric Corp イオン注入装置
JPH01227345A (ja) * 1988-03-04 1989-09-11 Shimadzu Corp 高周波加速イオン注入装置
JP2003188110A (ja) * 2001-12-14 2003-07-04 Osaka Industrial Promotion Organization ドーピング方法およびイオン注入装置
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Also Published As

Publication number Publication date
EP2641259A1 (en) 2013-09-25
WO2012068039A1 (en) 2012-05-24
US8008175B1 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
CN101461055B (zh) 使用高纯度离子喷淋制造soi结构
CN100405534C (zh) 半导体结构的制造方法
US8652952B2 (en) Semiconductor structure made using improved multiple ion implantation process
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
US6486008B1 (en) Manufacturing method of a thin film on a substrate
CN100378918C (zh) 应变半导体覆绝缘层型基底及其制造方法
KR20090018850A (ko) 이온 샤워를 이용한 ｓｏｉ 구조 제조
CN103828021B (zh) 制造复合晶片的方法
KR20030061833A (ko) 가스종의 도입을 포함하는 박막층의 제조방법
CN105140171B (zh) 一种绝缘体上材料的制备方法
CN104272436A (zh) 用于形成光电子装置的技术
CN103222027A (zh) 使用改进的伪同步多离子注入工艺制作的半导体结构
CN101836298A (zh) 超薄单晶半导体tft及其制造工艺
CN103972148A (zh) 一种超薄绝缘体上材料的制备方法
CN103222028A (zh) 改进的同步多离子注入工艺及使用该工艺制作的装置半导体结构
US20110207306A1 (en) Semiconductor structure made using improved ion implantation process
US8062956B2 (en) Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130724