CN103219235A - 一种改善高压器件晶体管漏电的方法 - Google Patents
一种改善高压器件晶体管漏电的方法 Download PDFInfo
- Publication number
- CN103219235A CN103219235A CN2013101143559A CN201310114355A CN103219235A CN 103219235 A CN103219235 A CN 103219235A CN 2013101143559 A CN2013101143559 A CN 2013101143559A CN 201310114355 A CN201310114355 A CN 201310114355A CN 103219235 A CN103219235 A CN 103219235A
- Authority
- CN
- China
- Prior art keywords
- annealing
- deposition
- bpsg
- rta
- tension apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种改善高压器件晶体管漏电的方法。该方法包括形成高压器件晶体管的前段器件的步骤,在形成的前段器件上进行金属互连的步骤,其中进行金属互连的步骤包括BPSG沉积的步骤,在BPSG沉积之后进行快速热退火(RTA)高温退火的步骤,在高温退火步骤之后进行PE TEOS沉积的步骤。本发明由于在BPSG沉积步骤之后进行了高温退火步骤,可以有效去除BPSG中的水气,从而防止水气向器件中的扩散,避免了因水气的扩散而造成的器件漏电。
Description
【技术领域】
本发明是关于半导制程领域,特别是关于一种改善高压器件晶体管漏电的方法。
【背景技术】
高压器件的制造过程,和普通的逻辑器件一样,也是包括前段器件的形成和后段金属互连两大部分,如图1所示,现有的高压器件的制造过程包括前段器件的形成的步骤、BPSG(含硼磷的二氧化硅)的沉积的步骤、以及PE TEOS(plasma enhanced TEOS,等离子增强正硅酸乙酯,也是一种二氧化硅)的沉积等步骤。其中在完成前段器件之后,进入后段金属互连的第一步就是BPSG的沉积(含硼磷的二氧化硅),接下来是PE TEOS的沉积。其中BPSG是和器件直接接触的一层绝缘材质。由于BPSG沉积过程的特点,其内部含有大量的水气,这些水气很容易扩散到器件内,从而影响器件的性能,严重的时候可以造成器件漏电,即漏电电流(IOFF)变大。
因此,有必要对现有的技术进行改进,以克服现有技术的缺陷。
【发明内容】
本发明的目的在于提供一种改善高压器件晶体管漏电的方法。
为达成前述目的,本发明一种改善高压器件晶体管漏电的方法,其包括如下步骤:
形成高压器件晶体管前段器件的步骤;
对形成的器件进行金属互连的步骤,其中该金属互连的步骤包括:
含硼磷的二氧化硅(BPSG)沉积的步骤;
在含硼磷的二氧化硅(BPSG)沉积之后进行快速热退火(RTA)高温退火的步骤;
在高温退火步骤之后进行等离子增强正硅酸乙酯(PE TEOS)沉积的步骤。
根据本发明的一实施例:所述快速退火(RTA)高温退火的温度控制在600℃±10℃。
根据本发明的一实施例,所述快速退火(RTA)高温退火的时间控制为90±30秒。
根据本发明的一实施例,所述快速退火(RTA)高温退火的步骤的保护气体为氮气。
根据本发明的一实施例,所述形成高压器件晶体管前段器件的步骤包括:
离子注入形成N阱、P阱的步骤;
形成绝缘层的步骤:
形成多晶硅栅极的步骤:
通过离子注入或扩散形成源极及漏极的步骤。
本发明的方法由于在BPSG沉积步骤之后进行了高温退火步骤,可以有效去除BPSG中的水气,从而防止水气向器件中的扩散,避免了因水气的扩散而造成的器件漏电。
【附图说明】
图1是现有的高压器件的部分制造流程简化示意图。
图2是本发明的高压器件的部分结构示意图。
图3是本发明的高压器件的部分制造流程简化示意图。
图4是采用本发明的方法之后高压器件漏电电流(IOFF)显著下降的测试结果图。
【具体实施方式】
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
如前所述,高压器件的制造过程,和普通的逻辑器件一样,也是包括前段器件的形成和后段金属互连两大部分。其中前段器件的形成的步骤又包括阱区的形成、绝缘层的形成以及电晶体的形成(例如晶体管的栅极、源极、漏极的形成)等步骤。
在前段器件形成之后进行金属互连的步骤时需要先进行BPSG的沉积和PETEOS的沉积的步骤,然后再进行金属层的沉积以形成器件的金属互连。
下面举一个例子对高压器件的制造的大致流程进行说明。由于半导体器件的基本制造工艺是本领域技术人员应当知道的工艺,其中每个器件的制造可能包括许多步重复的氧化、淀积、光刻、蚀刻、清洗等步骤,其中氧化、淀积、光刻、蚀刻、清洗等步骤又涉及使用的原材料以及具体详细的各种参数等等,本发明不再一一对这些步骤详细进行说明,只针对器件的一些主要步骤简单进行说明。
请参阅图2所示,其显示本发明的一个实施例采用浅槽隔离工艺的一种高压器件的部分结构的示意图。如图2中所示,在制造高压器件时,其包括前段器件的形成和后段的金属互连两大部分。
请结合图2所示,其中前段器件的形成包括在硅片上形成N阱1和P阱2的步骤,然后形成浅沟槽绝缘层3的步骤,再之后通过沉积多晶硅形成器件的栅极4的步骤,再之后通过离子注入或扩散形成N沟道5、P沟道6以形成器件的源极及漏极的步骤。这样即完成高压器件的前段器件的形成。
完成高压器件的前段器件的形成之后需要形成器件的金属连线层,其中在形成金属连线层时首先需要在前段器件上形成绝缘层然后再对绝缘层进行蚀刻之后再在绝缘层上形成金属层。请继续结合图2所示,本发明的高压器件在完成前段器件的形成之后进行金属互连的步骤时需要先进行BPSG的沉积和PETEOS的沉积的步骤,然后再进行金属层的沉积以形成器件的金属互连。
如前所述,现有的技术,由于BPSG沉积过程的特点,其内部含有大量的水气,这些水气很容易扩散到器件内,从而影响器件的性能,严重的时候可以造成器件漏电,即漏电电流(IOFF)变大。因此本发明对现有的技术进行改进,如图3所示,本发明的高压器件的制造工艺包括如下步骤:
步骤S1:形成高压器件晶体管前段器件的步骤;
步骤S2:对形成的器件进行金属互连的步骤,其中该金属互连的步骤包括:
步骤S21:BPSG沉积的步骤;
步骤S22:在BPSG沉积之后进行快速热退火(RTA)高温退火的步骤,其中退火温度控制在600℃±10℃,退火时间为90±30秒,只用氮气作为保护气体,不加入其他气体;在该温度和时间条件下,BPSG中的水气可以有效释放;
步骤S23:在高温退火步骤之后进行PE TEOS沉积的步骤。
本发明的方法,在BPSG沉积之后,增加一道快速热退火(RTA)高温退火步骤,可以有效去除BPSG中的水气,从而防止水气向器件中的扩散,避免了因水气的扩散而造成的器件漏电。如图4所示,在增加BPSG快速热退火(RTA)之后,漏电电流(IOFF)显著下降,漏电问题得到有效控制。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (5)
1.一种改善高压器件晶体管漏电的方法,其包括如下步骤:
形成高压器件晶体管前段器件的步骤;
对形成的器件进行金属互连的步骤,其中该金属互连的步骤包括:
含硼磷的二氧化硅(BPSG)沉积的步骤;
在含硼磷的二氧化硅(BPSG)沉积之后进行快速热退火(RTA)高温退火的步骤;
在高温退火步骤之后进行等离子增强正硅酸乙酯(PE TEOS)沉积的步骤。
2.如权利要求1所述的方法,其特征在于:所述快速退火(RTA)高温退火的温度控制在600℃±10℃。
3.如权利要求1所述的方法,其特征在于:所述快速退火(RTA)高温退火的时间控制为90±30秒。
4.如权利要求1所述的方法,其特征在于:所述快速退火(RTA)高温退火的步骤的保护气体为氮气。
5.如权利要求1所述的方法,其特征在于:形成高压器件晶体管前段器件的步骤包括:
离子注入形成N阱、P阱的步骤;
形成绝缘层的步骤;
形成多晶硅栅极的步骤;
通过离子注入或扩散形成源极及漏极的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310114355.9A CN103219235B (zh) | 2013-04-03 | 2013-04-03 | 一种改善高压器件晶体管漏电的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310114355.9A CN103219235B (zh) | 2013-04-03 | 2013-04-03 | 一种改善高压器件晶体管漏电的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103219235A true CN103219235A (zh) | 2013-07-24 |
CN103219235B CN103219235B (zh) | 2016-10-05 |
Family
ID=48816920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310114355.9A Active CN103219235B (zh) | 2013-04-03 | 2013-04-03 | 一种改善高压器件晶体管漏电的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103219235B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343541A (ja) * | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の構造 |
US5926691A (en) * | 1996-07-24 | 1999-07-20 | Samsung Electronics Co., Ltd. | Methods of fabricating borophosphosilicate glass (BPSG) films having impurity concentrations which remain stable over time, and for using such films testing of microelectronic devices |
KR100296688B1 (ko) * | 1997-06-24 | 2001-10-24 | 박종섭 | 반도체소자의평탄화방법 |
US20020004280A1 (en) * | 2000-07-10 | 2002-01-10 | Park Young Woo | Method of forming storage nodes in a dram |
KR20020072844A (ko) * | 2001-03-13 | 2002-09-19 | 주식회사 하이닉스반도체 | 에스램 셀의 노드 콘택 형성 방법 |
CN1372303A (zh) * | 2001-02-19 | 2002-10-02 | 应用材料有限公司 | 用于降低氮化物消耗的聚集体介电层 |
US20070145592A1 (en) * | 2005-12-28 | 2007-06-28 | Kwon Young M | Semiconductor Device and Method of Manufacturing the Same |
-
2013
- 2013-04-03 CN CN201310114355.9A patent/CN103219235B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343541A (ja) * | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の構造 |
US5926691A (en) * | 1996-07-24 | 1999-07-20 | Samsung Electronics Co., Ltd. | Methods of fabricating borophosphosilicate glass (BPSG) films having impurity concentrations which remain stable over time, and for using such films testing of microelectronic devices |
KR100296688B1 (ko) * | 1997-06-24 | 2001-10-24 | 박종섭 | 반도체소자의평탄화방법 |
US20020004280A1 (en) * | 2000-07-10 | 2002-01-10 | Park Young Woo | Method of forming storage nodes in a dram |
CN1372303A (zh) * | 2001-02-19 | 2002-10-02 | 应用材料有限公司 | 用于降低氮化物消耗的聚集体介电层 |
KR20020072844A (ko) * | 2001-03-13 | 2002-09-19 | 주식회사 하이닉스반도체 | 에스램 셀의 노드 콘택 형성 방법 |
US20070145592A1 (en) * | 2005-12-28 | 2007-06-28 | Kwon Young M | Semiconductor Device and Method of Manufacturing the Same |
Also Published As
Publication number | Publication date |
---|---|
CN103219235B (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104409518A (zh) | 薄膜晶体管及其制备方法 | |
CN101728269B (zh) | Pmos晶体管的制造方法及pmos晶体管 | |
CN104217990A (zh) | 一种形成接触孔的方法 | |
KR100231607B1 (ko) | 반도체 소자의 초저접합 형성방법 | |
US9865702B2 (en) | Method for manufacturing laterally insulated-gate bipolar transistor | |
CN102569090B (zh) | Nmos晶体管的形成方法 | |
CN103824887A (zh) | 金属氧化物半导体薄膜晶体管及其制作方法 | |
CN101252085A (zh) | 半导体器件的制造方法 | |
CN103489770A (zh) | 栅极氧化层生长方法以及cmos管制作方法 | |
CN104157557A (zh) | 改善热载流子注入损伤的离子注入方法 | |
CN103219235A (zh) | 一种改善高压器件晶体管漏电的方法 | |
CN104882482A (zh) | 一种半导体结构及其制备方法 | |
CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
CN102157384A (zh) | 晶体管的制造方法 | |
CN102543744B (zh) | 晶体管及其制作方法 | |
US20140151760A1 (en) | Doped flowable pre-metal dielectric | |
CN104979196B (zh) | 一种沟槽型半导体器件结构的制作方法 | |
CN105655253B (zh) | 半导体结构及其形成方法 | |
TWM482841U (zh) | 具有高靜電放電防護能力的半導體結構 | |
CN102468162B (zh) | Nmos晶体管的制作方法 | |
CN103165440A (zh) | 高介电常数金属栅极半导体器件制造方法 | |
CN102456556A (zh) | 金属硅化物的形成方法 | |
CN101350305A (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
CN105870017A (zh) | 场效应晶体管的制造方法 | |
CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |