CN103210500A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103210500A
CN103210500A CN2011800551174A CN201180055117A CN103210500A CN 103210500 A CN103210500 A CN 103210500A CN 2011800551174 A CN2011800551174 A CN 2011800551174A CN 201180055117 A CN201180055117 A CN 201180055117A CN 103210500 A CN103210500 A CN 103210500A
Authority
CN
China
Prior art keywords
gas
semiconductor layer
layer
forms
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800551174A
Other languages
English (en)
Inventor
谷村泰树
奈须野善之
岛田久浬代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103210500A publication Critical patent/CN103210500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供一种半导体装置的制造方法，将半导体层形成气体导入反应室（70）内，通过使上述半导体层形成气体发生等离子体放电而在规定层上形成半导体层（4、304）。在上述半导体层形成气体的基础上，将杂质气体导入上述反应室内，通过使包含上述半导体层形成气体及上述杂质气体的第一导电型层形成气体发生等离子体放电，以覆盖上述半导体层的方式形成第一导电型的第一导电型层（5、305）。在形成上述第一导电型层的工序中，在形成上述半导体层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从上述半导体层形成气体的组份过渡为上述第一导电型层形成气体的组份。能够提高半导体装置的制造方法的生产性。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
在日本特开平04-266067号公报（专利文献1）及日本特开2009-004702号公报（专利文献2）中，公开了光电转换装置的制造方法。该方法是以覆盖半导体层（i型层）的方式堆积导电型层（n型层或p型层）的半导体装置的制造方法的一例。在专利文献1、2所记载的方法中，在堆积半导体层后，对反应室内实施高真空排气，从而使反应室中的真空度变为10-6Torr以下或0.001Pa左右。之后，将规定的杂质气体导入反应室内，并且在半导体层上堆积导电型层。
在日本特开2007-059560号公报（专利文献3）中，公开了薄膜半导体装置的制造方法。该方法是以覆盖半导体层（非晶硅层）的方式堆积导电型层（n+a-Si层）的半导体装置的制造方法的一例。在专利文献3中，并没有特别记载在形成非晶硅层后，用于形成n+a-Si层的具体方法。
现有技术文献
专利文献
专利文献1：（日本）特开平04-266067号公报
专利文献2：（日本）特开2009-004702号公报
专利文献3：（日本）特开2007-059560号公报
发明内容
发明所要解决的技术问题
在专利文献1、2的制造方法中，在形成半导体层后对反应室内实施高真空排气，在对反应室内实施气体置换后形成导电型层。在该方法中，需要用于使反应室内暂时被实施高真空排气的能量及时间，降低了生产性。
本发明是使用等离子体CVD（Chemical Vapor Deposition：化学气相沉积）法以覆盖半导体层的方式堆积导电型层的半导体装置的制造方法，其目的在于，提供一种能够在形成半导体层后且形成导电型层前这段期间提高生产性的半导体装置的制造方法。
用于解决技术问题的技术手段
基于本发明第一方面的半导体装置的制造方法，使用等离子体CVD法以覆盖半导体层的方式堆积导电型层，该半导体装置的制造方法具有：将半导体层形成气体导入反应室内，通过使上述半导体层形成气体发生等离子体放电而在规定层上形成上述半导体层的工序；在上述半导体层形成气体的基础上，将杂质气体导入上述反应室内，通过使包含上述半导体层形成气体及上述杂质气体的第一导电型层形成气体发生等离子体放电，以覆盖上述半导体层的方式形成第一导电型的第一导电型层的工序；在形成上述第一导电型层的工序中，在形成上述半导体层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从上述半导体层形成气体的组份过渡为上述第一导电型层形成气体的组份。
在基于上述第一方面的半导体装置的制造方法的基础上，基于本发明第二方面的半导体装置的制造方法为，在形成上述第一导电型层的工序中，在形成上述半导体层的等离子体放电处理结束后而上述半导体层形成气体仍未停止向上述反应室内的导入状态下，将上述杂质气体导入上述反应室内。
在基于上述第一方面或上述第二方面的半导体装置的制造方法的基础上，基于本发明第三方面的半导体装置的制造方法为，上述第一导电型层包括第一导电型的下侧第一导电型层和第一导电型的上侧第一导电型层，上述杂质气体包含用于形成上述下侧第一导电型层的第一杂质气体和用于形成上述上侧第一导电型层的第二杂质气体，形成上述第一导电型层的工序具有：在上述半导体层形成气体的基础上，将上述第一杂质气体导入上述反应室内，通过使包含上述半导体层形成气体及上述第一杂质气体的下侧第一导电型层形成气体发生等离子体放电，以覆盖上述半导体层的方式形成上述下侧第一导电型层的工序；在上述半导体层形成气体及上述第一杂质气体的基础上，将上述第二杂质气体导入上述反应室内，通过使包含上述半导体层形成气体、上述第一杂质气体及上述第二杂质气体的上侧第一导电型层形成气体发生等离子体放电，以覆盖上述下侧第一导电型层的方式形成上述上侧第一导电型层的工序；在形成上述上侧第一导电型层的工序中，在形成上述下侧第一导电型层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从上述下侧第一导电型层形成气体的组份过渡为上述第二杂质气体的组份。
在基于上述第一方面或上述第二方面的半导体装置的制造方法的基础上，基于本发明第四方面的半导体装置的制造方法为，上述第一导电型层包括第一导电型的下侧第一导电型层和第一导电型的上侧第一导电型层，形成上述第一导电型层的工序具有：在上述半导体层形成气体的基础上，将上述杂质气体以规定时间导入上述反应室内，通过使包含上述半导体层形成气体及上述杂质气体的下侧第一导电型层形成气体发生等离子体放电，以覆盖上述半导体层的方式形成上述下侧第一导电型层的工序；在形成上述下侧第一导电型层后，改变上述杂质气体的导入量相对于上述半导体层形成气体的导入量的导入量比，通过使包含导入量比发生变化的上述杂质气体及上述半导体层形成气体的上侧第一导电型层形成气体发生等离子体放电，以覆盖上述下侧第一导电型层的方式形成上述上侧第一导电型层的工序；在形成上述上侧第一导电型层的工序中，在形成上述下侧第一导电型层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从上述下侧第一导电型层形成气体的组份过渡为上述上侧第一导电型层形成气体的组份。
在基于上述第一方面至上述第四方面中任一方面的半导体装置的制造方法的基础上，基于本发明第五方面的半导体装置的制造方法为，上述半导体层包括下侧半导体层和上侧半导体层，上述半导体层形成气体包含用于形成上述下侧半导体层的第一半导体层形成气体及用于形成上述上侧半导体层的第二半导体层形成气体，形成上述半导体层的工序具有：将上述第一半导体层形成气体导入上述反应室内，通过使上述第一半导体层形成气体发生等离子体放电，在上述规定层上形成上述下侧半导体层的工序；在上述第一半导体层形成气体的基础上，将上述第二半导体层形成气体导入上述反应室内，通过使包含上述第一半导体层形成气体及上述第二半导体层形成气体的上侧半导体层形成气体发生等离子体放电，以覆盖上述下侧半导体层的方式形成上述上侧半导体层的工序；在形成上述上侧半导体层的工序中，在形成上述下侧半导体层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从上述第一半导体层形成气体的组份过渡为上述上侧半导体层形成气体的组份。
在基于上述第一方面至上述第四方面中任一方面的半导体装置的制造方法的基础上，基于本发明第六方面的半导体装置的制造方法为，上述半导体层包括下侧半导体层和上侧半导体层，形成上述半导体层的工序具有：将上述半导体层形成气体以其他规定时间导入上述反应室内，通过使上述半导体层形成气体发生等离子体放电，在上述规定层上形成上述下侧半导体层的工序；在形成上述下侧半导体层后，改变上述半导体层形成气体的导入量，通过使导入量发生变化的上述半导体层形成气体发生等离子体放电，以覆盖上述下侧半导体层的方式形成上述上侧半导体层的工序；在形成上述上侧半导体层的工序中，在形成上述下侧半导体层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从形成上述下侧半导体层的上述半导体层形成气体的组份过渡为形成上述上侧半导体层的上述半导体层形成气体的组份。
在基于上述第一方面至上述第四方面中任一方面的半导体装置的制造方法的基础上，基于本发明第七方面的半导体装置的制造方法为，上述半导体层包括下侧半导体层和上侧半导体层，上述半导体层形成气体包含半导体材料气体及稀释气体，形成上述半导体层的工序具有：将上述半导体层形成气体以其他规定时间导入上述反应室内，通过使上述半导体层形成气体发生等离子体放电，在上述规定层上形成上述下侧半导体层的工序；在形成上述下侧半导体层后，改变上述半导体层形成气体的上述半导体材料气体及上述稀释气体的导入量比，通过使导入量比发生变化的上述半导体层形成气体发生等离子体放电，以覆盖上述下侧半导体层的方式形成上述上侧半导体层的工序；在形成上述上侧半导体层的工序中，在形成上述下侧半导体层的等离子体放电处理结束后而上述反应室内的压力仍未减压至极限真空度的状态下，供给到上述反应室的气体的组份设定值从形成上述下侧半导体层的上述半导体层形成气体的组份过渡为形成上述上侧半导体层的上述半导体层形成气体的组份。
在基于上述第一方面至上述第七方面中任一方面的半导体装置的制造方法的基础上，基于本发明第八方面的半导体装置的制造方法为，在形成上述半导体层后，向上述反应室内导入的上述半导体层形成气体的导入量减少至规定流量。
在基于上述第一方面至上述第八方面中任一方面的半导体装置的制造方法的基础上，基于本发明第九方面的半导体装置的制造方法为，还具有：通过将其他杂质气体供给至其他规定层上而在上述其他规定层上形成第二导电型的第二导电型层的工序。
在基于上述第九方面的半导体装置的制造方法的基础上，基于本发明第十方面的半导体装置的制造方法为，将上述其他杂质气体导入上述反应室内，在上述反应室内形成上述第二导电型层。
在基于上述第一方面至上述第十方面中任一方面的半导体装置的制造方法的基础上，基于本发明第十一方面的半导体装置的制造方法为，上述半导体装置是光电转换装置。
在基于上述第一方面至上述第八方面中任一方面的半导体装置的制造方法的基础上，基于本发明第十二方面的半导体装置的制造方法为，上述半导体装置是具有薄膜晶体管的开关半导体装置。
本发明的“半导体层”的用语的意义如下。本发明的“半导体层”包括例如光电转换装置的本征半导体层（所谓的i型层）及实质上的本征半导体层（参照后述的实施方式1）。此处所说的本征半导体层是指完全未掺杂的本征半导体层，此处所说的实质上的本征半导体层是指包含微量杂质的弱p型半导体层或弱n型半导体层。此外，半导体层及导电型层都包括非晶硅类层和微晶硅类层。此处所说的非晶硅类层是指例如a-Si:H、a-SiC:H、a-SiGe:H、a-SiN:H等，此处所说的微晶硅类层是指例如μc-Si:H、μc-SiGe:H等。
另外，本发明的“半导体层”包括例如反向交错型晶体管的非晶硅类层（参照后述的实施方式2）及实质上的非晶硅类层。此处所说的非晶硅类层是指完全未掺杂的非晶硅类层，此处所说的实质上的非晶硅类层是指含有微量杂质的弱p型非晶硅类层或弱n型非晶硅类层。
在本发明的“半导体层”中，不包括非晶硅层中充分掺入有n型杂质或p型杂质的非晶n型硅层（所谓的n+a-Si层）或非晶p型硅层（所谓的p+a-Si层）。
发明效果
根据本发明，能够得到一种半导体装置的制造方法，该半导体装置的制造方法使用等离子体CVD法以覆盖半导体层的方式堆积导电型层，能够在形成半导体层后且形成导电型层前这段期间提高生产性。
附图说明
图1是表示通过实施方式1的光电转换装置的制造方法制造的光电转换装置的剖视图。
图2是示意性地表示实施方式1的光电转换装置的制造方法所使用的等离子体CVD装置的图。
图3是表示实施方式1的光电转换装置的制造方法的各工序的图。
图4是表示实施方式1的光电转换装置的制造方法的各工序的一部分（步骤S4～步骤S7）中的各元件的动作状态的时序图。
图5是表示通过实施方式2的反向交错型薄膜晶体管的制造方法制造的反向交错型薄膜晶体管的剖视图。
图6是表示实施方式2的反向交错型薄膜晶体管的制造方法的各工序的图。
具体实施方式
以下，参照附图对基于本发明的各实施方式进行说明。在以下各实施方式中，在提及个数、量等的情况下，除了特别记载的情况以外，本发明的范围不被该个数、量等限定。在以下说明的各实施方式中，针对同一部件、相当的部件标注同一附图标记，存在不反复进行重复说明的情况。
［实施方式1］
作为半导体装置的制造方法的一例，基于具有pin结的光电转换装置的制造方法对本实施方式进行说明。在本实施方式的光电转换装置的制造方法中，使用等离子体CVD法以覆盖半导体层（i型层）的方式堆积导电型层（n型层）。另外，本发明还能够作为半导体装置的制造方法的其他例子而应用于反向交错型薄膜晶体管的制造方法等。在后述的实施方式2中对反向交错型薄膜晶体管的制造方法进行详细说明。
<光电转换装置100>
参照图1对光电转换装置100进行说明。光电转换装置100是通过使用本实施方式的光电转换装置的制造方法制造的。光电转换装置100包括：具有一个pin结的第一光电转换层100A和具有另一个pin结的第二光电转换层100B。
光电转换装置100通过顺次层积透明基板1、透明导电膜2、p型层3、i型层4、n型层5、p型层6、i型层7、n型层8、背面透明导电膜9及背面金属电极10而构成。在光电转换装置100中，光从透明基板1侧入射。在光电转换装置100中，利用p型层3、i型层4及n型层5形成一个pin结（第一光电转换层100A）。在光电转换装置100中，利用p型层6、i型层7及n型层8形成另一个pin结（第二光电转换层100B）。
透明基板1及透明导电膜2具有透光性。作为透明基板1，可以使用在等离子体CVD形成工序中具有耐热性及透光性的玻璃基板、聚酰亚胺等的树脂基板等。透明导电膜2是例如SnO2:F（FTO）或ZnO:Al。
p型层3及p型层6掺杂有硼或铝等p型杂质原子。p型层3是例如a-Si:C:B:H。p型层6是例如μc-Si:B:H。
i型层4及i型层7既可以是完全未掺杂的本征半导体层，也可以如含有微量杂质的弱p型半导体层或弱n型半导体层那样，实质上是本征半导体层。
本实施方式的i型层4通过顺次层积p侧缓冲层4a、主体层4b及n侧缓冲层4c而构成。主体层4b是例如a-Si:H（氢化非晶硅层）或a-SiGe:H（氢化非晶硅锗层）。
本实施方式的i型层7通过顺次层积p侧缓冲层7a、主体层7b及n侧缓冲层7c而构成。主体层7b是例如μc-Si:H（氢化微晶硅层）或μc-SiGe:H（氢化微晶硅锗层）。p侧缓冲层4a、7a及n侧缓冲层4c、7c可以根据需要而形成。
n型层5及n型层8掺杂有磷等n型杂质原子。本实施方式的n型层5通过顺次层积基板侧n型层5a及背面侧n型层5b而构成。基板侧n型层5a是例如a-Si:P:H。背面侧n型层5b是例如μc-Si:P:H。n型层8可以构成为n型层5相同。
<等离子体CVD装置200>
参照图2对本实施方式的光电转换装置的制造方法所使用的等离子体CVD装置200进行说明。等离子体CVD装置200具有反应室70、阴极电极71、匹配器73、高频电源75、阳极电极81、压力调整用阀83、排气阀85、真空泵87、气体导入系统90及气体导入部92。
反应室70由能够密闭的壳体构成。搬入反应室70内的透明基板1能够在反应室70内形成p型层、i型层及n型层。阴极电极71及阳极电极81分别设置在反应室70内并且呈平行平板型的电极结构。阴极电极71及阳极电极81的电极间距离根据所希望的处理条件来决定，例如从1mm到40mm。
与阴极电极71连接的匹配器73和与匹配器73连接的高频电源75分别设置在反应室70外。高频电源75通过匹配器73向阴极电极71供给电力。匹配器73匹配高频电源75与阴极电极71及阳极电极81之间的阻抗。
高频电源75输出CW（连续波形）交流输出或经过脉冲调制（通断控制）的交流电力（RF电力）。高频电源75还可以切换并输出这些交流电力。从高频电源75输出的交流电力的频率是例如13.56MHz。从高频电源75输出的交流电力的频率也可以是从数kHz到VHF波段或者微波波段。
阳极电极81电气性地接地。在阳极电极81上载置有透明基板1。透明基板1也可以在形成有透明导电膜2（在图2中未图示）的状态下载置在阳极电极81上。透明基板1也可以在形成有透明导电膜2及p型层3的状态下载置在阳极电极81上。透明基板1也可以载置在阴极电极71上，但是为了降低因等离子体中的离子损伤而产生的膜质的降低，优选设置在阳极电极81上。
配置在反应室70外的气体导入系统90包括：顺次连接的阀11、SiH4气体用流量控制装置13及阀15；顺次连接的阀21、H2气体用流量控制装置23及阀25；顺次连接的阀31、PH3/H2气体用流量控制装置33及阀35；顺次连接的阀41、BHH6/H2气体用流量控制装置43及阀45；顺次连接的阀51、CH4气体用流量控制装置53及阀55；顺次连接的阀61、GeH4/H2气体用流量控制装置63及阀65。阀11、阀21、阀31、阀41、阀51、阀61与气体导入部92连接，该气体导入部92与反应室70的内部连通。
阀15与供给硅烷气体（SiH4气体）的气瓶（未图示）连接。通过打开阀11及阀15，从该气瓶通过SiH4气体用流量控制装置13及气体导入部92向反应室70导入硅烷气体（SiH4气体）。
阀25与供给氢气（H2气体）的气瓶（未图示）连接。通过打开阀21及阀25，从该气瓶通过H2气体用流量控制装置23及气体导入部92向反应室70导入氢气（H2气体）。
阀35与供给磷化氢气体（PH3/H2气体）的气瓶（未图示）连接。通过打开阀31及阀35，从该气瓶通过PH3/H2气体用流量控制装置33及气体导入部92向反应室70导入磷化氢气体（PH3/H2气体）。
阀45与供给乙硼烷气体（B2H6/H2气体）的气瓶（未图示）连接。通过打开阀41及阀45，从该气瓶通过B2H6/H2气体用流量控制装置43及气体导入部92向反应室70导入乙硼烷气体（B2H6/H2气体）。
阀55与供给甲烷气体（CH4气体）的气瓶（未图示）连接。通过打开阀51及阀55，从该气瓶通过CH4气体用流量控制装置53及气体导入部92向反应室70导入甲烷气体（CH4气体）。
阀65与供给GeH4/H2气体的气瓶（未图示）连接。通过打开阀61及阀65，从该气瓶通过GeH4/H2气体用流量控制装置63及气体导入部92向反应室70导入GeH4/H2气体。
顺次连接的压力调整用阀83、排气阀85及真空泵87都设置在反应室70外，压力调整用阀83与反应室70连接。真空泵87可以应用能够对反应室70内的气体压力实施高真空排气而达到10-6Torr（≈10-4Pa）以下的压力的真空泵。从简化装置、降低成本以及提高生产能力的观点来看，真空泵87也可以是具有使反应室70内的极限真空度为10-3Torr（≈0.1Pa）的排气能力的真空泵。
随着半导体装置的基板尺寸变大，反应室70的容量变大。在对大容量的反应室70内实施高真空排气的情况下，可以使用高性能的真空泵87。也可以使用简易的低真空用真空泵87，在该情况下，能够实现简化装置以及降低成本。作为简易的低真空用真空泵87，可列举例如干泵、旋转泵、机械增压泵等，单独或者组合两个以上的上述泵来使用即可。
本实施方式所使用的等离子体CVD装置的反应室70的容积为例如大约1m3。作为真空泵87，可以将机械增压泵和旋转泵串联连接来使用。或者，可以使用干泵。
利用压力调整用阀83、排气阀85及真空泵87，将反应室70内的气体压力设定为规定值（详见后述）。在将反应室70内的压力设定为规定值的状态下，利用高频电源75及匹配器73向阴极电极71供给规定的电力。在阴极电极71与阳极电极81之间产生等离子体，供给至反应室70内的气体被分解，向透明基板1形成p型层、i型层或者n型层等（详见下述）。
<光电转换装置100的制造方法>
参照图3按以下顺序说明光电转换装置100的制造方法（步骤S1～步骤S14）。对于后述的步骤S4～步骤S7，还参照图4所示的时序图进行说明。
<步骤S1：透明基板搬入工序，步骤S2：透明导电膜形成工序>
首先，将透明基板1搬入等离子体CVD装置200的反应室70内（步骤S1）。在反应室70内，在透明基板1上形成透明导电膜2（步骤S2）。也可以在其他装置（未图示）中使用CVD、溅射或者蒸镀等方法在透明基板1上形成透明导电膜2，之后，将透明基板1在形成有透明导电膜2的状态下搬入反应室70内。
<步骤S3：气体置换工序>
在反应室70内，残留有在步骤S2中导入的杂质和在步骤S1中搬入透明基板1时从外部混入的杂质。如果该杂质进入在后述的步骤S4中形成的p型层3，则p型层3的品质将降低。为了降低反应室70内杂质的浓度，在反应室70内利用置换气体进行置换（步骤S3）。
具体地说，向反应室70内导入例如氢气（H2气体）作为置换气体。在反应室70内的压力达到规定压力（例如100Pa到1000Pa）后，停止氢气的导入。氢气的导入进行例如约1秒～约5秒钟。在经过规定时间后，打开压力调整用阀83及排气阀85，利用真空泵87排出反应室70内的氢气等，直到压力变为规定压力（例如1Pa到10Pa）。由真空泵87进行的排气进行例如约30秒～约60秒钟。
氢气的导入和由真空泵87进行的排气也可以反复进行多次。在该情况下，预先设定氢气导入后反应室70内部的压力和氢气排出后反应室70内部的压力。在导入氢气时，停止从反应室70排气。在反应室70内部的压力变为预先设定的压力以上时，停止氢气的导入。在排出氢气时，停止氢气的导入。在反应室70内部的压力变为预先设定的压力以下时，停止氢气的排出。
作为置换气体，不限于氢气，也可以使用形成后述的i型层4（步骤S6）所使用的硅烷气体（SiH4气体）等。形成i型层4所使用的气体（半导体层形成气体）还能够用于形成p型层3、i型层4及n型层5中的任一者。将形成i型层4所使用的气体用作置换气体，从而由于该气体而使杂质不混入p型层3或者n型层5。
作为置换气体，也可以使用氩气（Ar气体）、氖气（Ne气体）或疝气（Xe气体）等惰性气体等。原子量大的气体在对反应室70内实施排气时容易残留在反应室70内，所以恰好能够用作置换气体。作为置换气体，也可以是混合气体，该混合气体由形成i型层4（步骤S5）所使用的气体（半导体层形成气体）中的任意一种以上和一种以上的惰性气体组成。
<步骤S4：p型层形成工序>
在步骤S3中对反应室70内实施气体置换后，以覆盖透明导电膜2的方式形成p型层3（第二导电型层）（步骤S4）。在此，图4示意性地表示了步骤S4～步骤S7的各要素的时序图（未图示步骤S8的详细情况）。
在图4中，按时间顺序表示了交流电力（RF电力）的接通/断开、SiH4阀（与图2的阀11、阀15对应）的开启/关闭、硅烷气体（SiH4气体）向反应室70内的流量、H2阀（与图2的阀21、阀25对应）的开启/关闭、氢气（H2气体）向反应室70内的流量、PH3气体阀（与图2的阀31、阀35对应）的开启/关闭、PH3/H2气体向反应室70内的流量、由他们的混合气体的压力调整用阀83、排气阀85和真空泵87调节的反应室70内的设定压力P以及排气阀85的开启/关闭的各状态。对于图4所示的交流电力（RF电力）的接通/断开而言，即使是连续放电及脉冲放电中任意一种状态，也将放电过程中的状态表示为接通，将非放电过程中的状态表示为断开。
参照图2及图4，为了形成p型层3，向反应室70内导入p型层形成用杂质气体。此时，排气阀85开启（排气阀开启），利用压力调整用阀83将反应室70内调整为规定压力。在导入p型层形成用杂质气体时，PH3阀关闭（PH3阀关闭），不向反应室70导入磷化氢气体（PH3气体）。
p型层形成用杂质气体包含硅烷气体（SiH4气体）、氢气（H2气体）和乙硼烷气体（B2H6气体）。硅烷气体（SiH4气体）通过开启SiH4阀（SiH4阀开启）而被导入规定的流量（图4的SiH4（p））。氢气（H2气体）也通过开启H2阀（H2阀开启）而被导入规定的流量（图4的H2（p））。虽然未记载在图4中，但是乙硼烷气体（B2H6气体）也被导入规定的流量。
氢气（H2气体）的流量例如为硅烷气体（SiH4气体）的流量的数倍至数十倍。p型层形成用杂质气体还可以为了降低光吸收量而包含含有碳原子的甲烷气体（CH4气体）（图4中未图示）。
如上所述，在导入了p型层形成用杂质气体的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（p））。利用高频电源75及匹配器73，向阴极电极71供给交流电力（RF电力接通）。在阴极电极71与阳极电极81之间产生等离子体。p型层形成用杂质气体通过等离子体放电而被分解（离解）及扩散，以覆盖透明导电膜2的方式形成p型层3。在形成p型层3后，停止由高频电源75进行的交流电力的供给（RF电力断开）。
<步骤S5：气体置换工序>
接着，利用与上述步骤S3相同的方法，进行气体置换工序。利用该气体置换工序，抑制杂质（特别是决定p型层3的导电型的杂质）混入在步骤S6中形成的i型层4。
具体地说，通过关闭SiH4阀（SiH4阀关闭），停止向反应室70内导入硅烷气体（SiH4气体）。通过关闭H2阀（H2阀关闭），停止向反应室70内导入氢气（H2气体）。同样，也停止向反应室70内导入乙硼烷气体（B2H6气体）。在停止导入上述各气体后，在开启排气阀85的状态下（排气阀开启），利用真空泵87对反应室70实施真空排气，直到反应室70内的压力变为规定压力（图4的设定压力P（0），例如1Pa到10Pa）。
接着，关闭排气阀85（排气阀关闭），并且导入氢气（H2气体）（H2阀开启）。导入氢气（H2气体），直到反应室70内的压力变为规定压力（图4的设定压力P（F））。之后，停止氢气（H2气体）的导入（H2阀关闭），并且再次开启排气阀85（排气阀开启）。利用真空泵87进行真空排气，直到反应室70内的压力变为规定的压力（图4的设定压力P（0））。也可以反复多次进行这样的氢气导入以及由真空泵87进行的排气。通过以上处理，完成气体置换工序。
<步骤S6：i型层形成工序>
接着，形成i型层4（步骤S6）。作为i型层4，既可以是完全未掺杂的本征半导体层，也可以如包含微量杂质的弱p型半导体层或者弱n型半导体层那样，是实质上的本征半导体层。
在本实施方式的步骤S6中，首先形成i型层4中的p侧缓冲层4a（步骤S6a）。在开启排气阀85的状态下（排气阀开启），将硅烷气体（SiH4气体）及氢气（H2气体）导入反应室70内，作为半导体层形成气体（SiH4阀开启、H2阀开启）。氢气（H2气体）的流量（图4的H2（i））例如是硅烷气体（SiH4气体）的流量（图4的SiH4（i））的大约1倍至大约50倍。半导体层形成气体既可以包含乙硅烷气体（Si2H6气体）、锗烷气体（GeH4气体），或者也可以包含含有碳原子的甲烷气体（CH4气体）以降低光吸收量。半导体层形成气体也可以包含氩气（Ar气体）或氦气（He气体）。
在导入半导体层形成气体的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（i）。此外，用于形成p侧缓冲层4a的设定压力也可以与用于形成主体层4b形成的设定压力不同）。利用高频电源75及匹配器73，向阴极电极71供给交流电力（RF电力接通）。在阴极电极71与阳极电极81之间产生等离子体。半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖p型层3的方式形成p侧缓冲层4a。通过p侧缓冲层4a的形成，降低了反应室70内的环境中的硼原子浓度，并且减少了硼原子混入在以下步骤S6b中形成的主体层4b的情况。
接着，在p侧缓冲层4a上形成i型层4中的主体层4b（步骤S6b）。在步骤S6a的状态下，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，使氢气（H2气体）相对于硅烷气体（SiH4气体）的流量（导入量比）例如改变为大约35倍至大约70倍（在图4中未详细地记载）。
可以在维持半导体层形成气体整体的导入量的状态下，通过改变硅烷气体（SiH4气体）及氢气（H2气体）各自的导入量，实现氢气（H2气体）相对于硅烷气体（SiH4气体）的流量（导入量比）的改变。另外，作为氢气（H2气体）相对于硅烷气体（SiH4气体）的流量的改变，也可以如下，即，改变硅烷气体（SiH4气体）及氢气（H2气体）各自的导入量的结果是，增减半导体层形成气体整体的导入量。
此时，也在开启排气阀85的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（i））。流量比（混合比）发生改变的半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖p侧缓冲层4a的方式形成主体层4b。
接着，形成i型层4中的n侧缓冲层4c（步骤S6c）。在上述步骤S6b的状态下，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，将氢气（H2气体）的流量例如改变为硅烷气体（SiH4气体）的流量的大约1倍到大约50倍（在图4中未详细记载）。此时，也在开启排气阀85的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（i）。此外，用于形成n侧缓冲层4c的设定压力也可以与用于形成主体层4b的设定压力不同）。
流量比（混合比）发生改变的半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖主体层4b的方式形成n侧缓冲层4c。由此，通过层积p侧缓冲层4a、主体层4b及n侧缓冲层4c而形成i型层4。可以根据需要形成p侧缓冲层4a及n侧缓冲层4c。在形成规定厚度的i型层4（n侧缓冲层4c）后，停止由高频电源75进行的交流电力的供给（RF电力断开）。
<步骤S7：n型层形成工序>
接着，首先形成n型层5（第一导电型层）中的基板侧n型层5a（下侧第一导电型层）（步骤S7a）。需要说明的是，此处所说的n型层5在如光电转换装置100那样的所谓的超直型（スーパーストレート型）薄膜光电转换装置中相当于n型层。此处所说的n型层5在所谓的亚直型（サブストレート型）薄膜光电转换装置中相当于p型层。此处所说的n型层5在所谓的反向交错型薄膜晶体管中相当于n型层（n+a-Si层）（在实施方式2中，将会说明反向交错型薄膜晶体管的详细情况）。
在步骤S7a中，在将作为半导体层形成气体的硅烷气体（SiH4气体）及氢气（H2气体）供给到反应室70内的状态下，在此基础上将n型杂质气体导入反应室70内。该n型杂质气体包含磷化氢气体（PH3气体）。通过开启PH3/H2阀（PH3/H2阀开启），将磷化氢气体（PH3气体）导入反应室70内。此外，在导入n型杂质气体时，硅烷气体（SiH4气体）及氢气（H2气体）的导入条件（流量、混合比等）也可以根据用于形成i型层4的条件和用于形成n型层5（基板侧n型层5a）的条件而不同。
在此，在n型层5（基板侧n型层5a）的形成过程中，可以在形成i型层4（n侧缓冲层4c）的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将n型杂质气体导入反应室70内。也可以在形成i型层4（n侧缓冲层4c）的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将n型杂质气体导入反应室70内。半导体层形成气体与n型杂质气体混合而成为n型层形成用气体。在形成i型层4（n侧缓冲层4c）的等离子体放电处理结束后而反应室70内的压力仍未减压至极限真空度的状态下，反应室70的组份设定值（环境）从半导体层形成气体的组份（半导体层形成气体处于支配地位的状态）过渡为n型层形成用气体（n型杂质气体与半导体层形成气体的适当的混合气体）的组份（n型层形成用气体处于支配地位的状态）。
此处所说的半导体层形成气体处于支配地位的状态（环境）是指，由半导体层形成气体的供给组份（设定值）规定的环境。此处所说的n型层形成气体处于支配地位的状态（环境）是指，由n型层形成气体的供给组份（设定值）规定的环境。
此处所说的极限真空度是指，实质上不存在（零）借助真空泵87从反应室70内向反应室70外流出的气体成分的流出量的状态。另外，此处所说的反应室70内的压力未减压至极限真空度的状态是指，反应室70内比极限真空度压力高的状态。此外，图4的设定压力P（0）是指压力调整用阀83全开的状态，反应室70内的压力不一定达到了极限真空度。
在将半导体层形成气体及n型杂质气体导入反应室70内的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（n））。当开始形成n型层5a时，氢气（H2气体）的流量（图4的H2（n））例如被设定为硅烷气体（SiH4气体）的流量（图4的SiH4（n））的大致5倍至大约300倍。
为了在更短的时间内使半导体层形成气体处于支配地位的状态过渡到n型层形成用气体处于支配地位的状态，也可以如图4所示那样减少向反应室70内导入的硅烷气体（SiH4气体）及氢气（H2气体）的导入量。在向反应室70内导入的半导体层形成气体的导入量变少的情况下，半导体层形成气体处于支配地位的状态（环境）是指，在i型层4的形成即将完成之前，由半导体层形成气体的供给组份（设定值）规定的环境。在从半导体层形成气体处于支配地位的状态过渡到n型层形成用气体处于支配地位的状态这段期间，也可以如图4所示那样停止交流电力的供给（RF电力断开）。
在从半导体层形成气体处于支配地位的状态过渡为n型层形成用气体处于支配地位的状态之后，利用高频电源75及匹配器73，向阴极电极71供给交流电力（RF电力接通）。在阴极电极71与阳极电极81之间产生等离子体。n型层形成用气体通过等离子体放电而被分解（离解）及扩散，以覆盖i型层4（n侧缓冲层4c）的方式形成基板侧n型层5a。
接着，在板侧n型层5a上形成n型层5的背面侧n型层5b（上侧第一导电型层）（步骤S7b）。在步骤S7a的状态下，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，将氢气（H2气体）的流量例如改变为硅烷气体（SiH4气体）的流量的大约30倍到大约300倍（在图4中未详细记载）。此时，也在开启排气阀85的状态下，利用压力调整用阀83使反应室70内的压力大致保持一定（图4的设定压力P（n））。
通过上述调节，磷化氢气体（PH3气体）的导入量相对于半导体层形成气体的导入量的导入量比（混合比）也发生变化。包含导入量比发生变化的磷化氢气体（PH3气体）及半导体层形成气体的n型层形成用气体通过等离子体放电而被分解（离解）及扩散，以覆盖基板侧n型层5a的方式形成背面侧n型层5b。在形成规定厚度的n型层5（背面侧n型层5b）后，停止由高频电源75进行的交流电力的供给（RF电力断开）。
可以根据需要采用n型层5的基板侧n型层5a与背面侧n型层5b的层积结构。作为n型层5，也可以通过调节SiH4气体用流量控制装置13和/或H2气体用流量控制装置23和/或PH3/H2气体用流量控制装置33，形成杂质浓度不同的多个n型层。作为n型层5，既可以通过层积n型非晶层及n型微晶层形成，也可以仅由n型非晶层形成，也可以仅由n型微晶层形成。
此外，在通过层积杂质浓度不同的多个n型层而形成n型层5情况下，或者，在通过层积n型非晶层及n型微晶层而形成n型层5的情况下，n型层形成气体处于支配地位的状态（环境）是指，在开始形成与i型层4（n侧缓冲层4c）接触的层时，由n型层形成气体供给组份（设定值）规定的环境。通过以上处理，在透明导电膜2上形成具有pin结的第一光电转换层100A。
<步骤S8：气体置换工序>
接着，通过与上述步骤S3相同的方法，进行气体置换工序。利用该气体置换工序，抑制杂质（特别是决定n型层5的导电型的杂质）混入在以下步骤S9中形成的p型层6。
<步骤S9：p型层形成工序>
接着，与第一光电转换层100A的p型层3相同地，以覆盖背面侧n型层5b的方式形成p型层6。
<步骤S10：气体置换工序>
接着，通过与上述步骤S5相同的方法，进行气体置换工序。利用该气体置换工序，抑制杂质（特别是决定p型层6的导电型的杂质）混入在以下步骤S11中形成的i型层7。
<步骤S11：i型层形成工序>
接着，通过与上述步骤S6的步骤S6a、步骤S6b及步骤S6c相同的方法，分别形成p侧缓冲层7a、主体层7b及n侧缓冲层7c。
<步骤S12：n型层形成工序>
接着，通过与上述步骤S7相同的方法，形成n型层8。n型层8可以是n型微晶层与n型非晶层的层积结构。或者，n型层8可以仅是n型微晶层和n型非晶层中的任一方。另外，可以通过层积杂质浓度不同的多个n型层而形成n型层8。或者，可以由具有规定杂质浓度的单一的层形成n型层8。
在将硅烷气体（SiH4气体）及氢气（H2气体）供给至反应室70内作为半导体层形成气体的状态下，在此基础上，将n型杂质气体导入反应室70内。该n型杂质气体包含磷化氢气体（PH3气体）。
在此，在n型层8的形成过程中，可以在形成i型层7的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将n型杂质气体导入反应室70内。也可以在形成i型层7的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将n型杂质气体导入反应室70内。半导体层形成气体与n型杂质气体混合而成为n型层形成用气体。在形成i型层7的等离子体放电处理结束后而反应室70内的压力仍未减压至极限真空度的状态下，反应室70的组份设定值（环境）从半导体层形成气体的组份（半导体层形成气体处于支配地位的状态）过渡为n型层形成用气体的组份（n型层形成用气体处于支配地位的状态）。
在从半导体层形成气体处于支配地位的状态过渡为n型层形成用气体处于支配地位的状态后，利用高频电源75及匹配器73，向阴极电极71供给交流电力（RF电力接通）。在阴极电极71与阳极电极81之间产生等离子体。n型层形成用气体通过等离子体放电而被分解（离解）及扩散，以覆盖i型层7（n侧缓冲层7c）的方式形成n型层8。通过以上处理，在第一光电转换层100A上形成具有pin结的第二光电转换层100B。
<步骤S13：背面透明导电膜形成工序>
接着，在第二光电转换层100B（n型层8）上形成背面透明导电膜9。通过使用CVD、溅射、蒸镀等方法，由SnO2、ITO或者ZnO等形成背面透明导电膜9。
<步骤S14：背面金属电极形成工序>
接着，在背面透明导电膜9上形成背面金属电极10。通过使用CVD、溅射、蒸镀等方法，由银或者铝等金属形成背面金属电极10。通过以上处理，完成本实施方式的光电转换装置100的制造工序。
<作用、效果>
根据本实施方式的光电转换装置100的制造方法，在形成形成i型层4后，开始形成n型层5而没有对反应室70内实施高真空排气。另外，在形成i型层7后，开始形成n型层8而没有对反应室70内实施高真空排气。根据该方法，在形成n型层5及n型层8前，不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。
对于n型层5的形成（步骤S7）而言，认为有如下可能性，即，在将透明基板1搬入反应室70内时（步骤S1），水分等杂质与透明基板1一起混入反应室70内。认为该水分等杂质经过气体置换工序（步骤S3）、p型层形成工序（步骤S4）及气体置换工序（步骤S5）而在i型层形成工序（步骤S6）结束时，附着在反应室70的内壁、真空排气系统（压力调整用阀83、排气阀85及真空泵87）附近。
在该状态下，若如开头所说明的日本特开平04-266067号公报（专利文献1）及日本特开2009-004702号公报（专利文献2）那样，进行高真空排气而使反应室70内的真空度变为10-4Pa（10-6Torr）以下，则附着在反应室70内和真空排气系统的水分等就会脱离，暂时漂浮在反应室70内的气体环境中。由于该漂浮，水分等附着于处理对象即透明基板1（i型层4）。担心附着于透明基板1（i型层4）的水分等即使通过气体置换也将残留在透明基板1（i型层4）上。
根据本实施方式的光电转换装置100的制造方法，即使在i型层4形成后的形成n型层5的阶段，在反应室70内也存在半导体层形成气体。在形成n型层5时，由于没有对反应室70内实施高真空排气，所以水分等基本不会漂浮，也基本没有附着于处理对象即透明基板1（i型层4）。即使假设附着于反应室70内和真空排气系统的水分等漂浮在反应室70内的气体环境中，也认为水分等与存在于反应室70内的半导体层形成气体碰撞，从而能够抑制水分等到达处理对象即透明基板1（i型层4）。
因此，根据本实施方式的光电转换装置100的制造方法，即使在形成n型层5的阶段，在反应室70内也存在半导体层形成气体，从而水分等杂质基本不会混入到n型层5。这对于n型层8的形成而言也是相同的。
在i型层4的形成过程中，为了形成p侧缓冲层4a、主体层4b及n侧缓冲层4c，通过调节SiH4气体用流量控制装置13和/或H2气体用流量控制装置23，改变氢气（H2气体）相对于硅烷气体（SiH4气体）的流量。由于没有开闭SiH4阀及H2阀，所以延长了他们的耐用时间。这对于i型层7的形成而言也是相同的。
在n型层5的形成过程中也相同地，为了形成基板侧n型层5a及背面侧n型层5b，通过调节SiH4气体用流量控制装置13和/或H2气体用流量控制装置23和/或PH3/H2气体用流量控制装置33，改变硅烷气体（SiH4气体）、氢气（H2气体）及PH3/H2气体的流量比。由于没有开闭SiH4阀、H2阀及PH3/H2气体阀，所以延长了他们的耐用时间。
本实施方式的光电转换装置100的制造方法是在一个反应室70内将各层堆积于透明基板1，即为所谓的单室式（シングルチャンバ式）。与具有多个反应室的所谓的多室式（マルチチャンバ式）等相比，降低了设备费用及运转成本。根据本实施方式的光电转换装置100的制造方法，能够以更低廉的价格得到光电转换装置。
［实施方式1的其他方式］
在上述光电转换装置100的制造方法中，在透明基板1（透明导电膜2）上形成有第一光电转换层100A及第二光电转换层100B。在透明基板1（透明导电膜2）上，也可以仅形成第一光电转换层100A。也可以在透明基板1（透明导电膜2）上形成第一光电转换层100A、第二光电转换层100B及其他多个光电转换层。
在上述光电转换装置100的制造方法中，作为第一光电转换层100A，在反应室70内连续地形成p型层3、i型层4及n型层5。也可以在与反应室70不同的其他反应室中，以覆盖透明基板1上的透明导电膜2的方式形成p型层3，在将其搬入反应室70内后，实施上述i型层形成工序（步骤S6）及n型层形成工序（步骤S7）。在该情况下，也可以在上述i型层形成工序（步骤S6）前，根据需要实施上述气体置换工序（步骤S5）。这对于第二光电转换层100B的气体置换工序（步骤S10）、i型层形成工序（步骤S11）及n型层形成工序（步骤S12）而言也是相同的。
在上述光电转换装置100的制造方法中，i型层4由p侧缓冲层4a、主体层4b及n侧缓冲层4c形成。作为i型层4，也可以由p侧缓冲层4a（下侧半导体层）及主体层4b（上侧半导体层）形成。作为i型层4，也可以由主体层4b（下侧半导体层）及n侧缓冲层4c（上侧半导体层）形成。这对于i型层7而言也是相同的。
在上述光电转换装置100的制造方法中，为了i型层4的形成，将硅烷气体（SiH4气体）用作半导体材料气体，将氢气（H2气体）用作稀释气体。作为半导体材料气体，也可以使用乙硅烷气体（Si2H6气体）、锗烷气体（GeH4气体）或者甲烷气体（CH4气体）等。作为稀释气体，也可以使用氩气（Ar气体）、氦气（He气体）或者氮气（N2气体）等。
在上述光电转换装置100的制造方法中，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，由p侧缓冲层4a、主体层4b及n侧缓冲层4c形成i型层4。作为i型层4，也可以通过导入半导体层形成气体（第一半导体层形成气体）来形成p侧缓冲层4a，通过导入其他半导体层形成气体（第二半导体层形成气体）来形成主体层4b，通过导入另外的其他半导体层形成气体来形成n侧缓冲层4c。
在采用由硅烷气体（SiH4气体）及氢气（H2气体）组成的混合气体作为半导体层形成气体的情况下，采用乙硅烷气体（Si2H6气体）等作为其他半导体层形成气体。在采用乙硅烷气体（Si2H6气体）作为其他半导体层形成气体的情况下，能够实现高速的成膜。
在该情况下，将半导体层形成气体导入反应室70内，通过使半导体层形成气体发生等离子体放电而在p型层3上形成p侧缓冲层4a。接着，在半导体层形成气体的基础上，将其他半导体层形成气体导入反应室70内。通过使由半导体层形成气体和其他半导体层形成气体组成的混合气体（上侧半导体层形成气体）发生等离子体放电，以覆盖p侧缓冲层4a的方式形成主体层4b。
在此，在主体层4b的形成过程中，在形成p侧缓冲层4a的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将其他半导体层形成气体导入反应室70内即可。也可以在形成p侧缓冲层4a的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将其他半导体层形成气体导入反应室70内。
相同地，在其他半导体层形成气体的基础上，将另外的其他半导体层形成气体导入反应室70内。通过使由其他半导体层形成气体和另外的其他半导体层形成气体组成的混合气体发生等离子体放电，以覆盖主体层4b的方式形成n侧缓冲层4c。
在n侧缓冲层4c的形成过程中也与上述相同地，在形成主体层4b的等离子体放电处理结束后而其他半导体层形成气体仍未停止向反应室70内导入的状态下，将另外的其他半导体层形成气体导入反应室70内即可。也可以在形成主体层4b的等离子体放电处理结束后，断续地向反应室70内导入其他半导体层形成气体（至少伴有一次导入/停止），并将另外的其他半导体层形成气体导入反应室70内。
在形成p侧缓冲层4a后，开始形成主体层4b而没有对反应室70内实施高真空排气。在形成主体层4b后，开始形成n侧缓冲层4c而没有对反应室70内实施高真空排气。不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。这对于i型层7而言也是相同的。
在上述光电转换装置100的制造方法中，通过调节SiH4气体用流量控制装置13和/或H2气体用流量控制装置23和/或PH3/H2气体用流量控制装置33，由基板侧n型层5a及背面侧n型层5b形成n型层5。作为n型层5，也可以通过导入n型杂质气体（第一杂质气体）来形成基板侧n型层5a，通过导入其他n型杂质气体（第二杂质气体）来形成背面侧n型层5b。
在该情况下，将n型杂质气体（在用于形成n侧缓冲层4c的半导体层形成气体的基础上）导入反应室70内。通过使由半导体层形成气体和n型杂质气体组成的n型层形成用气体（下侧第一导电型层形成气体）发生等离子体放电而在n侧缓冲层4c上形成基板侧n型层5a。
在此，在基板侧n型层5a的形成过程中，在形成n侧缓冲层4c的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将n型杂质气体导入反应室70内即可。也可以在形成n侧缓冲层4c的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将n型杂质气体导入反应室70内。
接着，在半导体层形成气体及n型杂质气体的基础上，将其他n型杂质气体导入反应室70内。通过使由半导体层形成气体、n型杂质气体和其他n型杂质气体组成的其他n型层形成用气体（上侧第一导电型层形成气体）发生等离子体放电，在基板侧n型层5a上形成背面侧n型层5b。
在n型杂质气体是例如磷化氢气体（PH3气体）的情况下，作为其他n型杂质气体，可以采用氮气（N2气体）、氧气（O2气体）、二氧化碳气体（CO2气体）或者甲烷气体（CH4气体）等。在采用氮气（N2气体）、氧气（O2气体）或者二氧化碳气体（CO2气体）作为其他n型杂质气体的情况下，其他n型杂质气体能够作为n型杂质兼宽带隙杂质起作用。在采用甲烷气体（CH4气体）作为其他n型杂质气体的情况下，其他n型杂质气体能够作为宽带隙杂质起作用。
在背面侧n型层5b的形成过程中也相同地，在形成基板侧n型层5a的等离子体放电处理结束后而n型杂质气体仍未停止向反应室70内导入的状态下，将其他n型杂质气体导入反应室70内即可。也可以在形成基板侧n型层5a的等离子体放电处理结束后，断续地向反应室70内导入n型杂质气体（至少伴有一次导入/停止），并将其他n型杂质气体导入反应室70内。
在形成基板侧n型层5a后，开始形成背面侧n型层5b而没有对反应室70内实施高真空排气。不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。
［实施方式2］
作为半导体装置的制造方法的其他例子，基于以覆盖半导体层（非晶硅层）的方式堆积导电型层（n型层（n+a-Si层））而成的反向交错型薄膜晶体管的制造方法对本实施方式进行说明。利用该方法得到的反向交错型薄膜晶体管是具有薄膜晶体管的开关半导体装置的一例。
<反向交错型薄膜晶体管300>
参照图5，反向交错型薄膜晶体管300是通过在基板301上形成栅极电极302、栅极绝缘膜303、非晶硅层304、非晶n型硅层305（以下称为“n+a-Si层305”）、透明电极306、漏极电极307、源极电极308及保护膜309而构成的。
基板301是具有绝缘性的例如玻璃等。栅极电极302包含Cr（铬）、Mo（钼）·Ta（钽）合金或者Al（铝）等。栅极电极302与栅极配线（未图示）电连接。栅极绝缘膜303含有SiO2（二氧化硅）或者SiNｘ（氮化硅）等。本实施方式的栅极绝缘膜303通过层积下侧栅极绝缘膜303a和形成速度比下侧栅极绝缘膜303a慢的上侧栅极绝缘膜303b而形成为双层结构。
作为晶体管起作用的非晶硅层304通过顺次层积形成速度最慢的第一非晶硅层304a、形成速度比第一非晶硅层304a快的第二非晶硅层304b和形成速度最快的第三非晶硅层304c而形成为三层结构。n+a-Si层305是包含适量的n型杂质的非晶硅层，是为了得到非晶硅层304与漏极电极307之间以及非晶硅层304与源极电极308之间的良好的欧姆接触而形成的。
漏极电极307及源极电极308由Ti（钛）、Ta（钽）等金属材料或者Al-Si的合金等形成。透明电极306是例如ITO（Indium Tin Oxide：氧化铟锡）层，与漏极电极307接触。在将反向交错型薄膜晶体管300用于有源矩阵型液晶显示器的情况下，透明电极306构成像素电极。保护膜309包含例如SiNｘ（氮化硅）等，是为了提高作为反向交错型薄膜晶体管300的可靠性而设置的。
<等离子体CVD装置200>
对于反向交错型薄膜晶体管300的制造所使用的等离子体CVD装置200而言，除了从气体导入系统导入的气体的种类不同以外，其他构成为与上述实施方式1的等离子体CVD装置200（图2参照）大致相同，因此，在此不重复对其进行详细的说明。
<反向交错型薄膜晶体管300的制造方法>
参照图5及图6，按以下顺序对反向交错型薄膜晶体管300的制造方法（步骤S101～步骤S110）进行说明。
<步骤S101：基板搬入工序；步骤S102：栅极电极形成工序>
首先，在将基板301搬入反应室70（参照图2）内后，在反应室70内，向基板301上形成栅极电极302。在栅极电极302的形成过程中，使用溅射法等在基板301的表面形成Cr（铬）等的导电性膜。之后，通过使用蚀刻法等使导电性膜的图案形成为规定的形状，形成栅极电极302。
此外，也可以将由其他装置（未图示）形成栅极电极302的基板301搬入等离子体CVD装置200的反应室70内。
<步骤S103：栅极绝缘膜形成工序>
在反应室70内对形成有栅极电极302的基板301进行加热。将用于堆积栅极绝缘膜303的原料气体导入反应室70内。在此导入的原料气体包含例如硅烷气体（SiH4气体）、氢气（H2气体）、氮气（N2气体）及氨气（NH3气体）。在将原料气体导入反应室70内的状态下，使反应室70内的压力大致保持一定。通过向基板301供给交流电力而产生等离子体，原料气体通过等离子体放电而被分解（离解）及扩散，以覆盖栅极电极302的方式形成栅极绝缘膜303。
作为本实施方式的栅极绝缘膜303，如图5所示，在形成下侧栅极绝缘膜303a后，在下侧栅极绝缘膜303a上形成上侧栅极绝缘膜303b。下侧栅极绝缘膜303a及上侧栅极绝缘膜303b通过改变堆积速度而具有不同特性。下侧栅极绝缘膜303a和上侧栅极绝缘膜303b既可以是相同材料，也可以是不同材料。
由于上侧栅极绝缘膜303b直接影响层积于其上的非晶硅层304（第一非晶硅层304a）的平滑性，所以上侧栅极绝缘膜303b优选形成为表面平滑性良好。由于下侧栅极绝缘膜303a也对上侧栅极绝缘膜303b的平滑性有很大影响，所以下侧栅极绝缘膜303a优选形成为表面平滑性良好。
上侧栅极绝缘膜303b以比下侧栅极绝缘膜303a的堆积速度慢的堆积速度进行堆积，从而形成平滑性良好的膜。与此相对，下侧栅极绝缘膜303a以与上侧栅极绝缘膜303b相比较快的速度形成。通过如此地构成，能够确保形成在栅极绝缘膜303上的非晶硅层304（第一非晶硅层304a）的平滑性，并且能够缩短栅极绝缘膜303整体的形成速度，从而能够提高作为反向交错型薄膜晶体管300的制造方法的生产性。下侧栅极绝缘膜303a及上侧栅极绝缘膜303b的堆积速度可以根据原料气体的导入量、等离子体CVD的压力、功率或者电极间隔等的变化而变化。
<步骤S104：气体置换工序>
在反应室70内，残留有在步骤S101～S103中导入的杂质。为了降低反应室70内的杂质浓度，利用置换气体对反应室70内进行置换（步骤S104）。可以利用与上述实施方式1的步骤S3相同的方法进行改气体置换。
<步骤S105：非晶硅层形成工序>
接着，形成非晶硅层304。作为非晶硅层304，既可以是完全未掺杂的非晶硅层，也可以如包含微量杂质的弱p型半导体层或者弱n型半导体层那样，是实质上的非晶硅层。本实施方式的非晶硅层304由第一非晶硅层304a、第二非晶硅层304b及第三非晶硅层304c构成。
在步骤S105中，通过将半导体层形成气体导入反应室70，首先形成非晶硅层304中的第一非晶硅层304a（步骤S105a）。在此导入的半导体层形成气体包含例如硅烷气体（SiH4气体）、氢气（H2气体）及氩气（Ar气体）。
在导入半导体层形成气体的状态下，使反应室70内的压力大致保持一定。通过向基板301供给交流电力而产生等离子体。半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖栅极绝缘膜303（上侧栅极绝缘膜303b）的方式形成第一非晶硅层304a。
接着，以覆盖第一非晶硅层304a的方式形成第二非晶硅层304b（步骤S105b）。在上述步骤S105a的状态下，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，增加氢气（H2气体）相对于硅烷气体（SiH4气体）的流量。以与第一非晶硅层304a的堆积速度相比，加快非晶硅层304的堆积速度的方式开始堆积第二非晶硅层304b。
此时，也在开启排气阀85的状态下，使反应室70内的压力大致保持一定。流量比（混合比）发生改变的半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖第一非晶硅层304a的方式形成第二非晶硅层304b。
接着，以覆盖第二非晶硅层304b的方式形成第三非晶硅层304c（步骤S105c）。在上述步骤S105b的状态下，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，进一步增加氢气（H2气体）相对于硅烷气体（SiH4气体）的流量。以与第二非晶硅层304b的堆积速度相比，加快非晶硅层304的堆积速度的方式开始堆积第三非晶硅层304c。
在反应室70内的压力大致保持一定的状态下，流量比（混合比）进一步发生改变的半导体层形成气体通过等离子体放电而被分解（离解）及扩散，以覆盖第二非晶硅层304b的方式形成第三非晶硅层304c。
<步骤S106：n+a-Si层形成工序>
在形成非晶硅层304后，在非晶硅层304（第三非晶硅层304c）上形成非晶n型硅层305（n+a-Si层305）。在将作为半导体层形成气体的硅烷气体（SiH4气体）及氢气（H2气体）供给至反应室70内的状态下，在半导体层形成气体的基础上，将n型杂质气体导入反应室70内。该n型杂质气体包含磷化氢气体（PH3气体）。此外，在增加了n型杂质气体的导入的情况下，硅烷气体（SiH4气体）及氢气（H2气体）作为半导体层形成气体的导入条件（流量、混合比等）也可以根据用于形成非晶硅层304的条件和用于形成n+a-Si层305的条件而不同。
在此，在n+a-Si层305的形成过程中，在形成非晶硅层304（第三非晶硅层304c）的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将n型杂质气体导入反应室70内即可。也可以在形成非晶硅层304（第三非晶硅层304c）的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将n型杂质气体导入反应室70内。半导体层形成气体与n型杂质气体混合而成为n型层形成用气体。在形成非晶硅层304（第三非晶硅层304c）的等离子体放电处理结束后而反应室70内的压力仍未减压至极限真空度的状态下，反应室70的组份设定值（环境）从半导体层形成气体的组份（半导体层形成气体处于支配地位的状态）过渡为n型层形成用气体（n型杂质气体和半导体层形成气体的适当的混合气体）的组份（n型层形成用气体处于支配地位的状态）。
此处所说的半导体层形成气体处于支配状态（环境）是指，由半导体层形成气体的供给组份（设定值）规定的环境。此处所说的n型层形成气体处于支配状态（环境）是指，由n型层形成气体的供给组份（设定值）规定的环境。此处所说的极限真空度是指，实质上不存在（零）借助真空泵87从反应室70内向反应室70外流出的气体成分的流出量的状态。另外，此处所说的反应室70内的压力未减压至极限真空度的状态是指，反应室70内比极限真空度压力高的状态。
在将半导体层形成气体及n型杂质气体导入反应室70内的状态下，使反应室70内的压力大致保持一定。
为了在更短的时间内使半导体层形成气体处于支配地位的状态过渡为n型层形成用气体处于支配地位的状态，也可以减少硅烷气体（SiH4气体）及氢气（H2气体）向反应室70内导入的导入量。在减少半导体层形成气体向反应室70内导入的导入量的情况下，半导体层形成气体处于支配地位的状态（环境）是指，在非晶硅层304的形成即将完成之前，由半导体层形成气体的供给组份（设定值）规定的环境。在从半导体层形成气体处于支配地位的状态过渡为n型层形成用气体处于支配地位的状态这段期间，也可以停止交流电力的供给。
在从半导体层形成气体处于支配地位的状态过渡为n型层形成用气体处于支配地位的状态之后，通过向基板301供给交流电力而产生等离子体。n型层形成用气体通过等离子体放电而被分解（离解）及扩散，以覆盖非晶硅层304（第三非晶硅层304c）的方式形成n+a-Si层305。
作为n+a-Si层305，也可以与上述实施方式1的n型层5的基板侧n型层5a和背面侧n型层5b相同，采用两层或者两层以上的层积结构。作为n+a-Si层305，也可以通过调节SiH4气体用流量控制装置13和/或H2气体用流量控制装置23和/或PH3/H2气体用流量控制装置33，形成杂质浓度不同的多个n型层。作为n+a-Si层305，既可以通过层积n型非晶层及n型微晶层而形成，也可以仅由n型非晶层形成，也可以仅由n型微晶层形成。
此外，在通过层积杂质浓度不同的多个n型层而形成n+a-Si层305的情况下，或者，在通过层积n型非晶层及n型微晶层而形成n+a-Si层305的情况下，n型层形成气体处于支配地位的状态（环境）是指，在开始形成与非晶硅层304（第三非晶硅层304c）接触的层时，由n型层形成气体供给组份（设定值）规定的环境。
<步骤S107：晶体管部形成工序>
接着，为了形成晶体管部，采用光刻法等规定的图案形成法将非晶硅层304及n+a-Si层305加工成岛状。
<步骤S108：透明电极形成工序>
利用溅射法形成规定厚度的ITO膜，通过图案形成来形成透明电极306。
<步骤S109：源极/漏极电极形成工序>
之后，在形成为岛状的非晶硅层304及n+a-Si层305的上侧，利用Al（铝）、Mo（钼）等金属，通过溅射法等形成导电性膜。通过对导电性膜进行图形形成，形成漏极电极307、源极电极308。通过干法蚀刻，除去抵着通道部（310）上部的n+a-Si层305。
<步骤S110：保护膜形成工序>
为了保护反向交错型薄膜晶体管300，形成具有透明性及绝缘性的保护膜309。通过以上处理，完成本实施方式的反向交错型薄膜晶体管300的制造工序。
<作用、效果>
根据本实施方式的反向交错型薄膜晶体管300的制造方法，在形成非晶硅层304后，开始形成n+a-Si层305而没有对反应室70内实施高真空排气。根据该方法，在形成n+a-Si层305前，不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。
根据本实施方式的反向交错型薄膜晶体管300的制造方法，即使在非晶硅层304形成后的形成n+a-Si层305的阶段，在反应室70内也存在半导体层形成气体。在形成n+a-Si层305时，由于没有对反应室70内实施高真空排气，所以水分等基本不会漂浮，也基本没有附着于处理对象即基板301（非晶硅层304）。即使假设附着在反应室70内和真空排气系统的水分等漂浮在反应室70内的气体环境中，也认为水分等与存在于反应室70内的半导体层形成气体碰撞，从而能够抑制水分等到达处理对象即基板301（非晶硅层304）。
因此，根据本实施方式的反向交错型薄膜晶体管300的制造方法，即使在形成n+a-Si层305的阶段，在反应室70内也存在半导体层形成气体，从而水分等杂质基本不会混入到n+a-Si层305。
在非晶硅层304的形成过程中，为了形成第一非晶硅层304a、第二非晶硅层304b及第三非晶硅层304c，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23，改变氢气（H2气体）相对于硅烷气体（SiH4气体）的流量。由于没有开闭SiH4阀及H2阀，所以延长了他们的耐用时间。
本实施方式的反向交错型薄膜晶体管300的制造方法是在一个反应室70内将各层堆积于基板301，即为所谓的单室式。与具有多个反应室的所谓的多室式等相比，降低了设备费用及运转成本。根据本实施方式的反向交错型薄膜晶体管300的制造方法，能够以更低廉的价格得到光电转换装置。
［实施方式2的其他方式］
在上述反向交错型薄膜晶体管300的制造方法中，非晶硅层304由第一非晶硅层304a、第二非晶硅层304b及第三非晶硅层304c形成。作为非晶硅层304，也可以由第一非晶硅层304a（下侧半导体层）及第二非晶硅层304b（上侧半导体层）形成。作为非晶硅层304，也可以由第二非晶硅层304b（下侧半导体层）及第三非晶硅层304c（上侧半导体层）形成。
在上述反向交错型薄膜晶体管300的制造方法中，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23来改变非晶硅层304的堆积速度，形成为第一非晶硅层304a、第二非晶硅层304b及第三非晶硅层304c。作为非晶硅层304，也可以通过导入半导体层形成气体（第一半导体层形成气体）来形成第一非晶硅层304a，通过导入其他半导体层形成气体（第二半导体层形成气体）来形成第二非晶硅层304b，通过导入另外的其他半导体层形成气体来形成第三非晶硅层304c。
在该情况下，将半导体层形成气体导入反应室70内，通过使半导体层形成气体发生等离子体放电而在上侧栅极绝缘膜303b上形成第一非晶硅层304a。接着，在半导体层形成气体的基础上，将其他半导体层形成气体导入反应室70内。通过使由半导体层形成气体和其他半导体层形成气体组成的混合气体（上侧半导体层形成气体）发生等离子体放电，以覆盖第一非晶硅层304a的方式形成第二非晶硅层304b。
在此，在第二非晶硅层304b的形成过程中，在形成第一非晶硅层304a的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将其他半导体层形成气体导入反应室70内即可。也可以在形成第一非晶硅层304a的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将其他半导体层形成气体导入反应室70内。
相同地，在其他半导体层形成气体的基础上，将另外的其他半导体层形成气体导入反应室70内。通过使由其他半导体层形成气体和另外的其他半导体层形成气体组成的混合气体发生等离子体放电，以覆盖第二非晶硅层304b的方式形成第三非晶硅层304c。
在此，在第三非晶硅层304c的形成过程中，也在形成第二非晶硅层304b的等离子体放电处理结束后而其他半导体层形成气体仍未停止向反应室70内导入的状态下，将另外的其他半导体层形成气体导入反应室70内即可。也可以在形成第二非晶硅层304b的等离子体放电处理结束后，断续地向反应室70内导入其他半导体层形成气体（至少伴有一次导入/停止），并将另外的其他半导体层形成气体导入反应室70内。
在形成第一非晶硅层304a后，开始形成第二非晶硅层304b而没有对反应室70内实施高真空排气。在形成第二非晶硅层304b后，开始形成第三非晶硅层304c而没有对反应室70内实施高真空排气。不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。
在上述反向交错型薄膜晶体管300的制造方法中，也可以如上所述那样，通过调节SiH4气体用流量控制装置13及H2气体用流量控制装置23来改变n+a-Si层305的堆积速度，层积形成为基板侧n+a-Si层和背面侧n+a-Si层。作为n+a-Si层305，也可以通过导入n型层形成气体（第一杂质气体）来形成基板侧n+a-Si层，通过导入其他n型层形成气体（第二杂质气体）来形成背面侧n+a-Si层。
在该情况下，将n型杂质气体（在用于形成第三非晶硅层304c的半导体层形成气体的基础上）导入反应室70内。通过使由半导体层形成气体和n型杂质气体组成的n型层形成用气体（下侧第一导电型层形成气体）发生等离子体放电，在第三非晶硅层304c上形成基板侧n+a-Si层。
在此，在基板侧n+a-Si层的形成过程中，在形成第三非晶硅层304c的等离子体放电处理结束后而半导体层形成气体仍未停止向反应室70内导入的状态下，将n型杂质气体导入反应室70内即可。也可以在形成第三非晶硅层304c的等离子体放电处理结束后，断续地向反应室70内导入半导体层形成气体（至少伴有一次导入/停止），并将n型杂质气体导入反应室70内。
接着，在半导体层形成气体及n型杂质气体的基础上，将其他n型杂质气体导入反应室70内。通过使由半导体层形成气体、n型杂质气体和其他n型杂质气体组成的其他n型层形成用气体（上侧第一导电型层形成气体）发生等离子体放电，在基板侧n+a-Si层上形成背面侧n+a-Si层。
在此，在背面侧n+a-Si层的形成过程中，在形成基板侧n+a-Si层的等离子体放电处理结束后而n型杂质气体仍未停止向反应室70内导入的状态下，将其他n型杂质气体导入反应室70内即可。也可以在形成基板侧n+a-Si层的等离子体放电处理结束后，断续地向反应室70内导入n型杂质气体（至少伴有一次导入/停止），并将其他n型杂质气体导入反应室70内。
在形成基板侧n+a-Si层后，开始形成背面侧n+a-Si层而没有对反应室70内实施高真空排气。不需要用于使反应室70暂时被实施高真空排气的能量及时间，提高了生产性。
以上，对本发明的具体实施方式进行了说明，但是，应该认为本次公开的方式在所有方面都是示例而已，不起限制作用。本发明的范围由权利要求书表示，包括与权利要求书为同等的含义以及范围内的所有变更。
附图标记说明
1透明基板；2透明导电膜；4i型层；4a、7a p侧缓冲层；4b、7b主体层；4c、7c n侧缓冲层；5、8n型层、5a基板侧n型层；5b背面侧n型层；6p型层；7源极电极；8漏极电极；9背面透明导电膜；10背面金属电极；11、15、21、25、31、35、41、45、51、55、61、65阀；13SiH4气体用流量控制装置；23H2气体用流量控制装置；33PH3/H2气体用流量控制装置；43B2H6/H2气体用流量控制装置、53CH4气体用流量控制装置；63GeH4/H2气体用流量控制装置；70反应室；71阴极电极；73匹配器；75高频电源；81阳极电极；83压力调整用阀；85排气阀；87真空泵；90气体导入系统；92气体导入部；100光电转换装置；100A、100B光电转换层；200等离子体CVD装置；300反向交错型薄膜晶体管；301基板；302栅极电极；303栅极绝缘膜；303b上侧栅极绝缘膜、303a下侧栅极绝缘膜；304非晶硅层；304a第一非晶硅层；304b第二非晶硅层；304c第三非晶硅层；305非晶n型硅层；306透明电极；307漏极电极；308源极电极；309保护膜；310通道部；S1～S14、S6a、S6b、S6c、S7a、S7b、S101～S110、S105a、S105b、S105c步骤。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，使用等离子体CVD法以覆盖半导体层（4、304）的方式堆积导电型层（5、305），该半导体装置的制造方法具有：
将半导体层形成气体导入反应室（70）内，通过使所述半导体层形成气体发生等离子体放电而在规定层上形成所述半导体层（4、304）的工序；
在所述半导体层形成气体的基础上，将杂质气体导入所述反应室（70）内，通过使包含所述半导体层形成气体及所述杂质气体的第一导电型层形成气体发生等离子体放电，以覆盖所述半导体层（4、304）的方式形成第一导电型的第一导电型层（5、305）的工序；
在形成所述第一导电型层（5、305）的工序中，在形成所述半导体层（4、304）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从所述半导体层形成气体的组份过渡为所述第一导电型层形成气体的组份。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在形成所述第一导电型层（5、305）的工序中，在形成所述半导体层（4、304）的等离子体放电处理结束后而所述半导体层形成气体仍未停止向所述反应室（70）内导入的状态下，将所述杂质气体导入所述反应室（70）内。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第一导电型层（5、305）包括第一导电型的下侧第一导电型层（5a）和第一导电型的上侧第一导电型层（5b），
所述杂质气体包含用于形成所述下侧第一导电型层（5a）的第一杂质气体和用于形成所述上侧第一导电型层（5b）的第二杂质气体，
形成所述第一导电型层（5、305）的工序具有：
在所述半导体层形成气体的基础上，将所述第一杂质气体导入所述反应室（70）内，通过使包含所述半导体层形成气体及所述第一杂质气体的下侧第一导电型层形成气体发生等离子体放电，以覆盖所述半导体层（4、304）的方式形成所述下侧第一导电型层（5a）的工序；
在所述半导体层形成气体及所述第一杂质气体的基础上，将所述第二杂质气体导入所述反应室（70）内，通过使包含所述半导体层形成气体、所述第一杂质气体及所述第二杂质气体的上侧第一导电型层形成气体发生等离子体放电，以覆盖所述下侧第一导电型层（5a）的方式形成所述上侧第一导电型层（5b）的工序；
在形成所述上侧第一导电型层（5b）的工序中，在形成所述下侧第一导电型层（5a）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从所述下侧第一导电型层形成气体的组份过渡为所述第二杂质气体的组份。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第一导电型层（5、305）包括第一导电型的下侧第一导电型层（5a）和第一导电型的上侧第一导电型层（5b），
形成所述第一导电型层（5、305）的工序具有：
在所述半导体层形成气体的基础上，将所述杂质气体以规定时间导入所述反应室（70）内，通过使包含所述半导体层形成气体及所述杂质气体的下侧第一导电型层形成气体发生等离子体放电，以覆盖所述半导体层（4、304）的方式形成所述下侧第一导电型层（5a）的工序；
在形成所述下侧第一导电型层（5a）后，改变所述杂质气体的导入量相对于所述半导体层形成气体的导入量的导入量比，通过使包含导入量比发生变化的所述杂质气体及所述半导体层形成气体的上侧第一导电型层形成气体发生等离子体放电，以覆盖所述下侧第一导电型层（5a）的方式形成所述上侧第一导电型层（5b）的工序；
在形成所述上侧第一导电型层（5b）的工序中，在形成所述下侧第一导电型层（5a）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从所述下侧第一导电型层形成气体的组份过渡为所述上侧第一导电型层形成气体的组份。
5.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体层（4、304）包括下侧半导体层（4a、304a）和上侧半导体层（4b、304b），
所述半导体层形成气体包含用于形成所述下侧半导体层（4a、304a）的第一半导体层形成气体及用于形成所述上侧半导体层（4b、304b）的第二半导体层形成气体，
形成所述半导体层（4、304）的工序具有：
将所述第一半导体层形成气体导入所述反应室（70）内，通过使所述第一半导体层形成气体发生等离子体放电，在所述规定层上形成所述下侧半导体层（4a、304a）的工序；
在所述第一半导体层形成气体的基础上，将所述第二半导体层形成气体导入所述反应室（70）内，通过使包含所述第一半导体层形成气体及所述第二半导体层形成气体的上侧半导体层形成气体发生等离子体放电，以覆盖所述下侧半导体层（4a、304a）的方式形成所述上侧半导体层（4b、304b）的工序；
在形成所述上侧半导体层（4b、304b）的工序中，在形成所述下侧半导体层（4a、304a）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从所述第一半导体层形成气体的组份过渡为所述上侧半导体层形成气体的组份。
6.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体层（4、304）包括下侧半导体层（4a、304a）和上侧半导体层（4b、304b），
形成所述半导体层（4、304）的工序具有：
将所述半导体层形成气体以其他规定时间导入所述反应室（70）内，通过使所述半导体层形成气体发生等离子体放电，在所述规定层上形成所述下侧半导体层（4a、304a）的工序；
在形成所述下侧半导体层（4a、304a）后，改变所述半导体层形成气体的导入量，通过使导入量发生变化的所述半导体层形成气体发生等离子体放电，以覆盖所述下侧半导体层（4a、304a）的方式形成所述上侧半导体层（4b、304b）的工序；
在形成所述上侧半导体层（4b、304b）的工序中，在形成所述下侧半导体层（4a、304a）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从形成所述下侧半导体层（4a、304a）的所述半导体层形成气体的组份过渡为形成所述上侧半导体层（4b、304b）的所述半导体层形成气体的组份。
7.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体层（4、304）包括下侧半导体层（4a、304a）和上侧半导体层（4b、304b），
所述半导体层形成气体包含半导体材料气体及稀释气体，
形成所述半导体层（4、304）的工序具有：
将所述半导体层形成气体以其他规定时间导入所述反应室（70）内，通过使所述半导体层形成气体发生等离子体放电，在所述规定层上形成所述下侧半导体层（4a、304a）的工序；
在形成所述下侧半导体层（4a、304a）后，改变所述半导体层形成气体的所述半导体材料气体及所述稀释气体的导入量比，通过使导入量比发生变化的所述半导体层形成气体发生等离子体放电，以覆盖所述下侧半导体层（4a、304a）的方式形成所述上侧半导体层（4b、304b）的工序；
在形成所述上侧半导体层（4b、304b）的工序中，在形成所述下侧半导体层（4a、304a）的等离子体放电处理结束后而所述反应室（70）内的压力仍未减压至极限真空度的状态下，供给到所述反应室（70）的气体的组份设定值从形成所述下侧半导体层（4a、304a）的所述半导体层形成气体的组份过渡为形成所述上侧半导体层（4b、304b）的所述半导体层形成气体的组份。
8.如权利要求1至7中任一项所述的半导体装置的制造方法，其特征在于，
在形成所述半导体层（4、304）后，向所述反应室（70）内导入的所述半导体层形成气体的导入量减少至规定流量。
9.如权利要求1至8中任一项所述的半导体装置的制造方法，其特征在于，还具有：
通过将其他杂质气体供给至其他规定层上而在所述其他规定层上形成第二导电型的第二导电型层（3）的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
将所述其他杂质气体导入所述反应室（70）内，在所述反应室（70）内形成所述第二导电型层（3）。
11.如权利要求1至10中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置是光电转换装置（100、100A、100B）。
12.如权利要求1至8中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置是具有薄膜晶体管的开关半导体装置（300）。
CN2011800551174A 2010-11-16 2011-11-04 半导体装置的制造方法 Pending CN103210500A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-255844 2010-11-16
JP2010255844 2010-11-16
PCT/JP2011/075434 WO2012066941A1 (ja) 2010-11-16 2011-11-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN103210500A true CN103210500A (zh) 2013-07-17

Family

ID=46083877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800551174A Pending CN103210500A (zh) 2010-11-16 2011-11-04 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20130224937A1 (zh)
CN (1) CN103210500A (zh)
WO (1) WO2012066941A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62170478A (ja) * 1986-01-22 1987-07-27 Fujitsu Ltd アモルフアスシリコン膜の製造方法
US6252158B1 (en) * 1998-06-16 2001-06-26 Canon Kabushiki Kaisha Photovoltaic element and solar cell module
JP2007059560A (ja) * 2005-08-24 2007-03-08 Sharp Corp 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置
JP2007189266A (ja) * 2007-04-23 2007-07-26 Canon Inc 積層型光起電力素子
CN101283455A (zh) * 2005-10-03 2008-10-08 夏普株式会社 硅基薄膜光电转换装置、及其制造方法和制造设备
CN101569017A (zh) * 2006-12-25 2009-10-28 夏普株式会社 光电转换装置及其制造方法
CN101573782A (zh) * 2006-12-27 2009-11-04 夏普株式会社 半导体层的制造方法和半导体层制造装置以及使用它们制造的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951146B2 (ja) * 1992-04-15 1999-09-20 キヤノン株式会社 光起電力デバイス
JPH0931658A (ja) * 1995-07-12 1997-02-04 Canon Inc 高周波プラズマｃｖｄ法による堆積膜形成装置及び堆積膜形成方法
US8298887B2 (en) * 2009-12-03 2012-10-30 Applied Materials, Inc. High mobility monolithic p-i-n diodes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62170478A (ja) * 1986-01-22 1987-07-27 Fujitsu Ltd アモルフアスシリコン膜の製造方法
US6252158B1 (en) * 1998-06-16 2001-06-26 Canon Kabushiki Kaisha Photovoltaic element and solar cell module
JP2007059560A (ja) * 2005-08-24 2007-03-08 Sharp Corp 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置
CN101283455A (zh) * 2005-10-03 2008-10-08 夏普株式会社 硅基薄膜光电转换装置、及其制造方法和制造设备
CN101569017A (zh) * 2006-12-25 2009-10-28 夏普株式会社 光电转换装置及其制造方法
CN101573782A (zh) * 2006-12-27 2009-11-04 夏普株式会社 半导体层的制造方法和半导体层制造装置以及使用它们制造的半导体器件
JP2007189266A (ja) * 2007-04-23 2007-07-26 Canon Inc 積層型光起電力素子

Also Published As

Publication number Publication date
US20130224937A1 (en) 2013-08-29
WO2012066941A1 (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
KR100393955B1 (ko) 미정질 반도체 막을 포함하는 반도체 장치
CN101609858B (zh) 薄膜沉积方法
US20100132778A1 (en) Solar cell, method of fabricating the same and apparatus for fabricating the same
US20060197087A1 (en) Thin film transistor
KR20120001640A (ko) 미결정 반도체막의 제작 방법 및 반도체 장치의 제작 방법
CN103915523B (zh) 一种含复合发射层硅异质结太阳电池的制备方法
CN102347402A (zh) 等离子体处理装置、等离子体处理方法及光电转换元件
JPH04266019A (ja) 成膜方法
CN102723359B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104218090B (zh) 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
TW201133866A (en) Thin film transistor and manufacturing method thereof
KR910007465B1 (ko) 비정질 실리콘 태양전지의 제조방법
CN103201839A (zh) 沉积薄膜电极与薄膜堆迭的方法
CN102629555B (zh) 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
JPH06196701A (ja) 薄膜トランジスタ及びその製造方法
CN103210500A (zh) 半导体装置的制造方法
CN101845620B (zh) 脉冲加热多匣式化学气相沉积p-i-n镀膜装置
CN101632153A (zh) 硅薄膜形成方法
CN101480111A (zh) 等离子体处理装置、等离子体处理方法及光电转换元件
JPH0897436A (ja) 薄膜半導体素子とその製造方法
US20120129303A1 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
US20050176188A1 (en) Thin film transistor and manufacturing method thereof
CN110718560B (zh) 阵列基板及其制备方法和显示面板
JP4178202B2 (ja) 薄膜製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130717