CN103208535A - 去耦电容器及其制造方法 - Google Patents

去耦电容器及其制造方法 Download PDF

Info

Publication number
CN103208535A
CN103208535A CN2012102089222A CN201210208922A CN103208535A CN 103208535 A CN103208535 A CN 103208535A CN 2012102089222 A CN2012102089222 A CN 2012102089222A CN 201210208922 A CN201210208922 A CN 201210208922A CN 103208535 A CN103208535 A CN 103208535A
Authority
CN
China
Prior art keywords
contact
injection region
dopant type
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102089222A
Other languages
English (en)
Other versions
CN103208535B (zh
Inventor
陈重辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103208535A publication Critical patent/CN103208535A/zh
Application granted granted Critical
Publication of CN103208535B publication Critical patent/CN103208535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种器件包括具有第一和第二注入区的半导体衬底以及在第一掺杂类型的第一和第二注入区之上及它们之间的电极。接触结构与所述第一和第二注入区以及电极直接接触。第三注入区具有与所述第一掺杂类型不同的第二掺杂类型。块状接触件提供在所述第三注入区上。本发明还公开了去耦电容器及其制造方法。

Description

去耦电容器及其制造方法
技术领域
本发明涉及半导体集成电路器件及制造方法。
背景技术
半导体集成电路(IC)中的供电线路提供电流以使IC中有源器件和无源器件充电和放电。例如，当时钟瞬变时，数字互补金属氧化物半导体(CMOS)电路抽取电流。在电路工作期间，供电线路提供相对高强度的瞬变电流，该瞬变电流可造成在供电线路上的电压噪声。供电线路上的电压将在瞬变电流的波动时间短或者它的寄生电感或寄生电阻大时波动。
IC的工作频率可以为大约几百兆赫兹(MHz)至大约几吉赫兹(GHz)。在这些电路中，时钟信号的上升时间很短，因此供电线路中的电压波动可能非常大。给电路供电的供电线路中的不期望的电压波动可在其内部信号上产生噪声并且降低噪声容限。噪声容限的降低能够降低电路可靠性或者甚至造成电路故障。
为了降低供电线路中的电压波动的幅度，通常在不同的供电线路的端部之间或者供电线路的端部和地线之间使用滤波电容器或者去耦电容器。去耦电容器充当给电路另外提供电流以阻止供应电压中瞬间下降的电荷储存器。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：
半导体衬底，具有第一注入区和第二注入区，以及在第一掺杂剂类型的所述第一注入区和所述第二注入区之上以及它们之间的电极；
接触结构，与所述第一注入区和所述第二注入区以及所述电极直接接触；
第三注入区，具有与所述第一掺杂剂类型不同的第二掺杂剂类型，所述第三注入区具有在其上的块状接触件。
在可选实施例中，所述接触结构包括平行于沟道长度方向延伸的至少一个槽形接触件；并且，所述至少一个槽形接触件位于所述第一注入区和第二注入区之外。
在可选实施例中，所述槽形接触件与所述电极直接接触。
在可选实施例中，所述接触结构包括具有多个槽形接触件的矩形；所述槽形接触件中的第一个与所述第一注入区直接接触；所述槽形接触件中的第二个与所述第二注入区直接接触；以及第三接触件和第四接触件在所述第一注入区和所述第二注入区之外与所述电极直接接触。
在可选实施例中，所述接触结构包括：与所述第一注入区和所述第二注入区直接接触的第一接触件层；在所述第一接触件层上的第二接触件层；以及在所述电极上的接触部分。
在可选实施例中，所述器件被包括在所述衬底上的多个器件中，所述多个器件沿沟道长度方向布置；以及所述第三注入区和所述块状接触件沿所述多个器件中的每一个在所述沟槽长度方向上纵向延伸。
在可选实施例中，所述器件被包括在所述衬底上的多个器件中，所述多个器件垂直于沟道长度方向布置；所述接触结构垂直于所述沟道长度方向延伸，并且连接所述多个器件的注入区；以及所述第三注入区和所述块状接触件沿所述多个器件中的每一个垂直于所述沟道长度方向延伸。
根据本发明的另一个方面，还提供了一种去耦电容器，包括：
半导体衬底，具有第一p-n结二极管和第二p-n结二极管，每个p-n结二极管具有二极管接触件；以及MOS电容器，与所述第一p-n结二极管和所述第二p-n结二极管相邻，所述MOS电容器具有：电容器接触件，与所述第一p-n结二极管和所述第二p-n结二极管中的每一个的所述二极管接触件连接，以及块状接触件，在第一注入区上并且靠近至少所述二极管之一。
在可选实施例中，所述第一注入区具有第一掺杂剂类型的掺杂剂类型；以及每个p-n结二极管具有与所述第一掺杂剂类型相反的第二掺杂剂类型的第二注入区，每个第二注入区在具有与所述第一掺杂剂类型不同的掺杂剂类型的阱内。
在可选实施例中，所述去耦电容器被包括在具有栅电极层的集成电路中，以及所述电容器接触件，通过直接形成在所述栅电极层上或者形成为低于所述栅电极层的顶面高度的一个或者多个接触件层图案连接至所述二极管接触件。
在可选实施例中，所述一个或者多个接触件层图案包括矩形图案，所述矩形图案具有形成为与所述第一p-n结二极管和所述第二p-n结二极管接触的第一边和第二边。
在可选实施例中，所述矩形图案包括与所述第一p-n结二极管和所述第二p-n结二极管的注入区直接接触的第三边和第四边。
根据本发明的又一个方面，提供了一种制造电容器的方法，包括：
在半导体衬底的表面中的第一掺杂剂类型的第一注入区和第二注入区之上及它们之间形成绝缘层和电极；
在所述第一注入区和所述第二注入区上形成导电的接触结构，所述导电的接触结构具有覆盖在部分所述电极上的附加部分；以及
在所述衬底中的第三注入区上形成块状接触件，所述第三注入区具有与所述第一掺杂剂类型不同的掺杂剂类型。
在可选实施例中，形成所述导电的接触结构的步骤包括：在所述第一注入区和所述第二注入区上形成第一导电接触件；以及在所述第一导电接触件和部分所述电极上形成连续的第二导电接触件图案。
在可选实施例中，所述第二导电接触件图案具有矩形形状，该矩形形状具有分别位于所述第一注入区和第二注入区中的相应的一个上的各边。
在可选实施例中，所述第二导电接触件图案具有位于所述电极的相应部分上的两边。
在可选实施例中，所述第一导电接触件由钨形成，所述第二导电接触件层由钨或者铜形成。
在可选实施例中，形成所述导电的接触结构的步骤包括：
在所述衬底和所述电极层上方形成第一介电层；在所述第一介电层中形成第一槽形接触通孔和第二槽形接触通孔，所述第一槽形接触通孔和所述第二槽形接触通孔分别延伸至所述第一注入区和所述第二注入区；在所述第一介电层中形成至少一个第三槽形接触通孔，所述第三槽形接触通孔延伸至所述电极的顶部；用能够与半导体材料形成欧姆接触的导电材料填充所述第一槽形接触通孔、所述第二槽形接触通孔和所述第三槽形接触通孔。
在可选实施例中，形成所述块状接触件的步骤包括：在所述第一介电层中形成第四槽形接触件，所述第四槽形接触件在形成所述第一槽形接触通孔和所述第二槽形接触通孔的同时延伸至所述第三注入区；以及在填充所述第一槽形接触通孔、所述第二槽形接触通孔和所述第三槽形接触通孔的同时，用所述导电材料填充所述第四接触通孔。
在可选实施例中，所述方法进一步包括：在所述第一槽形接触通孔、所述第二槽形接触通孔、所述第三槽形接触通孔和所述第四槽形接触通孔上方形成第二介电层；以及作为前端线工艺的一部分，在所述第二介电层中形成第一导电线层，所述第一导电线层连接至所述接触结构和所述块状接触件。
附图说明
图1是被配置成以列布置的单个去耦电容器的平面图。
图2是图1中所示类型的去耦电容器的阵列的平面图。
图3是图2所示的去耦电容器的示意图。
图4A是沿图1的剖面线4-4的剖视图。
图4B是图4A的部分细节的示意图。
图5是沿图1的剖面线5-5的剖视图。
图6是配置成以行布置的单个去耦电容器的平面图。
图7是图6示出类型的去耦电容器的阵列的平面图。
图8是图7中示出的去耦电容器的示意图。
图9和图10是具有单个M0接触件层的去耦电容器分别沿图1的剖面线4-4和5-5的可选的剖视图。
图11是具有单个M0接触件层并且在M1层中具有连接件的去耦电容器沿图1的剖面线5-5的可选剖视图。
图12是包括一行和一列去耦电容器的IC布局的示意概括图。
图13是制造电容器方法的第一实例的流程图。
图14是制造电容器方法的第二实例的流程图。
具体实施方式
本示例性实施方式的描述被用来结合附图一起阅读，且附图视为整个书面描述中的一部分。在本说明书中，相关术语，例如“下面的，”“上面的，”“水平的，”“垂直的，”“在...之上，”“在...之下，”“在上面，”“在下面，”“顶部”和“底部”及其派生词(例如，“水平地”，“向下地”，“向上地”等等。)应该被理解为指如下面描述的或者下述附图中所示的方向。这些相关术语是为了便于描述并不要求以特定方向构造或者操作装置。除非另外明确描述，否则关于附接、连接或类似术语，例如，“连接的”以及“互联的”，指结构之间通过中间结构直接地或者间接地彼此固定或者连接的关系，而且两者都是可移动或者严格的连接或者关系。
对于先进技术，可采用更严格的设计规则来促进高产量。频繁采用的一种设计规则是“多-密度”规则的使用。“多-密度”指栅电极层材料的面积与总IC面积的比值。已经确定维持至少最小阈值的穿过IC的多-密度有助于阻止后续沉积的互联层中的凹陷和腐蚀。
不论栅电极层是由多晶硅还是由高-k金属栅极材料形成都要遵守多-密度设计规则。在下面的描述中，除非明确指示指半导体，否则参考“多层材料”指任何栅电极层材料，不论是否是多晶硅或者金属。
在很多例子中，栅电极层中的栅电极和/或电容器电极占用的面积与符合多-密度设计规则的面积相比相对较小。为了符合设计规则，插入伪多层填充材料。伪多层填充物不要求成为IC中的任一有源器件的部分或者连接至IC的任一有源器件，并且不要求实现任何逻辑功能。
对于先进技术(例如，具有20nm或者更小的关键尺寸的那些)，槽形接触件也被考虑。槽形接触件是具有细长的纵横比的接触件。为了方便，槽形接触件层具有下列缩写。M0(金属0)通常指槽形接触件层。M0_OD1指在氧化物定义的掺杂杂质区上的欧姆接触件层。在一些实施方式中，M0_OD1层由铜或者钨形成。M0_OD2指直接形成在M0_OD1层上的通孔或者线图案层。M0_OD2层可包括延伸至第一金属层和/或线图案的接触通孔的任何组合。在一些实施方式中，M0_OD2层由铜或者钨形成。M0_PO指直接形成在栅电极层上的槽形接触件层。在一些实施方式中，M0_PO层由钨形成。
在下面描述的一些实施方式中，M0_OD1，M0_OD2，以及M0_PO层被用于构建被包括在去耦电容器中的伪图案(dummy pattern)。可以使用去耦电容器的各种配置。因此，在M0层中的导电材料实现双重功能：用作伪填充物来改善用于后续层的光刻工艺，以及来提供去耦电容器。通过用相同图案实现这两种功能，更有效利用了IC面积，从而为功能电路留下更多空间，或者允许总的IC面积下降。例如，在具有15％伪填充物面积和40％去耦电容器多密度的IC中，本文描述的技术可以降低伪填充物和去耦电容器占用的总面积多达12％。
在一些实施方式中，使用NMOS，PMOS或者CMOS工艺并且通过以下方式来构造去耦电容器：形成具有源极区和漏极区、栅极绝缘层和栅电极的MOSFET结构；源极、漏极和栅极通过M1(金属1)或者其他线层中的接触件和互联件连接。在其他实施方式中，源极、漏极和栅极通过1-步骤M0层中的单个接触结构连接。在其他实施方式中，源极、漏极和栅极通过在采用M0_OD1，M0_OD2，以及M0_PO层的2-步骤结构中的接触结构连接。
在一些实施方式中，器件(例如，P阱中的NMOS或者变容二极管或者N阱中的PMOS)通过在M0_OD2层中的接触结构连接，其中接触结构在沟道长度方向横跨多个有源区以将在每个有源区之上的栅极连接在一起。在其他实施方式中，器件通过在M0_OD2层中的接触结构连接，其中接触结构垂直于沟道长度方向横跨多个有源区以将有源区连接在一起。
图1-图5示出了前端线(FEOL)工艺完成时的器件100的第一实施方式，该工艺包括制造有源器件层、接触件层、介电层、以及第一金属(M1)层。器件100是去耦电容器，可供作为单个单元(图1)或者多个单元组成的阵列(图2)。图4A是沿图1的剖面线4-4的剖视图。图5是沿图1的剖面线5-5的剖视图。在图1和图2中，省略了M1(金属1)层图案以便于看到下面的接触件。
首先参照图1，图4和图5，去耦电容器100包括衬底50。根据各种示例性实施方式，衬底50可以为硅衬底，III-V复合衬底，硅/锗(SiGe)衬底，绝缘体上硅(SOI)衬底，显示衬底(例如，液晶显示器(LCD)，等离子体显示器，电致发光(EL)灯显示器，)或者发光二极管(LED)衬底。
衬底50具有P-阱60，该P-阱60带有第一注入区102和第二注入区104，绝缘层107和电极106在第一注入区102和第二注入区104之上并且在它们之间。
通过在衬底50的区域中掺杂杂质提供注入区(也称为有源区)102，104。注入区102，104为第一掺杂型。例如，在NMOS实施方式中，阱60被掺杂P型掺杂剂，注入区102和104是N+杂质区，并且块状接触注入区(bulk contactimplant)120是P+型注入区。
在一些实施方式中，绝缘层107与在相同衬底50上的用于形成晶体管的栅极绝缘层是相同的层。在一些不使用高-k金属栅工艺的实施方式中，绝缘层107是氧化硅栅极绝缘层。在其他实施方式中，绝缘层107包括高-k电介质，例如，但不限于铪基氧化物，铪基氮氧化物，或者铪-硅氮氧化物，硅酸铪，硅酸锆，二氧化铪以及二氧化锆。高-k介电层107可以包括二元或者三元高-k膜，例如，HfO，LaO，AlO，ZrO，TiO，Ta2O5，Y2O3，STO，BTO，BaZrO，HfZrO，HfLaO，HfTaO，HfTiO，它们的组合，或者其他合适的材料。可选地，高-k介电层107可选地包括硅酸盐，例如，HfSiO，LaSiO，AlSiO，它们的组合。可使用原子层沉积工艺沉积绝缘层107。
电极106与相同IC上的形成在功能电路中的晶体管的栅电极形成在同一层中。在一些不使用高-k金属栅工艺的实施方式中，电极106可以为多晶硅。在使用高-k金属栅工艺的实施方式中，电极106是金属或者合金，例如但不限于氮化钛，氮化钽，或者氮化铝。
提供了与第一和第二注入区102，104以及栅极106直接接触的接触结构108。如图1，4和5中所示，接触结构108包括：在M0_OD2层中的矩形环，该矩形环具有部分108a，110a，108b，和110b；以及在M0_OD1层中的欧姆接触件112，114。欧姆接触件112，114可以为细长的槽形接触件，或者圆形接触件或者方形接触件。
在一些实施方式中，接触结构108包括具有多个槽形接触件的矩形。槽形接触件112中的第一个直接接触第一注入区102。槽形接触件114中的第二个直接接触第二注入区104。在一些实施方式中，接触件112，114具有大约等于有源区102，104宽度的长度。在其他实施方式中，槽形接触件112，114比有源区102，104的宽度短。
接触结构包括第三接触件110a和第四接触件110b，在第一和第二注入区102，104之外直接接触栅极106。矩形的左边108a形成在M0-OD2层中并且邻接接触件110a，110b的左表面。矩形的右边108b形成在M0-OD2层中，并且邻接接触件110a，110b的右表面。如图5中最佳示出的，M0-OD1层接触件112，114的高度与形成有电极106的栅电极层的高度大约相同。因此，在M0-OD2层中的环部分108a，108b直接形成在相应的接触件112，114上，并且在M0_PO层中的环部分110a以及110b直接形成在电极106上。因此，矩形108的顶部部分和底部部分形成平行于沟道长度方向(图1中X方向)延伸的槽形接触件，并且槽形接触件位于第一和第二注入区102，104之外。
在一些实施方式中，在M0_OD1层中的接触件112，114溅射或者蒸发到使用光刻工艺图案化的金属焊盘，以提供低电阻，以及性能和可靠性的稳定。对于硅衬底，用于接触部分121的合适的接触材料的例子包括W，Al，Al-Si，TiSi2，TiN，MOSi2，PtSi，CoSi2，WSi2。在一些实施方式中，M0_OD2层由与M0_OD1层相同的材料制成。在其他实施方式中，M0_OD1层由钨或者铜制成。
第三注入区120具有与第一掺杂类型不同的第二掺杂类型。在图1-图5中的实例中，区120是P-型注入区。第三注入区具有在其上的块状接触件122。
图4和图5中也示出了用于器件100的阴极102，104的M1层互联图案132，134以及用于器件100的阳极的M1互联图案136。
在一些实施方式中，如图2中所示，器件100被包括在衬底50上的多个器件中。多个器件100被布置在沿沟道长度(X)方向的列130中。在图2中，多个器件100被布置在列130中。每列具有两个或者更多器件100。图2中每个器件100的有源层和M0_OD1层与上述参考图1，4和5讨论的相同。在M0_OD2层中，垂直相邻器件100的各矩形接触结构108被合并在一起，以跨越多个器件。多个器件以垂直于沟道长度(X)方向的Y方向布置。第三注入区120和块状接触件122沿多个器件中的每一个在垂直于沟道长度(X)方向的Y方向上延伸。单个块状接触件122沿器件100的列的全长延伸。可以通过增加另外的列130获得更大的去耦电容量，每列包括多个器件100和块状接触件122以及它的注入区120。接触结构108包括平行于沟道长度方向(X)延伸的至少一个槽形接触件(108a，108b的顶部部分和底部部分，以及M0_PO层的部分110a，110b)。这些槽形接触件位于第一和第二注入区102，104之外。
图3是一列器件100的示意图。如图3中所示，源极102，漏极104以及栅电极106通过导体108连在一起，并且通过导体108导电连接至其他去耦电容器100的源极，漏极和栅极。栅极的沟道侧连接至块状接触件122。因此，电容器152(图4A)形成在电极106和块状半导体50之间。
另外，如图4B中所示，形成两个p-n结二极管(图4A)：包括N+注入区102和块状半导体50的二极管150，以及包括N+注入区104和块状半导体50的二极管151。因此，半导体衬底50具有第一和第二p-n结二极管150，151，每个p-n结二极管具有二极管接触件112，114；并且MOS电容器152与第一和第二p-n结二极管150，151相邻。MOS电容器152具有电容器接触件110a，通过接触结构108连接到第一和第二二极管中的每一个的二级管连触件112，114；和块状接触件122，在第一注入区120中并且靠近至少一个二极管150。
第一注入区120具有第一掺杂类型的掺杂类型；并且每个p-n结二极管150，151具有与第一掺杂类型相反的第二掺杂类型的第二注入区102，104。每个第二注入区102，104位于阱60内，阱60具有与第一掺杂类型不同的掺杂类型。对于NMOS实施方式(图1-图5)，阱60为P阱，注入区102，104是N+注入区，并且注入区120是P+注入区。对于PMOS实施方式(图6-图8)，阱60为N阱，注入区102，104为P+注入区，并且注入物120为N+注入区。
图6-图8示出了去耦电容器的第二布置，配置为以水平行布置(代替垂直列)。相同元件用相同标号表示。对于单个器件，注入区102，104和导体106的截面与如图4和5中所示的相同，并且不再重复描述。
在图6中，第三注入区120和块状接触件122沿多个器件400中的每一个在沟道长度(X)方向上纵向延伸。这种配置可以用在长的水平空间可供去耦电容器利用的布局中。如图7中所示，大量的器件400适用于给出的二维区域，并且每个器件都具有较小的块状接触件区域(相对于图1-图5的构造)。
图8中所示为图7的430的详细示意图，器件基本上被配置成与图3中的相同，除了图8表示为PMOS晶体管之外。因此，如图9和图10所示，器件400的注入区102，104为在P-阱60中的N+注入区。块状接触件注入区120是P+注入区。这仅是作为实例。图1和图2的垂直列布置还可以在PMOS中实施，并且图6和图7的水平布置还可在NMOS中实施。
图9和图10是图6中分别沿剖面线9-9和10-10的器件400的剖视图。图9和图10示出了不同于图4和图5的实施方式的附加特征。在图9和图10中，提供了自衬底50的表面一直延伸到M1层132，134，136的底部的单个接触件层M0。在单个步骤中填充接触结构908。在单个金属填充步骤中接触通孔901，902，903，904以及922以及接触部分110a，110b都在单个金属填充步骤中填充。因此，接触结构是接触衬底(部分901，903)，注入区(部分902，904，922)并且接触栅电极层(部分110a，110b)的连续金属层。作为工艺设计的一部分，本领域技术人员可以选择一层或者两层接触件。进一步地，在PMOS实施方式中，尽管一层接触件与水平布置的电容器一起示出，一层接触件也可以与垂直布置和/或NMOS或者变容二极管一起使用。类似地，两层接触件的实施方式可以与水平布置和/或PMOS或者变容二极管一起使用。
基于可利用的空间，以及期望的去耦电容量，本领域技术人员能够容易选择图1-图5的垂直列布置或者图6-图10的水平行布置，以及选择行数或者列数以及每行或者每列的器件数。
图11示出了电容器的另一变形。图11是沿图1的剖线4-4的可选的剖视图。也就是，具有图11的剖面的电容器可以具有与图1中示出的相同的平面图(为了便于理解，图1省略了M1层，因此M1层中的区别没有出现在图1中)。
图11示出了矩形接触结构的顶端和底端。图11示出了单个M0层，所述M0层从衬底向上延伸到M1层的底部。在这种变形中，矩形结构的顶边和底边包括直接形成在电极106上的接触件110a和110b。接触件902，904和110a都直接向上延伸。不是包括在M0层中的水平连接部分，而是槽形接触件902和904通过M1层中的图案137连接至M0-PO接触件110a。
图12是一布局示意图，其中IC 1200具有功能电路区域1202、去耦电容器100的一列130、去耦电容器400的一行或者多行430以及去耦电容器100的一列或者多列130。这仅是一个实例，并且各种IC布局可以包括任意行数的电容器100和/或任意列数的电容器400。尽管图12示出了都以平面图相邻部分的方式隔离的去耦电容器，电容器可以以相互隔离的多行和/或多列方式布置。
图13是制造电容器的方法的第一非限制性实例。
在步骤1300，在半导体衬底的表面中的第一掺杂剂类型的第一和第二注入区之上以及它们之间形成绝缘层和电极。
在步骤1302，在衬底上形成源极(第一)，漏极(第二)以及块状注入区。第三注入区具有与第一掺杂剂类不同的掺杂剂类型。
在步骤1304，在第一和第二注入区上形成导电的接触结构。导电的结构具有覆盖在部分电极上的附加部分。
在步骤1306，在表面中的块状(第三)注入区上形成块状接触件。
图14是用于制造去耦电容器的方法的第二实例的流程图。
在步骤1400，在半导体衬底的表面中的第一掺杂剂类型的第一和第二注入区之上及它们之间形成绝缘层和电极。
在步骤1402，在衬底之上形成源极(第一)，漏极(第二)以及块状注入区。第三注入区具有与第一掺杂剂类型不同的掺杂剂类型。
在步骤1404，在衬底上方形成介电层。第一介电层具有高于栅电极层的顶面的高度。
在步骤1406，在第一介电层中形成第一导电槽形接触通孔，所述通孔分别延伸至第一和第二注入区。在第一介电层中形成至少一个第三槽形接触通孔，该通孔延伸至电极的顶面的一部分。在一些实施方式中，在第一介电层中形成两个第三槽形接触通孔，所述通孔延伸至电极的顶面的相对端。在一些实施方式中，此时，块状槽形接触通孔也被图案化。
在步骤1408，在第二介电层中形成块状接触通孔，因而在第一介电层中形成第四槽形接触件，所述第四槽形接触件延伸至第三(块状)注入区的同时第一(源极)和第二(漏极)槽形接触通孔被形成。
在步骤1410，在一些实施方式中，在步骤1408结束后，采用能够与半导体材料形成欧姆接触的导电材料填充第一接触通孔，因此源极，漏极和连接槽形通孔填充的同时用导电材料填充块状槽形接触通孔。
在步骤1412，使衬底平坦化，因此介电层，M0-OD1层和栅电极层在同样的。
在步骤1414，在第一介电层上方沉积第二介电层(对于M0-OD2层)。第二介电层向上延伸至M1层。
在步骤1416，形成第二层接触通孔，该通孔自在M0-OD1层中的接触件的顶部以及自栅电极层延伸至M1层。在一些实施方式中，该通孔以矩形环的形式延伸穿过源极注入区和漏极注入区，并且具有覆盖栅极以及在平行于沟道长度方向的方向上延伸超出栅极的端部。
在步骤1418，用诸如钨或者铜的材料填充第一，第二和第三槽形接触通孔，从而在第一接触件上和在部分电极上形成连续的导电第二接触件图案。
在步骤1420，在第二介电层中形成第一导电线层M1作为前端线工艺中的一部分。第一导电线层连接接触结构和块状接触件。
尽管为具有M0_OD1和M0-OD2接触通孔层的实施方式提供了图14的细节，在其他实施方式中，首先形成两层接触通孔，然后采用能够形成与半导体欧姆接触的接触件的材料填充两个接触件通孔层，以减少工艺步骤的次数。
在一些实施方式中，器件包括具有第一和第二注入区的半导体衬底以及在第一掺杂剂类型的第一和第二注入区之上及它们之间的栅电极。接触结构与第一和第二注入区以及栅极直接接触。第三注入区具有与第一掺杂剂类型不同的第二掺杂剂类型。第三注入区具有在其上的块状接触件。
在一些实施方式中，去耦电容器包括具有第一和第二p-n结二极管的半导体衬底，每个p-n结二极管具有二极管接触件。MOS电容器与第一和第二p-n结二极管相邻。MOS电容器具有电容器接触件，连接到第一和第二二极管中的每一个的二极管接触件；以及块状接触件，在第一注入区中并且靠近至少所述二极管之一。
在一些实施方式中，一种制造电容器的方法包括：在半导体衬底的表面中的第一掺杂类型的第一和第二注入区之上及它们之间形成绝缘层和电极；在第一和第二注入区上形成导电的接触结构；导电的接触结构具有覆盖在部分电极上的附加部分，并且在表面中的第三注入区上形成块状接触件，所述第三注入区具有与第一掺杂剂类型不同的掺杂剂类型。
尽管根据示例性实施方式方面已描述了本发明的发明主旨，但不仅限于此。相反，所附的权利要求应当被广泛构造以包括可以被本领域技术人员能够作的其他变形和实施方式。

Claims (10)

1.一种器件，包括：
半导体衬底，具有第一注入区和第二注入区，以及在第一掺杂剂类型的所述第一注入区和所述第二注入区之上以及它们之间的电极；
接触结构，与所述第一注入区和所述第二注入区以及所述电极直接接触；
第三注入区，具有与所述第一掺杂剂类型不同的第二掺杂剂类型，所述第三注入区具有在其上的块状接触件。
2.如权利要求1所述的器件，其中：
所述接触结构包括平行于沟道长度方向延伸的至少一个槽形接触件；并且，所述至少一个槽形接触件位于所述第一注入区和第二注入区之外。
3.如权利要求2所述的器件，其中所述槽形接触件与所述电极直接接触。
4.如权利要求1所述的器件，其中：
所述接触结构包括具有多个槽形接触件的矩形；
所述槽形接触件中的第一个与所述第一注入区直接接触；
所述槽形接触件中的第二个与所述第二注入区直接接触；以及
第三接触件和第四接触件在所述第一注入区和所述第二注入区之外与所述电极直接接触。
5.一种去耦电容器，包括：
半导体衬底，具有第一p-n结二极管和第二p-n结二极管，每个p-n结二极管具有二极管接触件；以及
MOS电容器，与所述第一p-n结二极管和所述第二p-n结二极管相邻，所述MOS电容器具有：
电容器接触件，与所述第一p-n结二极管和所述第二p-n结二极管中的每一个的所述二极管接触件连接，以及
块状接触件，在第一注入区上并且靠近至少所述二极管之一。
6.如权利要求5所述的去耦电容器，其中：
所述第一注入区具有第一掺杂剂类型的掺杂剂类型；以及
每个p-n结二极管具有与所述第一掺杂剂类型相反的第二掺杂剂类型的第二注入区，每个第二注入区在具有与所述第一掺杂剂类型不同的掺杂剂类型的阱内。
7.一种制造电容器的方法，包括：
在半导体衬底的表面中的第一掺杂剂类型的第一注入区和第二注入区之上及它们之间形成绝缘层和电极；
在所述第一注入区和所述第二注入区上形成导电的接触结构，所述导电的接触结构具有覆盖在部分所述电极上的附加部分；以及
在所述衬底中的第三注入区上形成块状接触件，所述第三注入区具有与所述第一掺杂剂类型不同的掺杂剂类型。
8.如权利要求7所述的方法，其中形成所述导电的接触结构的步骤包括：
在所述第一注入区和所述第二注入区上形成第一导电接触件；以及
在所述第一导电接触件和部分所述电极上形成连续的第二导电接触件图案。
9.如权利要求8所述的方法，其中所述第二导电接触件图案具有矩形形状，该矩形形状具有分别位于所述第一注入区和第二注入区中的相应的一个上的各边。
10.如权利要求9所述的方法，其中所述第二导电接触件图案具有位于所述电极的相应部分上的两边。
CN201210208922.2A 2012-01-13 2012-06-19 去耦电容器及其制造方法 Active CN103208535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/349,723 US9590119B2 (en) 2012-01-13 2012-01-13 Decoupling capacitor and method of making same
US13/349,723 2012-01-13

Publications (2)

Publication Number Publication Date
CN103208535A true CN103208535A (zh) 2013-07-17
CN103208535B CN103208535B (zh) 2017-09-26

Family

ID=48755697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210208922.2A Active CN103208535B (zh) 2012-01-13 2012-06-19 去耦电容器及其制造方法

Country Status (2)

Country Link
US (1) US9590119B2 (zh)
CN (1) CN103208535B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901463B2 (en) 2019-09-17 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making decoupling capacitor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748226B1 (en) 2016-02-27 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor
US10504795B2 (en) 2018-03-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for patterning a lanthanum containing layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104413A1 (en) * 2002-11-26 2004-06-03 Howard Rhodes CMOS imager pixel designs
CN1801620A (zh) * 2004-11-05 2006-07-12 因芬尼昂技术股份公司 高频开关晶体管和高频电路
US20100173446A1 (en) * 2007-08-31 2010-07-08 Ferro Corporation Layered Contact Structure For Solar Cells
US20110133259A1 (en) * 2006-12-29 2011-06-09 Fischer Kevin J Stressed barrier plug slot contact structure for transistor performance enhancement
US20110215390A1 (en) * 2010-03-04 2011-09-08 Myoungsoo Kim Semiconductor Devices and Methods of Fabricating the Same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212315B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7262951B2 (en) 2004-09-27 2007-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits
US20070069295A1 (en) 2005-09-28 2007-03-29 Kerr Daniel C Process to integrate fabrication of bipolar devices into a CMOS process flow
JP2008028353A (ja) * 2006-06-22 2008-02-07 Sony Corp 半導体装置およびその駆動方法
KR20100079575A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 바이폴라 트랜지스터 및 그 제조 방법
US20110168782A1 (en) * 2010-01-12 2011-07-14 Nxp B.V. Capacitance under a fringe capacitor of a radio frquency integrated circuit
US8450827B2 (en) * 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US9147678B2 (en) * 2012-01-04 2015-09-29 United Microelectronics Corp. Resistor and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104413A1 (en) * 2002-11-26 2004-06-03 Howard Rhodes CMOS imager pixel designs
CN1801620A (zh) * 2004-11-05 2006-07-12 因芬尼昂技术股份公司 高频开关晶体管和高频电路
US20110133259A1 (en) * 2006-12-29 2011-06-09 Fischer Kevin J Stressed barrier plug slot contact structure for transistor performance enhancement
US20100173446A1 (en) * 2007-08-31 2010-07-08 Ferro Corporation Layered Contact Structure For Solar Cells
US20110215390A1 (en) * 2010-03-04 2011-09-08 Myoungsoo Kim Semiconductor Devices and Methods of Fabricating the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901463B2 (en) 2019-09-17 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making decoupling capacitor
TWI837322B (zh) * 2019-09-17 2024-04-01 台灣積體電路製造股份有限公司 半導體裝置和製造半導體裝置的方法

Also Published As

Publication number Publication date
CN103208535B (zh) 2017-09-26
US20130181269A1 (en) 2013-07-18
US9590119B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
CN106486420B (zh) 单片3d集成层间通孔插入方案和相关的布局结构
CN103199121B (zh) 去耦电容器及其制造方法
CN103972227B (zh) 形成具有金属化电阻器的集成电路的方法及装置
US20210104552A1 (en) Semiconductor integrated circuit device
TWI513186B (zh) 具單石積體式電阻器電容器緩衝器之功率元件
US8749022B2 (en) Capacitor device and method of fabricating the same
US20080230820A1 (en) Semiconductor device
US11581314B2 (en) Integrated circuits and manufacturing methods thereof
US20150041949A1 (en) Shallow Trench Isolation Area Having Buried Capacitor
CN101771037A (zh) 减小衬底中的高频信号损失
US9385213B2 (en) Integrated circuits and manufacturing methods thereof
CN205582908U (zh) 集成电路
CN102969342B (zh) 电容器和制造电容器的方法
CN110429083A (zh) 半导体结构、驱动芯片和半导体结构的制造方法
US10181533B2 (en) Transcap manufacturing techniques without a silicide-blocking mask
WO2018204018A1 (en) Semiconductor variable capacitor using threshold implant region
CN103227211B (zh) 去耦电容器及其布局
CN103208535A (zh) 去耦电容器及其制造方法
CN115440702A (zh) 半导体器件及其制造方法
TW202301699A (zh) 緊湊的電容結構
US10319866B2 (en) Layout techniques for transcap area optimization
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
CN114725061A (zh) 半导体器件及其制备方法
CN102299150B (zh) 具有可调输出电容值的功率半导体组件以及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant