CN103189923A - 具有被选择性供电的反相器的读出放大器 - Google Patents

具有被选择性供电的反相器的读出放大器 Download PDF

Info

Publication number
CN103189923A
CN103189923A CN2011800530816A CN201180053081A CN103189923A CN 103189923 A CN103189923 A CN 103189923A CN 2011800530816 A CN2011800530816 A CN 2011800530816A CN 201180053081 A CN201180053081 A CN 201180053081A CN 103189923 A CN103189923 A CN 103189923A
Authority
CN
China
Prior art keywords
phase inverter
sensor amplifier
enable signals
sense enable
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800530816A
Other languages
English (en)
Other versions
CN103189923B (zh
Inventor
陈南
陈志勤
里图·哈巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103189923A publication Critical patent/CN103189923A/zh
Application granted granted Critical
Publication of CN103189923B publication Critical patent/CN103189923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明揭示一种读出放大器，其包括第一反相器，所述第一反相器对锁存器的第一输出作出响应。所述第一反相器是由感测启用信号来供电。所述读出放大器还包括第二反相器，所述第二反相器对所述锁存器的第二输出作出响应。所述第二反相器也是由所述感测启用信号来供电。

Description

具有被选择性供电的反相器的读出放大器
技术领域
本发明大体上涉及一种读出放大器。
背景技术
读出放大器可用以读取存储于例如静态随机存取存储器(SRAM)装置的半导体存储器装置中的数据。两类读出放大器包括电流锁存读出放大器和电压锁存读出放大器。与电流锁存读出放大器相比，电压锁存读出放大器可使用较小的输入信号，表现出更快的操作且使用较少的电力。通过读出放大器可增强半导体存储器装置的性能，所述读出放大器在从选定或启用状态设定为未选定或停用状态时提供经改进的切换速度和减少的泄漏。
发明内容
一种读出放大器可包括锁存器和两个反相器。所述读出放大器可经由位线对接收数据信号且可接收感测启用信号。所述反相器可产生所述读出放大器的输出且可由所述感测启用信号来供电。用所述感测启用信号给所述反相器供电可在所述感测启用信号指示所述读出放大器处于停用状态时禁止来自所述读出放大器的非所要输出。
在一特定实施例中，一种读出放大器包括第一反相器，所述第一反相器对锁存器的第一输出作出响应。所述第一反相器是由感测启用信号来供电。所述读出放大器还包括第二反相器，所述第二反相器对所述锁存器的第二输出作出响应。所述第二反相器也是由所述感测启用信号来供电。
在一特定实施例中，一种方法包括通过向读出放大器的第一反相器和第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。所述方法可包括在所述感测启用信号向所述第一反相器和所述第二反相器供电时将所述感测启用信号发送到耦合到一位线的隔离装置以将所述第一反相器与所述位线隔离。所述方法还可包括在所述感测启用信号不向所述第一反相器和所述第二反相器供电时禁止来自所述第一反相器的输出。
在一特定实施例中，一种设备包括第一读出放大器，所述第一读出放大器包括第一反相器和第二反相器。基于在所述第一读出放大器处接收到的第一感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。所述设备还包括第二读出放大器，所述第二读出放大器包括第三反相器和第四反相器。基于在所述第二读出放大器处接收到的第二感测启用信号来选择性地向所述第三反相器和所述第四反相器供电。
由所揭示实施例中的至少一者所提供的一个特定优点是与使用例如逻辑门的装置来控制到输出反相器的输入的电路相比，基于感测启用信号来选择性地向反相器供电可使用具有较少装置和较快切换速度的电路来防止非启用读出放大器输出错误信号。本发明的其它方面、优点和特征将在审阅包括以下部分的整个申请案之后变得显而易见：附图说明、具体实施方式和权利要求书。
附图说明
图1为具有被选择性供电的反相器的读出放大器的实施例的图式；
图2为经耦合以给多路复用器提供输出的具有被选择性供电的反相器的一对读出放大器的实施例的示意图；
图3为在静态随机存取存储器(SRAM)设计中以16对1多路复用方案实施的图1的读出放大器的实施例的示意图；
图4为使用读出放大器的方法的特定实施例的流程图；
图5为包括具有被选择性供电的反相器的读出放大器的通信装置的特定实施例的方框图；以及
图6为用以制造包括具有被选择性供电的反相器的读出放大器的装置的过程的特定实施例的流程图。
具体实施方式
图1展示具有被选择性供电的反相器的读出放大器100的实施例。读出放大器100可为电压锁存读出放大器。作为一说明性实例，可将读出放大器100实施于28纳米静态随机存取存储器(SRAM)设计中。读出放大器100可接收位线对112、114和感测启用信号116作为输入。位线对112、114可从存储器单元的核心阵列输出。感测启用信号116可指示启用状态或停用状态。在处于启用状态中时，感测启用信号116可具有高电压或逻辑“1”值，且在处于停用状态中时，感测启用信号116可具有低电压或逻辑“0”值。
读出放大器100可包括锁存器118、第一反相器120和第二反相器122。锁存器118可接收位线对112、114和感测启用信号116。当锁存器118由感测启用信号116激活时，锁存器118可对在位线112处的数据信号(d)与在位线114处的互补数据信号(db)之间的差分电压作出响应。锁存器118可响应于经由位线对112、114接收到的差分电压(例如)通过设定内部节点处的电压而转变到对应于所述差分电压的内部状态。当锁存器118由感测启用信号116激活时，第一反相器120的反相器输入124接收锁存器118的第一锁存器输出126。在锁存器118由感测启用信号116激活时，所述锁存器还可将第二锁存器输出128发送到第二反相器122的反相器输入130。
第一反相器120由在第一反相器120的供应输入132处接收到的感测启用信号116来供电。当感测启用信号116处于启用状态中时，第一输出134为第一锁存器输出126的逻辑补码。当感测启用信号116处于停用状态中时，感测启用信号116不激活第一反相器120或锁存器118。甚至在足以激活第一反相器120的电流从位线112流向第一反相器120时，当感测启用信号116处于停用状态中时，第一反相器120未由感测启用信号116激活，且第一反相器120产生独立于在第一锁存器输出126处的电压的输出(例如，产生逻辑低输出电压)。结果，在感测启用信号116处于停用状态中时，禁止第一反相器120产生错误信号。
第二反相器122由在第二反相器122的供应输入136处接收到的感测启用信号116来供电。当感测启用信号116处于启用状态中时，第二输出138为第二锁存器输出128的逻辑补码。当感测启用信号116处于停用状态中时，感测启用信号116不激活第二反相器122或锁存器118。在停用状态中，甚至在足以激活第二反相器122的电流从位线114流向第二反相器122时，因为第二反相器122未由感测启用信号116激活，所以在第二输出138处提供独立于在第二锁存器输出128处的电压的输出(例如，逻辑低输出电压)。当感测启用信号116处于停用状态中时，禁止第二反相器122产生错误信号。
基于感测启用信号116来选择性地向第一反相器120和第二反相器122供电以防止第一反相器120和第二反相器122在读出放大器100停用时驱动第一输出134和第二输出138。通过在读出放大器100停用时将第一反相器120和第二反相器122断电，可在不引入争用的情况下使用第一输出134和第二输出138来作为多路复用器输出的部分。
当读出放大器100由感测启用信号116激活时，读出放大器100经由第一反相器120提供第一输出134且经由第二反相器122提供第二输出138。可将第一输出134和第二输出138发送到例如n型晶体管(例如，n型金属氧化物半导体(NMOS)晶体管)的输出装置。第一输出134可与其它读出放大器的第一输出耦合以作为第一多路复用器输出线。如关于图2所描述，第二输出138可与其它读出放大器的第二输出耦合来作为第二多路复用器输出线。
在操作期间，当感测启用信号116处于停用状态中时，将锁存器118去激活，将第一反相器120断电，且将第二反相器122断电。第一输出134和第二输出138具有逻辑低电压。当感测启用信号116处于启用状态中时，锁存器118被激活且将第一锁存器输出126提供到第一反相器120且将第二锁存器输出128提供到第二反相器122，其中锁存器输出126、128是基于位线112、114的数据值。第一反相器120输出第一输出134且第二反相器122输出第二输出138。
通过用感测启用信号116来向第一反相器120和第二反相器122供电，读出放大器100能够为小型、快速且可靠的。举例来说，用感测启用信号116向第一反相器120和第二反相器122供电可避免需要使用额外装置(例如，或非(NOR)门)来禁止读出放大器100输出错误信号。对于读出放大器100而言，在输出路径中使用较少装置可导致较佳性能、较少耦合噪声、较佳失配和较小的面积。
图2展示第一读出放大器(SA)100和第二读出放大器(SA)200的说明性实施例，SA100和SA200的输出耦合到具有第一多路复用器(MUX)输出线204和第二MUX输出线206的输出级202。输出级202可包括第一多路复用器208，第一多路复用器208包括来自第一读出放大器100的第一输出装置210和来自第二读出放大器200的第一输出装置212。输出级202还可包括第二多路复用器214，第二多路复用器214包括来自第一读出放大器100的第二输出装置216和来自第二读出放大器200的第二输出装置218。第一多路复用器208和第二多路复用器214可响应于第一读出放大器100接收到初始感测启用信号220以及第二读出放大器200接收到初始感测启用信号222来将输出发送到多路复用器输出线204、206。输出级202可接收来自至少一个额外读出放大器的输出。如在图3中所描绘，额外读出放大器可耦合到MUX输出线204、206。因为通过将未选定读出放大器的反相器(例如反相器120、122)选择性地断电来控制输出级202，所以可在不使用或非(NOR)电路或其它逻辑门(其引入延迟以便减少来自将信号提供给共同输出的多个读出放大器的争用)的情况下，提供增强的速度和无争用的操作。
第一读出放大器100和第二读出放大器200可为电压锁存读出放大器。第一读出放大器100可包括锁存器118、第一反相器120、第二反相器122和输入信号反相器224。基于第一感测启用信号116来选择性地向第一反相器120和第二反相器122供电。为了说明，在第一感测启用信号116指示停用状态时，不将电力供应到第一反相器120或第二反相器122。当第一感测启用信号116指示启用状态时，将电力供应到第一读出放大器100的第一反相器120和第一读出放大器100的第二反相器122。相似地，第二读出放大器200可包括锁存器226、第三反相器228、第四反相器230和输入信号反相器232。基于第二感测启用信号234来选择性地向第三反相器228和第四反相器230供电。
锁存器118可包括一对交叉耦合反相器236和一下拉装置238。第一读出放大器100的下拉装置238可由感测启用信号116来控制。相似地，锁存器226可包括一对交叉耦合反相器和一下拉装置。第二读出放大器200的下拉装置可由感测启用信号234来控制。
反相器120、122、228和230中的每一者可包括在供应输入与接地之间串联耦合的p型晶体管和n型晶体管。举例来说，第一反相器120包括在第一供应输入132与接地244之间串联耦合的p型晶体管240和n型晶体管242。对于反相器120、122、228和230中的每一者，所述p型晶体管、所述n型晶体管或两者可为低阈值电压(LVT)装置。举例来说，反相器120、122、228和230中的每一者可包括多个LVT装置。在特定读出放大器的特定反相器中的LVT装置可表现出比非LVT装置快的切换但在对应读出放大器处于待用模式中时(例如，在所述读出放大器接收具有停用状态的感测启用信号时)可更易遭受电压泄漏。因为在所述感测启用信号处于停用状态中时未将任何电力施加给所述特定反相器，所以将所述特定反相器设定为接地。结果，甚至在于所述特定读出放大器的位线对(例如，第一读出放大器100的位线对112，114或第二读出放大器200的位线对246，248)处接收到相对大的差分电压时，将接收来自所述特定反相器(例如，反相器120、122、228或230中的一者)的输出的输出装置(例如，输出装置210、212、216或218中的一者)保持在高阻抗状态中。
第一读出放大器100可接收初始感测启用信号220和位线对112，114来作为输入。可将初始感测启用信号220提供到输入信号反相器224以产生感测启用信号116。在其它实施例中，第一读出放大器100可不包括输入信号反相器224且初始感测启用信号220为感测启用信号116。感测启用信号116可耦合到下拉装置238的控制端子，耦合到第一反相器120的供应输入132，且耦合到第二反相器122的供应输入136。第一读出放大器100可经配置以响应于接收到感测启用信号116而将第一反相器120的输出134提供到多路复用器208且将第二反相器122的输出138提供到多路复用器214。感测启用信号116还可用以控制第一隔离装置250和第二隔离装置252。
第一隔离装置250和第二隔离装置252将在位线112、114处的信号与锁存器118、第一反相器120和第二反相器122隔离。第一隔离装置250和第二隔离装置252可为由感测启用信号116控制的p型晶体管(例如，p型金属氧化物半导体(PMOS)晶体管)。在反相器120、122由感测启用信号116供电时，隔离装置250、252将反相器120、122与位线112、114隔离以防止在位线112、114处的信号干扰锁存器输出126、128。可将第一隔离装置250和第二隔离装置252的输出提供到锁存器118。
当感测启用信号116经由下拉装置238激活锁存器118时，锁存器118可对由位线112、114提供的差分偏压作出响应以进入一状态，以使得第一锁存器输出126的值对应于位线112的值且第二锁存器输出128的值对应于位线114的值。来自锁存器118的锁存器输出126、128传递到第一反相器120和第二反相器122以经由第一输出装置210和第二输出装置216来控制到MUX输出线204、206的输出。
当感测启用信号116处于启用状态中时，感测启用信号116向第一反相器120和第二反相器122供电。来自第一反相器120的第一输出134驱动第一输出装置210以将接地信号或高阻抗输出提供到MUX输出线204。来自第二反相器122的第二输出138驱动第二输出装置216以将接地信号或高阻抗输出提供到MUX输出线206。举例来说，可将MUX输出线204、206预先充电到逻辑“1”值且可通过高阻抗输出而维持在逻辑“1”值或放电到接地以产生逻辑“0”值。
第二读出放大器200可接收初始感测启用信号222和位线对246、248以作为输入。可将初始感测启用信号222提供到输入信号反相器232以产生感测启用信号234。感测启用信号234可具有与感测启用信号116相反的状态，从而使得MUX输出线204、206对单一读出放大器(例如，第一读出放大器100或第二读出放大器200)作出响应。
当感测启用信号116处于启用状态中时，感测启用信号234处于停用状态中。MUX输出线204从与第一读出放大器100相关联的第一输出装置210接收一信号(例如，接地信号或高阻抗(高Z)信号)且MUX输出线206从与第一读出放大器100相关联的第二输出装置216接收一信号(例如，高Z或接地)。MUX输出线204、206与第二读出放大器200隔离，因为与第二读出放大器200相关联的输出装置212、218保持在高Z状态中。具体来说，将第二读出放大器200的反相器228、230断电导致第二读出放大器200的输出装置212、218接收逻辑低电压且维持高Z状态。
当感测启用信号116处于停用状态中时，感测启用信号234处于启用状态中。MUX输出线204从与第二读出放大器200相关联的第一输出装置212接收一信号且MUX输出线206从与第二读出放大器200相关联的第二输出装置218接收一信号。MUX输出线204、206不接收来自与第一读出放大器100相关联的第一输出装置210和第二输出装置216的输入，因为与第一读出放大器100相关联的输出装置210、216响应于第一读出放大器100的反相器120、122被断电而保持在高Z状态。
使用感测启用信号116来选择性地向第一读出放大器100的反相器120、122供电且使用感测启用信号234来选择性地向第二读出放大器200的反相器228、230供电，如此可允许选定读出放大器(例如，读出放大器100或200)对在输入位线对(例如，112-114或246-248)之间的电压差作出快速且可靠的响应，而不允许从未选定或停用的读出放大器输出错误信号(即，防止在选定读出放大器为读出放大器200时来自读出放大器100的错误信号且防止在选定放大器为读出放大器100时来自读出放大器200的错误信号)。
图3描绘以16对1多路复用方案实施(例如在静态随机存取存储器(SRAM)设计中)的读出放大器100和读出放大器200的实施例。字线和位线可耦合到核心阵列302-308。每一核心阵列302-308可包括四列存储器单元。位线可从核心阵列302-308通过到多路复用器310-316。进入多路复用器310-316的控制线可确定对应于待发送到读出放大器100、200、318和320中的一者的存储器单元列的特定位线对。感测启用信号SEN0 116、SEN1 234、SEN2 322和SEN3 324可确定将哪一读出放大器输出发送到MUX输出线204、206。
举例来说，经由字线、位线、控制线提供的控制信号和感测启用信号116、234、322和324可确定将对应于核心阵列304的第二列存储器单元的数据经由位线对246、248从多路复用器312发送到读出放大器200。感测启用信号234可处于启用状态中且其它启用信号116、322和324可处于停用状态中。位线对246、248可将对应于核心阵列304的第二列的数据发送到读出放大器200。读出放大器200的反相器(例如，图2中的读出放大器200的反相器228、230)可由感测启用信号234来供电，使得MUX输出线204、206接收对应于位线对246、248的数据的输出。
其它感测启用信号116、322和324可各自处于停用状态中，以使得不向接收其它感测启用信号116、322和324的读出放大器100、318和320的反相器供电。因此，读出放大器100、318和320与MUX输出线204、206隔离。结果，可实现MUX输出线204、206的无争用操作。
图4描绘使用读出放大器的方法的特定实施例的流程图。在402处，通过向读出放大器的第一反相器和所述读出放大器的第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。所述感测启用信号可处于启用状态中或停用状态中。当所述感测启用信号处于启用状态中时，所述感测启用信号向所述第一反相器和所述第二反相器供电。当所述感测启用信号处于停用状态中时，所述感测启用信号不向所述第一反相器和所述第二反相器供电。举例来说，所述读出放大器可为图1中的读出放大器100。
在404处，在所述感测启用信号向所述第一反相器和所述第二反相器供电时(即，当所述感测启用信号处于启用状态中时)将所述感测启用信号发送到耦合到第一位线的隔离装置以将所述第一反相器与所述第一位线隔离。还可在所述感测启用信号向所述第一反相器和所述第二反相器供电时将所述感测启用信号发送到耦合到第二位线的第二隔离装置以将所述第二反相器与所述第二位线隔离。举例来说，所述隔离装置可为图2中的隔离装置250、252。
在406处，在所述感测启用信号不向所述第一反相器和所述第二反相器供电时(即，当所述感测启用信号处于停用状态中时)禁止来自所述第一反相器的输出。在所述感测启用信号不向所述第一反相器和所述第二反相器供电时还可禁止来自所述第二反相器的输出。举例来说，所述第一反相器和所述第二反相器可在所述感测启用信号具有逻辑高值时产生互补输出值，但两者可响应于所述感测启用信号具有逻辑低值而均输出逻辑低值。
使用读出放大器的感测启用信号来向所述读出放大器的第一反相器和第二反相器供电可使得所述读出放大器能够相对小型、快速且可靠。举例来说，与使用或非(NOR)电路来阻挡由所述读出放大器输出错误信号的读出放大器相比，可使用较少装置、较小面积、较少耦合噪声、较少泄漏和/或较佳失配特性来实施所述读出放大器。举例来说，使用感测启用信号来向读出放大器的第一反相器和第二反相器供电的读出放大器可包括比使用NOR电路的读出放大器少四个的装置。此外，可在所述读出放大器的反相器中使用低电压阈值晶体管而不会引入泄漏效应。另外，未添加额外组件，所述额外组件可使从所述锁存器的切换路径延迟，从而与常规电路相比增强切换速度。
图4中的方法可由现场可编程门阵列(FPGA)装置、专用集成电路(ASIC)、例如中央处理单元(CPU)的处理单元、数字信号处理器(DSP)、控制器、另一硬件装置、固件装置或其任何组合来实施。作为一实例，图4的方法可由如关于图5描述的具有执行指令的处理器的存储器控制器来执行。
参看图5，描绘具有拥有被选择性供电的反相器的读出放大器552的电子装置的特定说明性实施例的方框图且大体上将所述电子装置标示为500。装置500包括耦合到存储器532的处理器，例如数字信号处理器(DSP)510。存储器532包括具有被选择性供电的反相器的读出放大器552。在一说明性实施例中，具有被选择性供电的反相器的读出放大器552可对应于图1中的读出放大器100和/或可根据图4的方法来操作。
存储器532还包括控制器554，控制器554包括存储于非暂时性计算机可读媒体处的计算机可执行指令556，作为说明性、非限制性实例，所述非暂时性计算机可读媒体例如为在控制器554处或可由控制器554存取的SRAM或只读存储器(ROM)。举例来说，可执行指令556可由计算机(例如控制器554的处理器558)执行以致使所述计算机(例如，处理器558)通过向读出放大器552的第一反相器且向读出放大器552的第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。然而，在其它实施例中，所述感测启用信号可能不是响应于计算机执行指令而提供，而是代替地通过一个或一个以上状态机、专用电路，或经配置以产生感测启用信号来选择性地向读出放大器552的一个或一个以上反相器供电的其它硬件的操作来提供。尽管将读出放大器552说明为处于存储器532内，但在其它实施例中，可将读出放大器552实施于一个或一个以上其它组件中，例如实施于处理器510中或装置500的一个或一个以上其它控制器或存储器装置中。
图5还展示耦合到处理器510且耦合到显示器528的显示控制器526。编码器/解码器(CODEC)534还可耦合到处理器510。扬声器536和麦克风538可耦合到CODEC534。
图5还指示无线控制器540可耦合到处理器510且耦合到无线天线542。在一特定实施例中，处理器510、显示控制器526、存储器532、CODEC534和无线控制器540包括于系统级封装装置或系统芯片装置522中。在一特定实施例中，输入装置530和电力供应器544耦合到系统芯片装置522。另外，在一特定实施例中，如在图5中所说明，显示器528、输入装置530、扬声器536、麦克风538、无线天线542和电力供应器544位于系统芯片装置522外部。然而，显示器528、输入装置530、扬声器536、麦克风538、无线天线542和电力供应器544中的每一者可耦合到系统芯片装置522中的一组件，例如接口或控制器。
结合所描述的实施例，揭示一种设备，所述设备包括：用于使锁存器的第一输出反相的装置，其中所述用于使所述第一输出反相的装置是由感测启用信号来供电；以及用于使所述锁存器的第二输出反相的装置，其中所述用于使所述第二输出反相的装置是由所述感测启用信号来供电。举例来说，所述用于使所述第一输出反相的装置可包括耦合到图1中的第一锁存器输出126的反相器120、图2中的p型晶体管240、图2的n型晶体管242、一个或一个以上LVT装置、经配置以使所述第一输出反相的一个或一个以上其它缓冲器或电路装置，或其任何组合。所述用于使所述第二输出反相的装置可包含耦合到图1中的第二锁存器输出128的反相器122、p型晶体管、n型晶体管、一个或一个以上LVT装置、经配置以使所述第二输出反相的一个或一个以上其它缓冲器或电路装置，或其任何组合。
所述设备可另外包括用于使所述锁存器的所述第一输出与第一位线选择性地隔离的装置，其中所述用于选择性地隔离所述第一输出的装置是由所述感测启用信号控制。为了说明，所述用于选择性地使所述锁存器的所述第一输出与所述第一位线隔离的装置可包括图2的隔离装置250(例如p型晶体管或任何其它类型的晶体管)、开关、缓冲器或经配置以选择性地使所述锁存器的所述第一输出与所述第一位线隔离的电路装置，或其任何组合。所述设备可集成于至少一个半导体裸片中和/或可另外包括选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机，所述用于使所述第一输出反相的装置和所述用于使所述第二输入反相的装置集成于所述装置中，如关于图6所描述。
可将上文所揭示的装置和功能性设计和配置成存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)。可将一些或所有此些文件提供到制造处置者，制造处置者基于这些文件来制造装置。所得产品包括半导体晶片，半导体晶片接着被切割成半导体裸片且被封装成半导体芯片。接着将所述芯片用于上文所描述的装置中。图6描绘电子装置制造过程600的特定说明性实施例。
在制造过程600处(例如在研究计算机606处)接收物理装置信息602。物理装置信息602可包括表示例如读出放大器100的半导体装置的至少一个物理性质的设计信息。举例来说，物理装置信息602可包括经由耦合到研究计算机606的用户接口604输入的物理参数、材料特性和结构信息。研究计算机606包括耦合到计算机可读媒体(例如存储器610)的处理器608(例如一个或一个以上处理核心)。存储器610可存储计算机可读指令，所述计算机可读指令可执行以致使处理器608转换物理装置信息602以遵循文件格式且致使处理器608产生库文件612。
在一特定实施例中，库文件612包括至少一个数据文件，所述至少一个数据文件包括经转换的设计信息。举例来说，库文件612可包括半导体装置库，所述半导体装置库包括一装置，所述装置包括经提供以供结合电子设计自动化(EDA)工具620一起使用的图1中的读出放大器100。
可在设计计算机614处结合EDA工具620来使用库文件612，设计计算机614包括耦合到存储器618的处理器616(例如一个或一个以上处理核心)。可将EDA工具620作为处理器可执行指令存储于存储器618处以使得设计计算机614的用户能够设计包括库文件612的图1中的读出放大器100的电路。举例来说，设计计算机614的用户可经由耦合到设计计算机614的用户接口624输入电路设计信息622。电路设计信息622可包括表示半导体装置(例如读出放大器100)的至少一个物理性质的设计信息。为了说明，所述电路设计性质可包括在电路设计中的特定电路的识别以及与其它元件的关系、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机614可经配置以转换设计信息(包括电路设计信息622)以遵循文件格式。为了说明，所述文件形式可包括以分层格式表示平面几何形状、文本标记和关于电路布局的其它信息的数据库二进制文件格式(例如，图形数据系统(GDSII)文件格式)。除了其它电路或信息之外，设计计算机614还可经配置以产生包括经转换的设计信息的数据文件(例如包括描述读出放大器100的信息的GDSII文件626)。为了说明，所述数据文件可包括对应于系统芯片(SOC)的信息，所述信息包括读出放大器100且还包括所述SOC内的额外电子电路和组件。
可在制造过程628处接收GDSII文件626以根据在GDSII文件626中的经转换信息来制造读出放大器100。举例来说，装置制造过程可包括将GDSII文件626提供给掩模制造商630以产生一个或一个以上掩模，例如待在光刻处理中使用的掩模，其被说明为代表性掩模632。可在所述制造过程期间使用掩模632以产生一个或一个以上晶片634，可测试一个或一个以上晶片634且将其分离成若干裸片，例如代表性裸片636。裸片636包括一电路，所述电路包括包含读出放大器100的装置。
可将裸片636提供到封装过程638，在封装过程638中将裸片636并入到代表性封装640中。举例来说，封装640可包括单一裸片636或多个裸片，例如系统级封装(SiP)布置。封装640可经配置以遵照一种或一种以上标准或规范，例如联合电子装置工程协会(JEDEC，Joint Electron Device Engineering Council)标准。
可例如经由存储于计算机646处的组件库将有关封装640的信息分布到各个产品设计者。计算机646可包括耦合到存储器650的处理器648(例如一个或一个以上处理核心)。可将印刷电路板(PCB)工具作为处理器可执行指令存储于存储器650处以处理从计算机646的用户经由用户接口644接收到的PCB设计信息642。PCB设计信息642可包括在电路板上的经封装半导体装置的物理定位信息，所述经封装半导体装置对应于包括读出放大器100的封装640。
计算机646可经配置以转换PCB设计信息642以产生数据文件(例如GERBER文件652)，所述数据文件具有包括电路板上的经封装半导体装置的物理定位信息以及电连接(例如迹线和通路)的布局的数据，其中所述经封装半导体装置对应于包括读出放大器100的封装640。在其它实施例中，由所述经转换的PCB设计信息所产生的数据文件可具有除GERBER格式以外的格式。
可在板组装过程654处接收GERBER文件652且使用GERBER文件652来产生根据在GERBER文件652内所存储的设计信息所制造的PCB(例如代表性PCB656)。举例来说，可将GERBER文件652上载到一个或一个以上机器以执行PCB生产过程中的各种步骤。PCB656可被填入有包括封装640的电子组件以形成代表性印刷电路组合件(PCA)658。
可在产品制造过程660处接收PCA658且将PCA658集成于一个或一个以上电子装置(例如第一代表性电子装置662和第二代表性电子装置664)中。作为说明性、非限制性实例，第一代表性电子装置662、第二代表性电子装置664或两者可选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机，读出放大器100集成于所述装置中。作为另一说明性、非限制性实例，电子装置662和电子装置664中的一者或一者以上可为远程单元，例如移动电话、手持型个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理)、具备全球定位系统(GPS)功能的装置、导航装置、固定位置数据单元(例如仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任意组合。尽管图6说明根据本发明的教示的远程单元，但本发明并不限于这些示范性所说明单元。本发明的实施例可合适地用于包括有源集成电路(包括存储器和芯片上电路)的任何装置中。
可如说明性过程600中所描述来制造包括读出放大器100的装置、对其进行处理且将其并入到电子装置中。关于图1到5所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处，例如包括于库文件612、GDSII文件626和GERBER文件652内，以及存储于研究计算机606的存储器610处、设计计算机614的存储器618处、计算机646的存储器650处、在各种阶段处(例如在板组装过程654处)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还可并入到一个或一个以上其它物理实施例(例如掩模632、裸片636、封装640、PCA658、例如原型电路或装置(未图示)的其它产品，或其任意组合)中。尽管描绘了从物理装置设计到最终产品的各种代表性生产阶段，但在其它实施例中，可使用较少阶段或可包括额外阶段。相似地，可通过单一实体或通过执行过程600的各种阶段的一个或一个以上实体来执行过程600。
所属领域的技术人员应进一步了解，可将结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路和算法步骤实施为电子硬件、由处理器执行的计算机软件，或两者的组合。上文大体上在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。将此功能性实施为硬件还是处理器可执行指令视特定应用和强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同的方式实施所描述的功能性，但不应将此些实施决策解释为导致偏离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、由处理器执行的软件模块，或两者的组合来体现。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸磁盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的非暂时性存储媒体中。示范性存储媒体耦合到处理器，以使得所述处理器可从所述存储媒体读取信息和将信息写入到所述存储媒体。在替代例中，所述存储媒体可集成到所述处理器。所述处理器和所述存储媒体可驻留于专用集成电路(ASIC)中。所述ASIC可驻留于计算装置或用户终端中。在替代例中，处理器和存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使得所属领域的技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不偏离本发明的范围的情况下，可将本文中所界定的原理应用于其它实施例。因而，本发明无意于本文中所展示的实施例，而是将被赋予与如所附权利要求书所界定的原理和新颖特征相一致的可能的最广范围。

Claims (44)

1.一种读出放大器，其包含：
第一反相器，其对锁存器的第一输出作出响应，其中所述第一反相器是由感测启用信号来供电；以及
第二反相器，其对所述锁存器的第二输出作出响应，其中所述第二反相器是由所述感测启用信号来供电。
2.根据权利要求1所述的读出放大器，其中所述第一反相器包含：
供应输入，其接收所述感测启用信号；以及
反相器输入，其接收所述锁存器的所述第一输出。
3.根据权利要求2所述的读出放大器，其中所述第一反相器包含在所述供应输入与接地之间串联耦合的p型晶体管和n型晶体管。
4.根据权利要求1所述的读出放大器，其中所述锁存器包含一对交叉耦合反相器。
5.根据权利要求1所述的读出放大器，其中所述第一反相器包含多个低阈值电压装置。
6.根据权利要求1所述的读出放大器，其中所述第一反相器的输出耦合到输出级。
7.根据权利要求6所述的读出放大器，其中所述输出级包含多路复用器MUX，且其中所述读出放大器经配置以响应于接收到所述感测启用信号而将所述第一反相器的所述输出提供到所述MUX。
8.根据权利要求6所述的读出放大器，其中所述输出级在不使用或非NOR电路的情况下被控制。
9.根据权利要求8所述的读出放大器，其中所述感测启用信号控制耦合到第一位线的隔离装置。
10.根据权利要求9所述的读出放大器，其中在所述第一反相器是由所述感测启用信号供电时，所述隔离装置将所述第一反相器与所述第一位线隔离。
11.根据权利要求6所述的读出放大器，其中所述输出级接收来自至少一个额外读出放大器的输出。
12.根据权利要求6所述的读出放大器，其中所述输出级包含第二多路复用器MUX，且其中所述读出放大器经配置以响应于接收到所述感测启用信号而将所述第二反相器的所述输出提供到所述第二MUX。
13.根据权利要求1所述的读出放大器，其中所述读出放大器为电压锁存读出放大器。
14.根据权利要求1所述的读出放大器，其被集成于至少一个半导体裸片中。
15.根据权利要求1所述的读出放大器，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述读出放大器被集成到所述装置中。
16.一种方法，其包含：
通过向读出放大器的第一反相器和所述读出放大器的第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。
17.根据权利要求16所述的方法，其进一步包含在所述感测启用信号向所述第一反相器和所述第二反相器供电时，将所述感测启用信号发送到耦合到位线的隔离装置以将所述第一反相器与所述位线隔离。
18.根据权利要求17所述的方法，其进一步包含在所述感测启用信号向所述第一反相器和所述第二反相器供电时，将所述感测启用信号发送到耦合到第二位线的第二隔离装置以将所述第二反相器与所述第二位线隔离。
19.根据权利要求16所述的方法，其进一步包含在所述感测启用信号不向所述第一反相器和所述第二反相器供电时，禁止来自所述第一反相器的输出。
20.根据权利要求16所述的方法，其中在被集成到电子装置中的处理器处执行通过提供所述感测启用信号来选择性地向所述第一反相器和所述第二反相器供电。
21.一种设备，其包含：
第一读出放大器，其包含第一反相器和第二反相器，其中基于在所述第一读出放大器处接收到的第一感测启用信号来选择性地向所述第一反相器和所述第二反相器供电；以及
第二读出放大器，其包含第三反相器和第四反相器，其中基于在所述第二读出放大器处接收到的第二感测启用信号来选择性地向所述第三反相器和所述第四反相器供电。
22.根据权利要求21所述的设备，其中所述第一读出放大器耦合到一对位线。
23.根据权利要求21所述的设备，其中所述第一读出放大器包含用以产生所述第一感测启用信号的反相器。
24.根据权利要求21所述的设备，其中所述第一读出放大器包含电压锁存读出放大器。
25.根据权利要求21所述的设备，其中所述第一反相器包含多个低阈值电压装置。
26.根据权利要求21所述的设备，其中在所述第一感测启用信号指示停用状态时，不将电力供应到所述第一反相器和所述第二反相器。
27.根据权利要求21所述的设备，其中在所述第一感测启用信号指示启用状态时，将电力供应到所述第一反相器和所述第二反相器。
28.根据权利要求21所述的设备，其被集成于至少一个半导体裸片中。
29.根据权利要求21所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述第一读出放大器和所述第二读出放大器被集成到所述装置中。
30.一种设备，其包含：
用于使锁存器的第一输出反相的装置，其中所述用于使所述第一输出反相的装置是由感测启用信号来供电；以及
用于使所述锁存器的第二输出反相的装置，其中所述用于使所述第二输出反相的装置是由所述感测启用信号来供电。
31.根据权利要求30所述的设备，其中所述用于使所述锁存器的所述第一输出反相的装置包含多个低阈值电压装置。
32.根据权利要求30所述的设备，其进一步包含用于将所述锁存器的所述第一输出与第一位线选择性地隔离的装置，其中所述用于选择性地隔离所述第一输出的装置是由所述感测启用信号控制。
33.根据权利要求30所述的设备，其被集成于至少一个半导体裸片中。
34.根据权利要求30所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述用于使所述第一输出反相的装置和所述用于使所述第二输出反相的装置被集成到所述装置中。
35.一种方法，其包含：
用于通过向读出放大器的第一反相器和所述读出放大器的第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电的步骤；以及
用于在所述感测启用信号不向所述第一反相器和所述第二反相器供电时禁止来自所述第一反相器的输出的步骤。
36.根据权利要求35所述的方法，其进一步包含：
用于在所述感测启用信号向所述第一反相器和所述第二反相器供电时将所述感测启用信号发送到耦合到位线的隔离装置以将所述第一反相器与所述位线隔离的步骤；以及
用于在所述感测启用信号向所述第一反相器和所述第二反相器供电时将所述感测启用信号发送到耦合到第二位线的第二隔离装置以将所述第二反相器与所述第二位线隔离的步骤。
37.根据权利要求35所述的方法，其中在被集成到电子装置中的处理器处执行所述用于选择性地向所述第一反相器供电的步骤和所述用于选择性地向所述第二反相器供电的步骤。
38.一种非暂时性计算机可读媒体，其存储可由计算机执行的指令，所述指令包含：
可由所述计算机执行以通过向读出放大器的第一反相器和所述读出放大器的第二反相器提供感测启用信号来选择性地向所述第一反相器和所述第二反相器供电的指令。
39.根据权利要求38所述的计算机可读媒体，其中在所述感测启用信号向所述第一反相器和所述第二反相器供电时，将所述感测启用信号提供到耦合到位线的隔离装置以将所述第一反相器与所述位线隔离。
40.根据权利要求38所述的计算机可读媒体，其中在所述感测启用信号向所述第一反相器和所述第二反相器供电时，将所述感测启用信号提供到耦合到第二位线的第二隔离装置以将所述第二反相器与所述第二位线隔离。
41.根据权利要求38所述的计算机可读媒体，其中所述指令可由集成于一装置中的处理器执行，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，和计算机。
42.一种方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包含：
第一反相器，其对锁存器的第一输出作出响应，其中所述第一反相器是由感测启用信号来供电；以及
第二反相器，其对所述锁存器的第二输出作出响应，其中所述第二反相器是由所述感测启用信号来供电；
转换所述设计信息以遵循一文件格式；以及
产生包括所述经转换的设计信息的数据文件。
43.根据权利要求42所述的方法，其中所述数据文件包括GDSII格式。
44.根据权利要求42所述的方法，其中所述数据文件包括GERBER格式。
CN201180053081.6A 2010-10-01 2011-10-03 具有被选择性供电的反相器的读出放大器 Active CN103189923B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/895,896 2010-10-01
US12/895,896 US8760953B2 (en) 2010-10-01 2010-10-01 Sense amplifier with selectively powered inverter
PCT/US2011/054550 WO2012045065A1 (en) 2010-10-01 2011-10-03 Sense amplifier with selectively powered inverter

Publications (2)

Publication Number Publication Date
CN103189923A true CN103189923A (zh) 2013-07-03
CN103189923B CN103189923B (zh) 2016-09-28

Family

ID=44993161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053081.6A Active CN103189923B (zh) 2010-10-01 2011-10-03 具有被选择性供电的反相器的读出放大器

Country Status (7)

Country Link
US (1) US8760953B2 (zh)
EP (1) EP2622603B1 (zh)
JP (1) JP5778287B2 (zh)
KR (1) KR101549076B1 (zh)
CN (1) CN103189923B (zh)
TW (1) TW201232555A (zh)
WO (1) WO2012045065A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601287A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置
CN107534455A (zh) * 2015-04-30 2018-01-02 马克西姆综合产品公司 重视低功耗的用于超宽带发射机的功率良好探测器
CN109920461A (zh) * 2017-12-12 2019-06-21 杭州潮盛科技有限公司 一种基于薄膜晶体管的阻变存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966131B2 (en) * 2015-08-21 2018-05-08 Synopsys, Inc. Using sense amplifier as a write booster in memory operating with a large dual rail voltage supply differential
US9570158B1 (en) * 2016-05-04 2017-02-14 Qualcomm Incorporated Output latch for accelerated memory access
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US11095273B1 (en) * 2020-07-27 2021-08-17 Qualcomm Incorporated High-speed sense amplifier with a dynamically cross-coupled regeneration stage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843264A (en) * 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5017815A (en) * 1989-12-20 1991-05-21 At&T Bell Laboratories Sense amplifier with selective pull up
CN1198572A (zh) * 1997-03-14 1998-11-11 冲电气工业株式会社 读出放大器
CN1523610A (zh) * 2003-01-08 2004-08-25 ��ʽ���������Ƽ� 全局位线对的电位振幅限制成部分摆幅的半导体存储装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
US5304874A (en) 1991-05-31 1994-04-19 Thunderbird Technologies, Inc. Differential latching inverter and random access memory using same
JPH0574172A (ja) 1991-09-13 1993-03-26 Seiko Epson Corp 半導体記憶装置
JPH0574175A (ja) 1991-09-13 1993-03-26 Seiko Epson Corp 半導体記憶装置
JPH087573A (ja) 1994-06-14 1996-01-12 Mitsubishi Electric Corp 半導体記憶装置と、そのデータの読出および書込方法
US6031776A (en) * 1999-08-17 2000-02-29 United Microelectronics Corp. Sense amplifier circuit for a semiconductor memory device
US6971160B1 (en) * 2002-01-03 2005-12-06 The United States Of America As Represented By The Secretary Of The Air Force Hybrid electrical circuit method with mated substrate carrier method
US7061793B2 (en) 2004-03-19 2006-06-13 International Business Machines Corporation Apparatus and method for small signal sensing in an SRAM cell utilizing PFET access devices
US8411490B2 (en) 2004-07-10 2013-04-02 Bae Systems Information And Electronic Systems Integration Inc. Sense amplifier for static random access memories
US7616513B1 (en) 2004-10-29 2009-11-10 Cypress Semiconductor Corporation Memory device, current sense amplifier, and method of operating the same
US7590017B2 (en) * 2006-04-12 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. DRAM bitline precharge scheme
US7505341B2 (en) 2006-05-17 2009-03-17 Micron Technology, Inc. Low voltage sense amplifier and sensing method
JP4987896B2 (ja) 2009-03-18 2012-07-25 株式会社東芝 半導体記憶装置
FR2948809B1 (fr) * 2009-07-31 2012-08-17 St Microelectronics Rousset Amplificateur de lecture faible puissance auto-minute
FR2951575B1 (fr) * 2009-10-20 2011-12-16 St Microelectronics Rousset Amplificateur de lecture ayant des moyens de precharge de bitline rapides
US8279659B2 (en) * 2009-11-12 2012-10-02 Qualcomm Incorporated System and method of operating a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843264A (en) * 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5017815A (en) * 1989-12-20 1991-05-21 At&T Bell Laboratories Sense amplifier with selective pull up
CN1198572A (zh) * 1997-03-14 1998-11-11 冲电气工业株式会社 读出放大器
CN1523610A (zh) * 2003-01-08 2004-08-25 ��ʽ���������Ƽ� 全局位线对的电位振幅限制成部分摆幅的半导体存储装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107534455A (zh) * 2015-04-30 2018-01-02 马克西姆综合产品公司 重视低功耗的用于超宽带发射机的功率良好探测器
CN106601287A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置
CN106601287B (zh) * 2015-10-15 2020-04-07 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置
CN109920461A (zh) * 2017-12-12 2019-06-21 杭州潮盛科技有限公司 一种基于薄膜晶体管的阻变存储器

Also Published As

Publication number Publication date
US20120082174A1 (en) 2012-04-05
TW201232555A (en) 2012-08-01
JP2014508368A (ja) 2014-04-03
KR101549076B1 (ko) 2015-09-01
EP2622603B1 (en) 2020-09-09
EP2622603A1 (en) 2013-08-07
US8760953B2 (en) 2014-06-24
CN103189923B (zh) 2016-09-28
WO2012045065A1 (en) 2012-04-05
JP5778287B2 (ja) 2015-09-16
KR20130071493A (ko) 2013-06-28

Similar Documents

Publication Publication Date Title
CN102612715B (zh) 操作存储器装置的系统及方法
EP2286314B1 (en) Clock gating system and method
CN103189923A (zh) 具有被选择性供电的反相器的读出放大器
CN103052989B (zh) 锁存电路
JP6096991B2 (ja) 感知遅延が低減され感知マージンが改善されたｓｒａｍリードバッファ
CN102016749B (zh) 时钟门控系统和方法
EP2847765B1 (en) Circuits configured to remain in a non-program state during a power-down event
CN102714053A (zh) 控制施加到磁性隧道结的电流的方向的系统和方法
JP2016066401A (ja) 検知回路
JP5808858B2 (ja) 検知回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant