CN103187444B - Ldmos晶体管及其制作方法 - Google Patents
Ldmos晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103187444B CN103187444B CN201110456264.4A CN201110456264A CN103187444B CN 103187444 B CN103187444 B CN 103187444B CN 201110456264 A CN201110456264 A CN 201110456264A CN 103187444 B CN103187444 B CN 103187444B
- Authority
- CN
- China
- Prior art keywords
- region
- protuberance
- epitaxial loayer
- layer
- platform part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种LDMOS晶体管及其制作方法，所述LDMOS晶体管包括：半导体衬底，包括平台部和凸出部；源区，位于所述凸出部相对两侧的所述平台部内，所述源区还包括延伸区；漏区，位于所述凸出部的顶部；漂移区，位于所述凸出部内，与所述漏区相邻，并与所述延伸区之间具有间隔，所述源区、所述漏区以及所述漂移区具有相同的导电类型，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度；栅介质层，位于所述凸出部相对两侧的侧壁上；以及栅电极，位于所述栅介质层上，所述栅电极与所述平台部之间电性绝缘。所述LDMOS晶体管具有两个沟道，因此具有更大的工作电流，从而改善了LDMOS晶体管的性能。
Description
技术领域
本发明涉及半导体领域，尤其是涉及一种LDMOS晶体管及其制作方法。
背景技术
与常见的场效应晶体管相比，横向扩散金属氧化物半导体(LateralDiffused Metal Oxide Semiconductor，LDMOS)晶体管在关键的器件特性方面，如增益、线性度以及散热性能等方面具有明显的优势，因此得到了广泛应用。击穿电压高也是LDMOS晶体管的一个重要特性，因此，LDMOS晶体管常应用于高压器件中。
现有技术中公开一种n型LDMOS晶体管结构，如图1所示，包括：
半导体衬底100；位于所述半导体衬底100上、包括栅介质层101和栅电极102的栅极结构；位于所述栅极结构两侧的侧壁上的侧墙103；在所述栅极结构两侧的所述半导体衬底100中具有源(Source)区104和漏(Drain)区105，所述源区104和所述漏区105掺有n型离子；以及，位于所述源区104和所述漏区105之间的漂移区(Drift Region)106，所述漂移区106也掺有n型离子，所述漂移区106的掺杂离子浓度低于所述源区104或所述漏区105的掺杂离子浓度。
更多信息可以参考公开号为US2008/0237705A1的美国发明专利申请文件。
所述漂移区106中的掺杂离子浓度较低，可以承载较高的电压，由此增大了源/漏极之间的击穿电压，从而使LDMOS晶体管能够应用于高压器件中。然而，较低的掺杂离子浓度会导致源/漏区之间较大的电阻，这减小了源/漏区之间的电流，影响了LDMOS晶体管的性能。
因此，需要一种LDMOS晶体管及其形成方法，以增大源/漏区之间的电流，改善LDMOS晶体管的性能。
发明内容
本发明要解决的问题是提供一种LDMOS晶体管及其形成方法，以增大源/漏区之间的电流，改善LDMOS晶体管的性能。
为解决上述问题，本发明的实施例提供一种LDMOS晶体管，包括：半导体衬底，包括平台部和突出所述平台部的凸出部；源区，位于所述凸出部相对两侧的所述平台部内，所述源区还包括延伸至部分所述凸出部内的延伸区；漏区，位于所述凸出部的顶部；漂移区，位于所述凸出部内，与所述漏区相邻，并与所述延伸区之间具有间隔，所述源区、所述漏区以及所述漂移区具有相同的导电类型，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度；栅介质层，位于所述平台部上且位于所述凸出部相对两侧的侧壁上；以及栅电极，位于所述平台部上且位于所述栅介质层上，且所述栅电极与所述平台部之间电性绝缘。
可选地，所述漏区的顶部相对两侧具有向内凹进的台阶，所述台阶上覆盖有第一保护层。
可选地，所述第一保护层为氧化硅。
可选地，所述栅电极与所述平台部之间通过第一绝缘层电性绝缘。
可选地，所述半导体衬底中还形成有掺杂阱区，所述掺杂阱区的导电类型与所述源区、所述漏区以及所述漂移区的导电类型不同。
可选地，所述源区的掺杂离子浓度范围是1E19/cm3至1E21/cm3，所述漏区的掺杂离子浓度范围是1E19/cm3至1E21/cm3，所述漂移区的掺杂离子浓度范围是1E18/cm3至1E20/cm3。
可选地，所述掺杂阱区的掺杂离子浓度范围是1E18/cm3至1E20/cm3。
可选地，所述凸出部突出所述平台部的厚度范围是50纳米至500纳米，所述漏区的垂直方向的厚度范围是10纳米至200纳米，所述漂移区的垂直方向的厚度范围是10纳米至200纳米，所述漂移区与所述延伸区间隔范围是10纳米至100纳米，所述栅电极的水平方向的宽度范围是10纳米至500纳米。
可选地，所述栅介质层为氮化硅、氮氧化硅、氧化硅、或高K介电材料。
可选地，所述栅电极为多晶硅或者金属。
为解决上述问题，本发明的实施例还提供一种LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括平台部和突出所述平台部的凸出部；在所述凸出部相对两侧的所述平台部内形成源区，所述源区还包括延伸至部分的所述凸出部内的延伸区；在所述凸出部的顶部形成漏区；在所述凸出部内形成漂移区，所述漂移区与所述漏区相邻，并与所述延伸区之间具有间隔，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度，所述源区、所述漏区以及所述漂移区的导电类型相同；在所述平台部上且所述凸出部相对两侧的侧壁上形成栅介质层；以及在所述平台部上且所述栅介质层上形成栅电极，所述栅电极与所述平台部之间电性绝缘。
可选地，形成所述半导体衬底的步骤包括：提供基底；以及在基底的部分表面上外延形成所述凸出部，所述基底构成所述平台部。
可选地，形成所述凸出部的步骤包括：在所述基底上形成依次堆叠的第一绝缘层和牺牲层，所述牺牲层和所述第一绝缘层中形成有开口，所述开口暴露出部分的所述基底；以及在所述开口中进行外延生长工艺，形成第一外延层，所述第一外延层的上表面低于所述牺牲层的上表面。
可选地，形成所述凸出部进一步还包括：在所述第一外延层的部分表面上形成第一保护层；以及，在所述第一外延层上形成第二外延层，所述第二外延层位于所述第一保护层之间，且与所述第一外延层之间形成台阶。
可选地，进一步包括在所述第二外延层上形成第二保护层的步骤，形成所述第二保护层的步骤包括：在所述第二外延层上形成第二保护材料层，所述第二保护材料层填充满所述开口；以及对所述第二保护材料层进行化学机械抛光，直至露出所述牺牲层。
可选地，所述第二保护层和所述第一保护层的材料相同，为氧化硅。
可选地，还包括在所述半导体衬底内形成掺杂阱区的步骤，所述掺杂阱区的导电类型与所述源区、所述漏区以及所述漂移区的导电类型不同，形成所述掺杂阱区的过程中，所述凸出部两侧的平台部上形成有第三保护层。
可选地，所述掺杂阱区通过第一离子注入形成，所述第一离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2，所述漂移区通过第二离子注入形成，所述第二离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2。
可选地，在所述第一离子注入及所述第二离子注入过程中，所述第一外延层两侧的平台部上分别形成有第三保护层和第四保护层。
可选地，所述第三保护层和所述第四保护层是采用相同材料层制作，所述相同材料层是所述牺牲层。
可选地，所述源区和所述漏区通过第三离子注入形成，所述第三离子注入的能量范围是5keV至100keV，剂量范围是1E14/cm2至1E16/cm2，注入角度的范围是0°至10°。
可选地，所述栅介质层通过氧化所述第一外延层相对两侧的侧壁形成，所述第二外延层和剩余的第一外延层形成所述凸出部。
可选地，所述栅介质层为氮化硅、氮氧化硅、氧化硅、或高K介电材料。
可选地，形成所述栅电极的步骤包括：形成栅电极材料层，所述栅电极材料层覆盖所述平台部、所述栅介质层和所述凸出部；以及刻蚀所述栅电极材料层，保留位于所述平台部上的所述栅介质层上的栅电极材料层，形成所述栅电极。
可选地，所述栅电极为多晶硅或者金属。
可选地，还包括在形成所述源区、所述漏区或所述漂移区后，进行退火工艺。
可选地，所述退火工艺采用激光退火或尖峰退火，所述退火工艺的参数包括：温度为850℃至1200℃，温度上升速率为50℃/s至300℃/s，温度下降速率为50℃/s至300℃/s，保温时间不超过100秒。
与现有技术相比，本发明具有以下优点：
通过在所述凸出部相对两侧的所述平台部中形成两个源区、在所述凸出部相对两侧的侧面上形成两个栅极结构以及在所述凸出部的顶部形成漏区，从而在一个LDMOS晶体管中形成了两个沟道区，因此，在LDMOS晶体管工作时，在源/漏区之间会产生两股电流，增大了源/漏区之间的电流，从而改善了LDMOS晶体管的性能。
进一步地，所述凸出部的顶部相对两侧具有向内凹进的台阶，所述台阶被所述第一保护层覆盖，从而更好地隔离漏区和栅极结构，改善LDMOS晶体管的性能。
附图说明
图1是现有技术中的n型LDMOS晶体管的剖面结构示意图。
图2是本发明一个实施例的LDMOS晶体管的剖面结构示意图。
图3是本发明又一实施例的LDMOS晶体管的剖面结构示意图。
图4是本发明一个实施例的LDMOS晶体管的形成过程的流程示意图。
图5至图15是本发明一个实施例的LDMOS晶体管的形成过程的中间结构的剖面结构示意图。
具体实施方式
本发明的实施例通过在源/漏区之间形成两个沟道区，增大了源/漏区之间的电流，改善了LDMOS晶体管的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明首先提供一种LDMOS晶体管，参考图2，包括：半导体衬底，包括平台部200和突出所述平台部200的凸出部210；源区201，位于所述凸出部210相对两侧的平台部内，所述源区201还包括延伸至部分所述凸出部210内的延伸区202；漏区211，位于所述凸出部210的顶部；漂移区212，位于所述凸出部210内，与所述漏区211相邻，并与所述延伸区202之间具有间隔，所述源区201、所述漏区211和所述漂移区212具有相同的导电类型，所述漂移区212的掺杂离子浓度小于所述漏区211或所述源区201的掺杂离子浓度；栅介质层220，位于所述平台部200上且位于所述凸出部210相对两侧的侧壁上；以及栅电极230，位于所述平台部200上且位于所述栅介质层220上，且所述栅电极230与所述平台部200之间电性绝缘。
在本发明的一个实施例中，所述栅电极230与所述平台部200之间具有第一绝缘层240，以实现电性绝缘。所述第一绝缘层240为氧化硅。
在本发明的一个实施例中，参考图3，所述漏区211顶部相对两侧具有向内凹进的台阶213，即所述凸出部210顶部的宽度小于其余部分的宽度。所述台阶上覆盖有第一保护层250。所述第一保护层250能够更好地隔绝所述栅电极230和所述漏区211。所述第一保护层250可以与所述第一绝缘层240具有相同的材质，例如，氧化硅。
如图3所述，所述漏区211上还可以具有第二保护层260，以完全覆盖所述漏区211的顶部。所述第二保护层260也可以是氧化硅。
进一步地，所述半导体衬底内还形成有掺杂阱区，位于所述源区201之间以及所述延伸区202和所述漂移区212之间。所述掺杂阱区的导电类型与所述源区201、所述漏区211以及所述漂移区212的不同。
作为本发明的一个实施例，所述源区201的掺杂离子浓度范围是1E19/cm3至1E21/cm3；所述漏区211的掺杂离子浓度范围是1E19/cm3至1E21/cm3；所述漂移区212的掺杂离子浓度范围是1E18/cm3至1E20/cm3；所述掺杂阱区的掺杂离子浓度范围是1E18/cm3至1E20/cm3。
在实际应用中，所述凸出部210、所述漏区211、所述漂移区212以及所述栅电极230的尺寸可以参考常规的LDMOS晶体管的相关尺寸设定。作为本发明的一个实施例，所述凸出部210的垂直方向的厚度范围是50纳米至500纳米，所述漏区211的垂直方向的厚度范围是10纳米至200纳米，所述漂移区212的垂直方向的厚度范围是10纳米至200纳米，所述漂移区212与所述延伸区202间隔范围是10纳米至100纳米，所述栅电极230的水平方向的宽度范围是10纳米至500纳米。
栅长(Gate Length)是晶体管的重要参数。在本发明的实施例中，所述LDMOS晶体管的栅长即所述栅介质层220垂直方向上的厚度。
所述垂直方向是指图3中的y轴方向，所述水平方向是指图3中的x轴方向。
所述栅介质层220、所述栅电极230以及所述半导体衬底的材质也可参考常规的晶体管各部件的材质。例如，所述栅介质层220可以是氮化硅、氮氧化硅、氧化硅、或高K介电材料，所述高K介电材料为HfO、ZrO、WN、Al2O3、HfSiO或其任意组合，所述栅电极230可以是多晶硅或者金属，所述半导体衬底可以是硅。
下面给出形成上述结构的方法实施例。
本发明首先提供一种LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括平台部和突出所述平台部的凸出部；在所述凸出部相对两侧的所述平台部内形成源区，所述源区还包括延伸至部分的所述凸出部内的延伸区；在所述凸出部的顶部形成漏区；在所述凸出部内形成漂移区，所述漂移区与所述漏区相邻，并与所述延伸区之间具有间隔，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度，所述源区、所述漏区以及所述漂移区的导电类型相同；在所述平台部上且所述凸出部相对两侧的侧壁上形成栅介质层；以及在所述平台部上且所述栅介质层上形成栅电极，所述栅电极与所述平台部之间电性绝缘。
作为本发明的一个具体实施例，参考图4，所述LDMOS晶体管的形成方法包括如下步骤：S101，提供基底，所述基底上形成有依次堆叠的第一绝缘层和牺牲层，所述第一绝缘层和所述牺牲层中具有暴露出部分所述基底的开口；S102，在所述开口中的基底的表面上外延形成凸出部，所述基底构成平台部；S103，在所述半导体衬底中形成掺杂阱区；S104，在所述凸出部中形成漂移区；S105，去除所述牺牲层，在位于所述平台部上且所述凸出部相对两侧的侧壁上形成栅极结构；以及S106，在所述凸出部相对两侧的平台部中形成源区，在所述凸出部的顶部形成漏区。
下面结合中间结构的剖面结构示意图进行详细说明。
首先，参考图5，执行步骤S101，提供基底300’，所述基底300’上形成有依次堆叠的第一绝缘层310和牺牲层320，所述第一绝缘层310和所述牺牲层320中具有暴露出部分的所述基底300’的开口330。
所述基底300’可以是常规的半导体衬底材料，如硅、锗硅、绝缘体上硅等。作为本发明的一个实施例，所述基底300’为硅。
作为本发明的一个实施例，所述第一绝缘层310为氧化硅，所述牺牲层320为氮化硅。
形成如图5所示的结构的具体步骤可以包括：在所述基底300’上形成依次堆叠的第一绝缘材料层和牺牲材料层，可以采用沉积工艺形成所述第一绝缘材料层和所述牺牲材料层；在所述牺牲材料层上形成光刻胶层；进行曝光、显影，在所述光刻胶层中定义出对应于开口的图形；以及，以图形化的所述光刻胶层为掩膜，刻蚀所述第一绝缘材料层和所述牺牲材料层，直至暴露所述基底300’，形成所述第一绝缘层310、所述牺牲层320和所述开口330。
然后，参考图6，执行步骤S102，在所述开口330中的基底的表面上外延形成凸出部340，所述基底300’构成平台部300。
外延工艺为本领域的技术人员所熟知，在此不再赘述。
在本发明的又一个实施例中，在所述凸出部340顶部相对两侧形成有向内凹进的台阶，具体步骤如下：
参考图7，在所述开口330中形成第一外延层341，所述第一外延层341的上表面低于所述牺牲层320的上表面。
需要说明的是，作为本发明的一个实施例，所述第一外延层341即可构成所述凸出部。
可选地，参考图8，还可以在所述第一外延层341上和所述开口330的侧壁上形成第一保护材料层350’。
所述第一保护材料层350’可以是氧化硅，通过沉积工艺形成在所述第一外延层341上以及所述开口330的侧壁上。
然后，参考图9，去除位于所述第一外延层341上的部分的第一保护材料层，形成第一保护层350。
所述第一保护层350位于所述开口330的相对两侧的侧壁上。
可以通过刻蚀工艺去除位于所述第一外延层341上的部分的第一保护材料层。
然后，参考图10，形成第二外延层342。
所述第二外延层342位于所述第一外延层341上，同时位于所述第一保护层350之间。即，由于所述第一保护层350的存在，所述第二外延层342和所述第一外延层341之间形成台阶，并且所述台阶被所述第一保护层350覆盖。
在后续工艺中，还需要形成栅极结构和漏区，因此，形成覆盖所述台阶的保护层，能够更好地隔离栅极结构和漏区。
在上述实施例中，所述凸出部是采用外延工艺形成，也可以采用其他工艺形成所述凸出部。
较优地，参考图11，为了在后续的离子注入工艺中保护所述凸出部不受损伤，作为本发明的一个实施例，在所述凸出部上进一步地形成第二保护层360。
所述第二保护层360的材质可以与所述第一保护层350的材质相同，为氧化硅。
可以采取如下步骤形成所述第二保护层360：在所述开口330中填充满第二保护材料层，所述第二保护材料层覆盖所述第二外延层342；以及，进行化学机械抛光工艺，直至露出所述牺牲层320。
需要说明的是，还可以直接在所述第一外延层341上形成保护层，但这样形成的保护层的隔离效果不如在上述具有台阶的结构上形成保护层的隔离效果好。
下面，将以所述LDMOS晶体管具有所述第一外延层341和第二外延层342为例进行进一步说明。
需要说明的是，为了使附图更加清楚，所述第一保护层350和所述第二保护层360的附图标记以及它们之间的界线在下述的附图中不再示出。
然后，参考图12，执行步骤S103，在所述半导体衬底中形成掺杂阱区370。
作为本发明的一个实施例，所述掺杂阱区370通过第一离子注入形成，所述第一离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2。通过所述第一离子注入，所述掺杂阱区370充满所述第一外延层341和第二外延层342，并延伸至所述平台部300中。
在所述第一离子注入的过程中，为了保护所述半导体衬底，在所述第一外延层341两侧的平台部上形成有第三保护层。作为本发明的一个实施例，所述牺牲层320即所述第三保护层。
然后，参考图13，执行步骤S104，在所述第一外延层341和第二外延层342中形成漂移区380。
所述漂移区380具有与所述掺杂阱区370不同的导电类型。作为本发明的一个实施例，所述漂移区380通过第二离子注入形成，注入的掺杂离子类型与所述第一离子注入过程中注入的掺杂离子类型不同。所述第二离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2。通过所述第二离子注入，所述漂移区380位于所述第一外延层341和第二外延层342中且与所述平台部300之间具有间隔。
在所述第二离子注入的过程中，为了保护所述半导体衬底，在所述第一外延层341两侧的平台部上形成有第四保护层。作为本发明的一个实施例，所述牺牲层320即所述第四保护层。
然后，参考图14，执行步骤S105，去除所述牺牲层320，形成栅极结构。
在本发明的一个实施例中，通过刻蚀工艺去除所述牺牲层320，例如，采用干法刻蚀。在所述刻蚀工艺中，以所述第一绝缘层310为刻蚀停止层，所述第一保护层350和所述第二保护层360保护所述第一外延层341和第二外延层342不受损坏。
在本发明的一个实施例中，通过氧化所述第一外延层341的侧壁形成栅介质层390，则所述第二外延层342和剩余的第一外延层形成所述凸出部。当然，所述栅介质层390也可以为其他材料，也可以采用其他工艺形成。
接着，形成覆盖所述平台部300、所述栅介质层390、所述第一外延层341和所述第二外延层342的栅电极材料层；刻蚀所述栅电极材料层，保留位于所述平台部300上且所述栅介质层390上的栅电极材料层，形成栅电极400。所述栅介质层390和所述栅电极400构成所述栅级结构。
所述栅极结构可以是常规的栅极结构或金属栅极结构。例如，所述栅介质层390为氮化硅、氮氧化硅、氧化硅、或高K介电材料，所述高K介电材料为HfO、ZrO、WN、Al2O3、HfSiO或其任意组合；所述栅电极400为多晶硅或者金属。
然后，参考图15，执行步骤S106，在所述凸出部340相对两侧的平台部中形成源区410，在所述凸出部340的顶部形成漏区420。
需要说明的是，所述第二外延层342和剩余的所述第一外延层341构成所述凸出部340，形成一体结构，为了使附图更加清楚，所述第一外延层341和第二外延层342的附图标记以及他们之间的界线在图15中不再示出。
所述源区410和所述漏区420具有与所述漂移区380相同的导电类型。作为本发明的一个实施例，所述源区410和所述漏区420通过第三离子注入形成，注入的掺杂离子类型与所述第二离子注入过程中注入的掺杂离子类型相同。所述第三离子注入的能量范围是5keV至100keV，剂量范围是1E14/cm2至1E16/cm2，注入角度(即注入方向与垂直方向的夹角)范围是0°至10°。通过所述第三离子注入，所述漏区420位于所述凸出部的顶部，并与所述漂移区380相邻。所述源区410位于所述凸出部相对两侧的平台部300中，而且，所述源区410还包括延伸至所述凸出部内的延伸部411，所述延伸部411与所述漂移区380之间具有间隔。由于所述第三离子注入的剂量高于所述第一离子注入或所述第二离子注入的剂量，所述源区410或所述漏区420的掺杂离子浓度大于所述漂移区380的掺杂离子浓度。
作为本发明的一个实施例，所述凸出部的垂直方向的厚度范围是50纳米至500纳米，所述漏区420的垂直方向的厚度范围是10纳米至200纳米，所述漂移区380的垂直方向的厚度范围是10纳米至200纳米，所述漂移区380与所述延伸区411间隔范围是10纳米至100纳米，所述栅电极400的水平方向的宽度范围是10纳米至500纳米。所述水平方向指x轴方向，所述垂直方向指y轴方向。
需要说明的是，在上述任一离子注入完成后，都可以进行退火，以改善晶体管的性能。在本发明的一个实施例中，所述退火工艺采用激光退火或尖峰(Spike)退火，所述退火工艺的参数包括：温度为850℃至1200℃，温度上升速率为50℃/s至300℃/s，温度下降速率为50℃/s至300℃/s，保温时间不超过100秒。
至此，形成了本发明一个实施例的LDMOS晶体管。
与现有技术相比，本发明的实施例具有以下优点：
通过在所述凸出部相对两侧的所述平台部中形成两个源区、在所述凸出部相对两侧的侧面上形成两个栅极结构以及在所述凸出部的顶部形成漏区，从而形成了两个沟道区，因此，在LDMOS晶体管工作时，在源/漏区之间会产生两股电流，增大了源/漏区之间的电流，从而改善了LDMOS晶体管的性能。
进一步地，所述凸出部的顶部相对两侧具有向内凹进的台阶，所述台阶被所述第一保护层覆盖，从而更好地隔离漏区和栅极结构，改善LDMOS晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (23)
1.一种LDMOS晶体管，包括：
半导体衬底，包括平台部和突出所述平台部的凸出部，所述凸出部的形成方法包括：
提供基底，在所述基底上形成依次堆叠的第一绝缘层和牺牲层，所述牺牲层和所述第一绝缘层中形成有开口，所述开口暴露出部分的所述基底；
在所述开口中进行外延生长工艺，形成第一外延层，所述第一外延层的上表面低于所述牺牲层的上表面；
在所述第一外延层的部分表面上形成第一保护层；以及
在所述第一外延层上形成第二外延层，所述第二外延层位于所述第一保护层之间，且与所述第一外延层之间形成台阶，所述台阶上覆盖有第一保护层，所述第一外延层，所述第一保护层和所述第二外延层构成所述凸出部；
源区，位于所述凸出部相对两侧的所述平台部内，所述源区还包括延伸至部分所述凸出部内的延伸区；
漏区，位于所述凸出部的顶部；
漂移区，位于所述凸出部内，与所述漏区相邻，并与所述延伸区之间具有间隔，所述源区、所述漏区以及所述漂移区具有相同的导电类型，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度；
栅介质层，位于所述平台部上且位于所述凸出部相对两侧的侧壁上；以及
栅电极，位于所述平台部上且位于所述栅介质层上，且所述栅电极与所述平台部之间电性绝缘。
2.根据权利要求1所述的LDMOS晶体管，其特征在于，所述第一保护层为氧化硅。
3.根据权利要求1所述的LDMOS晶体管，其特征在于，所述栅电极与所述平台部之间通过第一绝缘层电性绝缘。
4.根据权利要求1所述的LDMOS晶体管，其特征在于，所述半导体衬底中还形成有掺杂阱区，所述掺杂阱区的导电类型与所述源区、所述漏区以及所述漂移区的导电类型不同。
5.根据权利要求1所述的LDMOS晶体管，其特征在于，所述源区的掺杂离子浓度范围是1E19/cm3至1E21/cm3，所述漏区的掺杂离子浓度范围是1E19/cm3至1E21/cm3，所述漂移区的掺杂离子浓度范围是1E18/cm3至1E20/cm3。
6.根据权利要求4所述的LDMOS晶体管，其特征在于，所述掺杂阱区的掺杂离子浓度范围是1E18/cm3至1E20/cm3。
7.根据权利要求1所述的LDMOS晶体管，其特征在于，所述凸出部突出所述平台部的厚度范围是50纳米至500纳米，所述漏区的垂直方向的厚度范围是10纳米至200纳米，所述漂移区的垂直方向的厚度范围是10纳米至200纳米，所述漂移区与所述延伸区间隔范围是10纳米至100纳米，所述栅电极的水平方向的宽度范围是10纳米至500纳米。
8.根据权利要求1所述的LDMOS晶体管，其特征在于，所述栅介质层为氮化硅、氮氧化硅、氧化硅、或高K介电材料。
9.根据权利要求1所述的LDMOS晶体管，其特征在于，所述栅电极为多晶硅或者金属。
10.一种LDMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底包括平台部和突出所述平台部的凸出部，提供半导体衬底的步骤包括：
提供基底，在所述基底上形成依次堆叠的第一绝缘层和牺牲层，所述牺牲层和所述第一绝缘层中形成有开口，所述开口暴露出部分的所述基底；
在所述开口中进行外延生长工艺，形成第一外延层，所述第一外延层的上表面低于所述牺牲层的上表面；
在所述第一外延层的部分表面上形成第一保护层；
在所述第一外延层上形成第二外延层，所述第二外延层位于所述第一保护层之间，且与所述第一外延层之间形成台阶，所述第一外延层，所述第一保护层和所述第二外延层构成所述凸出部，以及
所述基底构成平台部；
在所述凸出部相对两侧的所述平台部内形成源区，所述源区还包括延伸至部分的所述凸出部内的延伸区；
在所述凸出部的顶部形成漏区；
在所述凸出部内形成漂移区，所述漂移区与所述漏区相邻，并与所述延伸区之间具有间隔，所述漂移区的掺杂离子浓度小于所述漏区或所述源区的掺杂离子浓度，所述源区、所述漏区以及所述漂移区的导电类型相同；
在所述平台部上且所述凸出部相对两侧的侧壁上形成栅介质层；以及
在所述平台部上且所述栅介质层上形成栅电极，所述栅电极与所述平台部之间电性绝缘。
11.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，进一步包括在所述第二外延层上形成第二保护层的步骤，形成所述第二保护层的步骤包括：
在所述第二外延层上形成第二保护材料层，所述第二保护材料层填充满所述开口；以及
对所述第二保护材料层进行化学机械抛光，直至露出所述牺牲层。
12.根据权利要求11所述的LDMOS晶体管的形成方法，其特征在于，所述第二保护层和所述第一保护层的材料相同，为氧化硅。
13.根据权利要求10至12中任一项所述的LDMOS晶体管的形成方法，其特征在于，还包括在所述半导体衬底内形成掺杂阱区的步骤，所述掺杂阱区的导电类型与所述源区、所述漏区以及所述漂移区的导电类型不同，形成所述掺杂阱区的过程中，所述凸出部两侧的平台部上形成有第三保护层。
14.根据权利要求13所述的LDMOS晶体管的形成方法，其特征在于，所述掺杂阱区通过第一离子注入形成，所述第一离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2，所述漂移区通过第二离子注入形成，所述第二离子注入的能量范围是5keV至200keV，剂量范围是1E12/cm2至1E14/cm2。
15.根据权利要求14所述的LDMOS晶体管的形成方法，其特征在于，在所述第一离子注入及所述第二离子注入过程中，所述第一外延层两侧的平台部上分别形成有第三保护层和第四保护层。
16.根据权利要求15所述的LDMOS晶体管的形成方法，其特征在于，所述第三保护层和所述第四保护层是采用相同材料层制作，所述相同材料层是所述牺牲层。
17.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，所述源区和所述漏区通过第三离子注入形成，所述第三离子注入的能量范围是5keV至100keV，剂量范围是1E14/cm2至1E16/cm2，注入角度的范围是0°至10°。
18.根据权利要求10至12中任一项所述的LDMOS晶体管的形成方法，其特征在于，所述栅介质层通过氧化所述第一外延层相对两侧的侧壁形成，所述第二外延层和剩余的第一外延层形成所述凸出部。
19.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，所述栅介质层为氮化硅、氮氧化硅、氧化硅、或高K介电材料。
20.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，形成所述栅电极的步骤包括：
形成栅电极材料层，所述栅电极材料层覆盖所述平台部、所述栅介质层和所述凸出部；以及
刻蚀所述栅电极材料层，保留位于所述平台部上的所述栅介质层上的栅电极材料层，形成所述栅电极。
21.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，所述栅电极为多晶硅或者金属。
22.根据权利要求10所述的LDMOS晶体管的形成方法，其特征在于，还包括在形成所述源区、所述漏区或所述漂移区后，进行退火工艺。
23.根据权利要求22所述的LDMOS晶体管的形成方法，其特征在于，所述退火工艺采用激光退火或尖峰退火，所述退火工艺的参数包括：温度为850℃至1200℃，温度上升速率为50℃/s至300℃/s，温度下降速率为50℃/s至300℃/s，保温时间不超过100秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110456264.4A CN103187444B (zh) | 2011-12-30 | 2011-12-30 | Ldmos晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110456264.4A CN103187444B (zh) | 2011-12-30 | 2011-12-30 | Ldmos晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187444A CN103187444A (zh) | 2013-07-03 |
| CN103187444B true CN103187444B (zh) | 2015-10-14 |
Family
ID=48678530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110456264.4A Active CN103187444B (zh) | 2011-12-30 | 2011-12-30 | Ldmos晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187444B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952919B (zh) * | 2014-03-26 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100418198C (zh) * | 2003-06-17 | 2008-09-10 | 国际商业机器公司 | 低泄漏异质结垂直晶体管及其高性能器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348243B2 (en) * | 2003-12-27 | 2008-03-25 | Dongbu Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100761825B1 (ko) * | 2005-10-25 | 2007-09-28 | 삼성전자주식회사 | 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법 |
-
2011
- 2011-12-30 CN CN201110456264.4A patent/CN103187444B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100418198C (zh) * | 2003-06-17 | 2008-09-10 | 国际商业机器公司 | 低泄漏异质结垂直晶体管及其高性能器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187444A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811533B2 (en) | Medium high voltage MOSFET device | |
| US10297677B2 (en) | LDMOS power semiconductor device and manufacturing method of the same | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20120261746A1 (en) | Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact | |
| JP2011512677A (ja) | 半導体素子構造及び関連プロセス | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| TWI421951B (zh) | 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體 | |
| US20110062489A1 (en) | Power device with self-aligned silicide contact | |
| CN102893380A (zh) | 不对称外延生长及其应用 | |
| EP3282487A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN110120346B (zh) | Ldmos晶体管及其制造方法 | |
| CN104517822A (zh) | 一种半导体器件的制造方法 | |
| US20180026093A1 (en) | Mosfet and a method for manufacturing the same | |
| CN108231594B (zh) | 一种FinFET器件的制作方法 | |
| CN103545356A (zh) | 新型金属/多晶硅栅极沟槽功率mosfet | |
| CN103189988B (zh) | 具有减少的栅极电荷的横向扩散mos晶体管 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| KR20080024273A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN102723278A (zh) | 半导体结构形成方法 | |
| CN103187444B (zh) | Ldmos晶体管及其制作方法 | |
| US9484443B2 (en) | Semiconductor device | |
| CN102074475A (zh) | Mos器件及其形成方法 | |
| CN103715087A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN109087939B (zh) | 半导体结构的形成方法、ldmos晶体管及其形成方法 | |
| JP2005244168A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |