CN103187308B - 结型场效应管及其形成方法 - Google Patents
结型场效应管及其形成方法 Download PDFInfo
- Publication number
- CN103187308B CN103187308B CN201110453500.7A CN201110453500A CN103187308B CN 103187308 B CN103187308 B CN 103187308B CN 201110453500 A CN201110453500 A CN 201110453500A CN 103187308 B CN103187308 B CN 103187308B
- Authority
- CN
- China
- Prior art keywords
- sub
- stress liner
- grid
- layer
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种结型场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底内具有阱区；形成位于所述阱区表面的第一绝缘层，所述第一绝缘层具有贯穿其厚度的应力衬垫层图形；以所述第一绝缘层为掩膜，沿所述应力衬垫层图形刻蚀所述阱区和部分厚度的半导体衬底，形成第一开口；向所述第一开口内填充满应力衬垫层；形成第二绝缘层，所述第二绝缘层覆盖所述应力衬垫层、第一绝缘层和部分阱区，且所述第二绝缘层内定义出第一子栅图形；沿所述第一子栅图形，向所述阱区和半导体衬底内注入离子，于半导体衬底和阱区交界处形成第一子栅。本发明实施例形成的结型场效应管的载流子迁移率高，性能好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种结型场效应管及其形成方法。
背景技术
随着工艺节点的逐渐降低，现有技术为了减小金属氧化物半导体型场效应管(MOSFET)的短沟道效应，通常会在半导体衬底内形成应力衬垫层作为源/漏电极层，以提高MOSFET的沟道区的载流子迁移率，增强MOSFET的性能。
结型场效应管(JFET)由于器件尺寸小，具有优于MOSFET的优点，有助于半导体器件进一步朝向高密度、小型化的方向发展。然而，随着工艺节点的进一步降低，当结型场效应管的尺寸减小到一定程度时，同样存在短沟道效应的问题，所述短沟道效应会影响结型场效应管的性能，将会限制半导体技术的进一步发展。
如何提高结型场效应管的沟道区的载流子迁移率，减轻其短沟道效应成为亟需解决的问题。
更多关于结型场效应管的说明，请参考公开号为“CN1193193A”的中国专利。
发明内容
本发明解决的问题是提供一种结型场效应管及其形成方法，减小短沟道效应，提高结型场效应管的沟道区的载流子迁移率。
为解决上述问题，本发明的实施例提供一种结型场效应管的形成方法，包括：
提供半导体衬底，所述半导体衬底内具有阱区；
形成位于所述阱区表面的第一绝缘层，所述第一绝缘层具有贯穿其厚度的应力衬垫层图形；
以所述第一绝缘层为掩膜，沿所述应力衬垫层图形刻蚀所述阱区和部分厚度的半导体衬底，形成第一开口；
向所述第一开口内填充满应力衬垫层；
形成第二绝缘层，所述第二绝缘层覆盖所述应力衬垫层、第一绝缘层和部分阱区，且所述第二绝缘层定义出第一子栅图形；
沿所述第一子栅图形，向所述阱区和半导体衬底内注入离子，于半导体衬底和阱区交界处形成第一子栅。
可选地，所述应力衬垫层的材料为SiGe或SiC。
可选地，当所述应力衬垫层的材料为SiGe时，Ge的原子百分比含量小于50％；当所述应力衬垫层的材料为SiC时，C的原子百分比含量小于5％。
可选地，所述应力衬垫层的形成步骤包括：采用选择性外延工艺，形成填充满所述第一开口的应力衬垫薄膜；采用离子注入工艺向所述应力衬垫薄膜内注入离子，形成应力衬垫层。
可选地，当所述应力衬垫层的材料为SiGe时，所述选择性外延沉积工艺采用的反应气体包括：SiH4、SiH2Cl2、GeH4和H2。
可选地，所述选择性外延沉积工艺的参数范围为：温度为500-800℃，沉积腔室的压强为0.1-10Torr。
可选地，所述离子注入工艺的参数范围为：能量为30-50kev，注入的离子浓度为1E19/cm3-1E20/cm3。
可选地，向所述阱区和半导体衬底内注入离子的参数范围为：能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
可选地，所述半导体衬底的掺杂类型与所述阱区、应力衬垫层的掺杂类型相反，且与所述第一子栅的掺杂类型相同。
可选地，还包括：在所述第一子栅上方的阱区表面形成第二子栅，所述第二子栅与所述应力衬垫层表面齐平。
可选地，所述第二子栅的掺杂类型与所述第一子栅、半导体衬底的掺杂类型相同。
可选地，所述第二子栅的形成工艺为选择性外延工艺和离子注入工艺。
可选地，所述选择性外延工艺采用的反应物包括SiH2Cl2和H2。
可选地，所述选择性外延工艺的参数范围为：SiH2Cl2的流量为50-400sccm，H2的流量为10-100slm。
可选地，所述离子注入工艺的参数范围为：温度为500-900℃，能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
可选地，还包括：形成位于所述应力衬垫层和第二子栅表面的金属硅化物层。
可选地，所述金属硅化物层的材料为硅化镍或硅化钴。
可选地，所述金属硅化物层的形成工艺为选择性外延沉积工艺。
可选地，所述第二绝缘层的形成方法为：形成位于所述应力衬垫层和第一绝缘层表面的第一绝缘材料层，所述第一绝缘材料层具有第二开口图形；以所述第一绝缘材料层为掩膜去除相邻两个应力衬垫层之间的第一绝缘层，形成第二开口；在所述第二开口的侧壁形成第二绝缘材料层，所述第二绝缘材料层内具有第一子栅图形，所述第二绝缘材料层和第一绝缘层材料层共同构成第二绝缘层。
可选地，所述第二绝缘层的形成方法为：形成覆盖所述应力衬垫层和第一绝缘层表面的第三绝缘层，形成覆盖所述第三绝缘层表面的光刻胶层，所述光刻胶层具有栅极图形，以所述光刻胶层为掩膜，刻蚀所述第三绝缘层和第一绝缘层，形成第二绝缘层。
本发明的实施例还提供了一种结型场效应管，包括：
半导体衬底，所述半导体衬底内具有阱区；
位于所述阱区表面的绝缘层；
应力衬垫层，贯穿所述绝缘层和阱区，且延伸至所述半导体衬底内；
第一子栅，位于相邻两个应力衬垫层之间，且位于所述阱区和半导体衬底的交界处，所述第一子栅通过绝缘层、阱区与应力衬垫层隔离。
可选地，所述应力衬垫层的材料为SiGe或SiC。
可选地，当所述应力衬垫层的材料为SiGe时，Ge的原子百分比含量小于50％；当所述应力衬垫层的材料为SiC时，C的原子百分比含量小于5％。
可选地，所述第一子栅的底部与所述应力衬垫层的底部齐平。
可选地，所述半导体衬底的掺杂类型与所述阱区、应力衬垫层的掺杂类型相反，且与所述第一子栅的掺杂类型相同。
可选地，还包括：位于所述阱区表面、且位于所述第一子栅上方的第二子栅，所述第一子栅和第二子栅由部分阱区隔开。
可选地，所述第二子栅的表面与所述应力衬垫层的表面齐平。
可选地，所述第二子栅的掺杂类型与所述第一子栅、半导体衬底的掺杂类型相同。
可选地，还包括：位于所述应力衬垫层和第二子栅表面的金属硅化物层。
与现有技术相比，本发明的实施例具有以下优点：
以第一绝缘层为掩膜，在源/漏电极层处形成应力衬垫层，形成位于所述应力衬垫层和第一绝缘层表面的第二绝缘层，并以第二绝缘层为掩膜形成第一子栅作为栅电极层，形成工艺简单，形成的结型场效应管沟道区的应力大，沟道区的载流子迁移率高，后续形成的结型场效应管的性能好。
附图说明
图1是本发明实施例的结型场效应管的形成方法的流程示意图；
图2-图11是本发明实施例的结型场效应管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的结型场效应管的尺寸减小时，会出现短沟道效应，其沟道区的载流子迁移率降低，影响了结型场效应管的性能。
经过研究，发明人发现，现有技术提高金属氧化物半导体型场效应管(MOSFET)的方法为在半导体衬底内填充锗硅(SiGe)或碳硅(SiC)形成应力衬垫层作为源/漏电极层，提高沟道区的拉应力或压应力，以达到提高沟道区的载流子迁移率，减轻MOSFET的短沟道效应的目的。
经过进一步发现，发明人发现，减轻结型场效应管的短沟道效应，也可以采用与减轻MOSFET的短沟道效应相类似的方法，在用于形成结型场效应管的源/漏电极层处，填充掺杂的锗硅或碳硅作为应力衬垫层，以提高沟道区的拉应力或压应力，达到提高沟道区的载流子迁移率，减轻结型场效应管的短沟道效应的目的。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参考图1，本发明的实施例的结型场效应管的形成方法，包括：
步骤S101，提供半导体衬底，所述半导体衬底内具有阱区；
步骤S103，形成位于所述阱区表面的第一绝缘层，所述第一绝缘层具有贯穿其厚度的应力衬垫层图形；
步骤S105，以所述第一绝缘层为掩膜，沿所述应力衬垫层图形刻蚀所述阱区和部分厚度的半导体衬底，形成第一开口；
步骤S107，向所述第一开口内填充满应力衬垫层；
步骤S109，形成第二绝缘层，所述第二绝缘层覆盖所述应力衬垫层、第一绝缘层和部分阱区，且所述第二绝缘层定义出第一子栅图形；
步骤S111，沿所述第一子栅图形，向所述阱区和半导体衬底内注入离子，于半导体衬底和阱区交界处形成第一子栅。
具体的，请参考图2-图11，图2-图11示出了本发明的实施例的结型场效应管的形成过程的剖面结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200内具有阱区201。
所述半导体衬底200用于为后续工艺提供平台。所述半导体衬底200的材料为单晶硅。所述半导体衬底200的掺杂类型与所述阱区201的掺杂类型相反。在本发明的实施例中，后续形成的场效应管为P沟道场效应管(P-JFET)，因此，所述半导体衬底200的掺杂类型为n型。即所述半导体衬底200内掺杂有n型离子，例如磷离子、砷离子、锑离子等。
所述阱区201用于作为形成源/漏电极层和沟道区的平台。在本发明的实施例中，所述阱区201的掺杂类型为p型，即阱区201内掺杂有p型离子，例如硼离子等。
需要说明的是，在本发明的实施例的结型场效应管的形成方法，还包括：形成浅沟槽隔离结构(STI)203，所述浅沟槽隔离结构203贯穿所述阱区201厚度，并位于部分厚度的半导体衬底200内，用于隔离相邻的结型场效应管。
需要说明的是，在本发明的实施例中，后续形成的场效应管还可以为n沟道的场效应管(n-JFET)，即所述半导体衬底200的掺杂类型为p型，所述阱区201的掺杂类型为n型。
请参考图3，形成位于所述阱区201表面的第一绝缘层205，所述第一绝缘层205具有贯穿其厚度的应力衬垫层图形206。
所述第一绝缘层205用于作为后续形成应力衬垫层时的掩膜，保护阱区201不受损坏。所述第一绝缘层205的形成工艺为物理或化学气相沉积工艺，所述第一绝缘层205的材料为氧化硅等绝缘材料，在此不再赘述。
考虑到本发明实施例的应力衬垫层主要形成在源/漏电极层处，因此所述第一绝缘层205内至少具有两个应力衬垫层图形206，分别定义出源/漏电极层的位置，即两个应力衬垫层的位置。
请参考图4，以所述第一绝缘层205为掩膜，沿所述应力衬垫层图形刻蚀所述阱区201和部分厚度的半导体衬底200，形成第一开口207。
所述第一开口207用于后续填充锗硅(SiGe)薄膜或碳硅(SiC)薄膜形成应力衬垫层。所述第一开口207的形成工艺为干法刻蚀工艺，由于采用干法刻蚀工艺形成第一开口207的工艺已为本领域技术人员所熟知，在此不再赘述。
请参考图5，向所述第一开口内填充满应力衬垫层209。
所述应力衬垫层209的掺杂类型与所述半导体衬底200的掺杂类型相反，与所述阱区201的掺杂类型相同，用于作为后续的源/漏电极层(未标示)。所述应力衬垫层209的材料为锗硅(SiGe)或碳硅(SiC)。所述锗硅(SiGe)或碳硅(SiC)与硅具有相同的结构，但具有不同的晶格常数，可以引起与应力衬垫层209相邻的硅内部产生拉应力或压应力，即在结型场效应管的沟道区提供较大的拉应力或压应力，以提高后续形成的结型场效应管沟道区的载流子迁移率，减轻小尺寸的结型场效应管的短沟道效应。在本发明的实施例中，所述结型场效应管为p沟道结型场效应管(p-JFET)，所述应力衬垫层209的材料为锗硅(SiGe)，所述应力衬垫层209的掺杂类型为p型，即掺杂有p型离子。
发明人发现，当所述应力衬垫层的材料为SiGe时，Ge的原子百分比含量小于50％时，后续形成的p沟道结型场效应管(p-JFET)沟道区的应力大，载流子的迁移率高，短沟道效应不明显。
所述应力衬垫层209的形成工艺为沉积工艺和离子注入工艺。在本发明的实施例中，所述应力衬垫层209的形成工艺选择性外延沉积工艺(selectiveepitaxy)和离子注入工艺。其中，所述选择性外延沉积工艺采用的反应气体包括：SiH4、SiH2Cl2、GeH4和H2，所述选择性外延沉积工艺的参数范围为：温度为500-800℃，沉积腔室的压强为0.1-10Torr时，形成的应力衬垫层209的质量好。所述离子注入工艺的工艺参数范围为：能量为30-50kev，注入的离子浓度为1E19/cm3-1E20/cm3。
需要说明的是，在本发明的其他实施例中，当所述结型场效应管为n沟道结型场效应管(n-JFET)时，所述应力衬垫层209的材料为碳硅(SiC)。并且，当所述应力衬垫层的材料为SiC时，C的原子百分比含量小于5％时，后续形成的n沟道结型场效应管(n-JFET)的沟道区的应力大，载流子的迁移率高，短沟道效应不明显。
请参考图6，形成位于所述应力衬垫层209和第一绝缘层205表面的第一绝缘材料层211，所述第一绝缘材料层211具有第二开口图形(未标示)，以所述第一绝缘材料层211为掩膜去除相邻两个应力衬垫层209之间的第一绝缘层205，形成第二开口212。
所述第一绝缘材料层211所述第一绝缘材料层具有第二开口图形(未标示)，暴露出相邻两个应力衬垫层209之间的第一绝缘层205，用于作为掩膜去除相邻两个应力衬垫层209之间的第一绝缘层205，以利于后续形成栅电极层。所述第一绝缘材料层211的材料为绝缘材料，例如氧化硅。所述第一绝缘材料层211的形成工艺为沉积工艺，例如物理或化学气相沉积，在此不再赘述。
需要说明的是，本发明的实施例中，去除的相邻两个应力衬垫层209之间的第一绝缘层205，指的是结型场效应管对应的源/漏电极层之间区域的第一绝缘层205，用于后续形成栅电极层。
请参考图7，在所述第二开口的侧壁形成第二绝缘材料层213，所述第二绝缘材料层213内具有第一子栅图形215。
所述第二绝缘材料层213用于后续作为掩膜形成第一子栅。所述第二绝缘材料层213的材料为绝缘材料。在本发明的实施例中，所述第一绝缘材料层211和第二绝缘材料层213共同构成第二绝缘层，所述第二绝缘材料层213的材料与所述第一绝缘材料层211的材料相同，为氧化硅。所述第二绝缘材料层213的形成工艺为氧化沉积工艺(oxidation)或者在所述第二开口内填充满第二绝缘薄膜(未标示)，采用光刻技术定义出第一子栅图形，然后以光刻胶层为掩膜，采用刻蚀工艺刻蚀所述第二绝缘薄膜，形成第二绝缘材料层213，所述第二绝缘材料层213内具有第一子栅图形215。
需要说明的是，在本发明的其他实施例中，还可以形成覆盖所述应力衬垫层209和第一绝缘层205表面的第三绝缘层(未图示)，形成覆盖所述第三绝缘层表面的光刻胶层，所述光刻胶层具有栅极图形(未图示)，然后以所述光刻胶层为掩膜，采用刻蚀工艺刻蚀所述第三绝缘层和第一绝缘层205，形成第二绝缘层，所述第二绝缘层具有暴露出阱区201的第一子栅图形215，以利于后续形成栅电极层。
请参考图8，沿所述第一子栅图形215，向所述阱区201和半导体衬底200内注入离子，于半导体衬底200和阱区201交界处形成第一子栅217。
所述第一子栅217底部与所述应力衬垫层209的底部齐平，用于后续和第二子栅共同构成栅电极层。所述第一子栅217的掺杂类型与所述半导体衬底200的掺杂类型相同，与所述阱区201和应力衬垫层209的掺杂类型相反。
为了将离子注入至阱区201和半导体衬底的交界处，向所述阱区和半导体衬底内注入离子的参数范围为：能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
在本发明的实施例中，所述第一子栅217的掺杂类型为n型，向所述阱区201和半导体衬底200内注入n型离子，注入n型离子时的工艺参数为：能量为45kev，注入的n型离子的剂量为3.0E16/cm2。
需要说明的是，在本发明的其他实施例中，结型场效应管中也可以仅形成第一子栅217，用于作为栅电极层。
请参考图9，在所述第一子栅图形215内的阱区201表面形成第二子栅219，所述第二子栅219与所述应力衬垫层209齐平。
所述第二子栅219和第一子栅217之间由部分阱区201隔开，所述第二子栅219和第一子栅217共同构成栅电极层。位于所述第二子栅219和第一子栅217之间的部分阱区201即为沟道区，后续形成的结型场效应管的类型由沟道区离子的掺杂类型所决定。
所述第二子栅219的掺杂类型和所述第一子栅217的掺杂类型相同，在本发明的实施例中，所述第二子栅219的掺杂类型为n型。需要说明的是，在本发明的其他实施例中，后续形成的结型场效应管为n沟道结型场效应管时，所述第一子栅217和第二子栅219的掺杂类型为p型。
所述第二子栅219的材料与所述第一子栅219的材料相同，例如硅。所述第二子栅219的形成工艺为选择性外延沉积工艺和离子注入工艺。具体过程为：采用选择性外延沉积工艺在第一子栅图形215内形成硅薄膜，所述硅薄膜的表面与应力衬垫层209的表面齐平；采用离子注入工艺向所述硅薄膜内掺杂离子。例如，在本发明的实施例中，为了形成p沟道结型场效应管，所述采用离子注入工艺向所述硅薄膜内掺杂离子为n型离子。
其中，所述选择性外延沉积工艺采用的反应物包括SiH2Cl2和H2，所述选择性外延沉积工艺的参数范围为：SiH2Cl2的流量为50-400sccm，H2的流量为10-100slm。所述离子注入工艺的参数范围为：温度为500-900℃，能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
请参考图10，刻蚀所述第二绝缘层形成第三开口221，所述第三开口221暴露出应力衬垫层209。
考虑到用作源/漏电极层的应力衬垫层209和栅电极层后续会跟导电插塞电连接，用于外接电压，实现结型场效应管的工作，需要形成第三开口221，暴露出应力衬垫层209，用于电连接导电插塞。
所述第三开口221的形成工艺为刻蚀工艺，例如干法刻蚀。由于采用干法刻蚀工艺刻蚀第二绝缘层形成第三开口221的工艺，已为本领域技术人员所熟知，在此不再赘述。
请参考图11，向所述第三开口和第一子栅图形内形成金属硅化物层223，所述金属硅化物层223位于所述应力衬垫层209和第二子栅219表面。
考虑到用作形成栅电极层的第二子栅219、用作形成源/漏电极层的应力衬垫层209直接和导电插塞相连，会存在接触电阻过大的问题，因此首先在所述应力衬垫层209和第二子栅219表面形成金属硅化物层223，用于减小栅电极层、源/漏电极层与导电插塞间的接触电阻。
所述金属硅化物层223的材料为硅化镍或硅化钴。所述金属硅化物层223的形成工艺为自对准工艺或选择性外延沉积工艺，形成的金属硅化物层223的质量好，接触电阻小。
上述步骤完成后，本发明实施例的结型场效应管的制作完成。由于在源/漏电极层所在的区域形成了应力衬垫层，增加了沟道区的拉应力或压应力，提高了载流子迁移率，结型场效应管的短沟道效应得到有效缓解，形成的结型场效应管的性能好。
相应的，请继续参考图11，本发明的实施例还提高了一种结型场效应管，包括：
半导体衬底200，所述半导体衬底200内具有阱区201；
位于所述阱区201表面的绝缘层(未标示)；
应力衬垫层209，贯穿所述绝缘层和阱区201，且延伸至所述半导体衬底200内；
第一子栅217，位于相邻两个应力衬垫层209之间，且位于所述阱区201和半导体衬底200的交界处，所述第一子栅217通过绝缘层、阱区201与应力衬垫层209隔离。
其中，所述半导体衬底200用于为后续工艺提供平台，所述半导体衬底200的材料为单晶硅；所述阱区201用于作为形成源/漏电极层和沟道区的平台；所述应力衬垫层209形成在结型场效应管的源/漏电极层处，所述应力衬垫层209的材料为锗硅(SiGe)或碳硅(SiC)，当所述应力衬垫层209的材料为SiGe时，Ge的原子百分比含量小于50％；当所述应力衬垫层209的材料为SiC时，C的原子百分比含量小于5％，用于在结型场效应管的沟道区提供较大的拉应力或压应力，以提高后续形成的结型场效应管沟道区的载流子迁移率，减轻小尺寸的结型场效应管的短沟道效应；所述第一子栅217用于作为结型场效应管的栅电极层，所述第一子栅217的底部与所述应力衬垫层209的底部齐平。
所述半导体衬底200的掺杂类型与所述阱区201、应力衬垫层209的掺杂类型相反，且与所述第一子栅217的掺杂类型相同。在本发明的实施例中，所述半导体衬底200、第一子栅217的掺杂类型为n型，所述阱区201、应力衬垫层209的掺杂类型为p型，形成的结型场效应管为p沟道结型场效应管。
需要说明的是，在本发明的其他实施例中，所述半导体衬底200、第一子栅217的掺杂类型为p型，所述阱区201、应力衬垫层209的掺杂类型为n型，形成的结型场效应管为n沟道结型场效应管。
在本发明的实施例中，结型场效应管还包括：位于所述阱区201表面、且位于所述第一子栅217上方的第二子栅219，所述第一子栅217和第二子栅219由部分阱区201隔开。所述第一子栅217和第二子栅219共同构成栅电极层，所述第二子栅219的掺杂类型与所述第一子栅217、半导体衬底200的掺杂类型相同，结型场效应管的性能更好。
为了使后续形成的结型场效应管的性能好，又不增大结型场效应管的尺寸，本发明实施例中，所述第二子栅219的表面与所述应力衬垫层209的表面齐平。
进一步的，考虑到后续结型场效应管通过导电插塞和外围金属线电连接时，如果导电插塞和栅电极层、源/漏电极层界面处的接触电阻大，即导电插塞和第二子栅219、应力衬垫层209界面处的接触电阻大，会影响结型场效应管的性能，例如响应速度等，本发明实施例的结型场效应管还包括：位于所述应力衬垫层209和第二子栅219表面的金属硅化物层223，所述金属硅化物层223的材料为硅化镍或硅化钴，以降低导电插塞和第二子栅219、应力衬垫层209界面处的接触电阻。
本发明实施例的结型场效应管，由于源/漏电极层处形成有应力衬垫层，所述应力衬垫层为结型场效应管的沟道区提供了较大的拉应力或压应力，提高了结型场效应管的沟道区的载流子迁移率，提高了结型场效应管的性能，并且本发明实施例的结型场效应管，包括第一子栅和第二子栅，所述第一子栅和第二子栅共同构成栅电极层，进一步提高了结型场效应管的性能。
综上，以第一绝缘层为掩膜，在源/漏电极层处形成应力衬垫层，形成位于所述应力衬垫层和第一绝缘层表面的第二绝缘层，并以第二绝缘层为掩膜形成第一子栅作为栅电极层，形成工艺简单，形成的结型场效应管沟道区的应力大，沟道区的载流子迁移率高，后续形成的结型场效应管的性能好。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (28)
1.一种结型场效应管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内具有阱区；
形成位于所述阱区表面的第一绝缘层，所述第一绝缘层具有贯穿其厚度的应力衬垫层图形；
以所述第一绝缘层为掩膜，沿所述应力衬垫层图形刻蚀所述阱区和部分厚度的半导体衬底，形成第一开口；
向所述第一开口内填充满应力衬垫层；
形成第二绝缘层，所述第二绝缘层覆盖所述应力衬垫层、第一绝缘层和部分阱区，且所述第二绝缘层定义出第一子栅图形；
沿所述第一子栅图形，向所述阱区和半导体衬底内注入离子，于半导体衬底和阱区交界处形成第一子栅。
2.如权利要求1所述的结型场效应管的形成方法，其特征在于，所述应力衬垫层的材料为SiGe或SiC。
3.如权利要求1所述的结型场效应管的形成方法，其特征在于，当所述应力衬垫层的材料为SiGe时，Ge的原子百分比含量小于50％；当所述应力衬垫层的材料为SiC时，C的原子百分比含量小于5％。
4.如权利要求1所述的结型场效应管的形成方法，其特征在于，所述应力衬垫层的形成步骤包括：采用选择性外延工艺，形成填充满所述第一开口的应力衬垫薄膜；采用离子注入工艺向所述应力衬垫薄膜内注入离子，形成应力衬垫层。
5.如权利要求4所述的结型场效应管的形成方法，其特征在于，当所述应力衬垫层的材料为SiGe时，所述选择性外延沉积工艺采用的反应气体包括：SiH4、SiH2Cl2、GeH4和H2。
6.如权利要求4所述的结型场效应管的形成方法，其特征在于，所述选择性外延沉积工艺的参数范围为：温度为500-800℃，沉积腔室的压强为0.1-10Torr。
7.如权利要求4所述的结型场效应管的形成方法，其特征在于，所述离子注入工艺的参数范围为：能量为30-50kev，注入的离子浓度为1E19/cm3-1E20/cm3。
8.如权利要求1所述的结型场效应管的形成方法，其特征在于，向所述阱区和半导体衬底内注入离子的参数范围为：能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
9.如权利要求1所述的结型场效应管的形成方法，其特征在于，所述半导体衬底的掺杂类型与所述阱区、应力衬垫层的掺杂类型相反，且与所述第一子栅的掺杂类型相同。
10.如权利要求1所述的结型场效应管的形成方法，其特征在于，还包括：在所述第一子栅上方的阱区表面形成第二子栅，所述第二子栅与所述应力衬垫层表面齐平。
11.如权利要求10所述的结型场效应管的形成方法，其特征在于，所述第二子栅的掺杂类型与所述第一子栅、半导体衬底的掺杂类型相同。
12.如权利要求10所述的结型场效应管的形成方法，其特征在于，所述第二子栅的形成工艺为选择性外延工艺和离子注入工艺。
13.如权利要求12所述的结型场效应管的形成方法，其特征在于，所述选择性外延工艺采用的反应物包括SiH2Cl2和H2。
14.如权利要求12所述的结型场效应管的形成方法，其特征在于，所述选择性外延工艺的参数范围为：SiH2Cl2的流量为50-400sccm，H2的流量为10-100slm。
15.如权利要求12所述的结型场效应管的形成方法，其特征在于，所述离子注入工艺的参数范围为：温度为500-900℃，能量为30-50kev，注入离子的剂量为0.5-6.0E16/cm2。
16.如权利要求10所述的结型场效应管的形成方法，其特征在于，还包括：形成位于所述应力衬垫层和第二子栅表面的金属硅化物层。
17.如权利要求16所述的结型场效应管的形成方法，其特征在于，所述金属硅化物层的材料为硅化镍或硅化钴。
18.如权利要求16所述的结型场效应管的形成方法，其特征在于，所述金属硅化物层的形成工艺为选择性外延沉积工艺。
19.如权利要求1所述的结型场效应管的形成方法，其特征在于，所述第二绝缘层的形成方法为：形成位于所述应力衬垫层和第一绝缘层表面的第一绝缘材料层，所述第一绝缘材料层具有第二开口图形；以所述第一绝缘材料层为掩膜去除相邻两个应力衬垫层之间的第一绝缘层，形成第二开口；在所述第二开口的侧壁形成第二绝缘材料层，所述第二绝缘材料层内具有第一子栅图形，所述第二绝缘材料层和第一绝缘层材料层共同构成第二绝缘层。
20.如权利要求1所述的结型场效应管的形成方法，其特征在于，所述第二绝缘层的形成方法为：形成覆盖所述应力衬垫层和第一绝缘层表面的第三绝缘层，形成覆盖所述第三绝缘层表面的光刻胶层，所述光刻胶层具有栅极图形，以所述光刻胶层为掩膜，刻蚀所述第三绝缘层和第一绝缘层，形成第二绝缘层。
21.一种结型场效应管，包括：
半导体衬底，所述半导体衬底内具有阱区；
位于所述阱区表面的绝缘层；
应力衬垫层，贯穿所述绝缘层和阱区，且延伸至所述半导体衬底内；
第一子栅，位于相邻两个应力衬垫层之间，且位于所述阱区和半导体衬底的交界处，所述第一子栅通过绝缘层、阱区与应力衬垫层隔离，并且，所述第一子栅的底部与所述应力衬垫层的底部齐平。
22.如权利要求21所述的结型场效应管，其特征在于，应力衬垫层的材料为SiGe或SiC。
23.如权利要求22所述的结型场效应管，其特征在于，当所述应力衬垫层的材料为SiGe时，Ge的原子百分比含量小于50％；当所述应力衬垫层的材料为SiC时，C的原子百分比含量小于5％。
24.如权利要求21所述的结型场效应管，其特征在于，所述半导体衬底的掺杂类型与所述阱区、应力衬垫层的掺杂类型相反，且与所述第一子栅的掺杂类型相同。
25.如权利要求21所述的结型场效应管，其特征在于，还包括：位于所述阱区表面、且位于所述第一子栅上方的第二子栅，所述第一子栅和第二子栅由部分阱区隔开。
26.如权利要求25所述的结型场效应管，其特征在于，所述第二子栅的表面与所述应力衬垫层的表面齐平。
27.如权利要求25所述的结型场效应管，其特征在于，所述第二子栅的掺杂类型与所述第一子栅、半导体衬底的掺杂类型相同。
28.如权利要求25所述的结型场效应管，其特征在于，还包括：位于所述应力衬垫层和第二子栅表面的金属硅化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110453500.7A CN103187308B (zh) | 2011-12-29 | 2011-12-29 | 结型场效应管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110453500.7A CN103187308B (zh) | 2011-12-29 | 2011-12-29 | 结型场效应管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187308A CN103187308A (zh) | 2013-07-03 |
| CN103187308B true CN103187308B (zh) | 2015-06-03 |
Family
ID=48678411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110453500.7A Active CN103187308B (zh) | 2011-12-29 | 2011-12-29 | 结型场效应管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187308B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714777A (en) * | 1997-02-19 | 1998-02-03 | International Business Machines Corporation | Si/SiGe vertical junction field effect transistor |
| CN101467265A (zh) * | 2006-06-09 | 2009-06-24 | 帝斯曼方案公司 | 自对准栅极结型场效应晶体管结构和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842592B2 (en) * | 2007-06-08 | 2010-11-30 | International Business Machines Corporation | Channel strain engineering in field-effect-transistor |
-
2011
- 2011-12-29 CN CN201110453500.7A patent/CN103187308B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714777A (en) * | 1997-02-19 | 1998-02-03 | International Business Machines Corporation | Si/SiGe vertical junction field effect transistor |
| CN101467265A (zh) * | 2006-06-09 | 2009-06-24 | 帝斯曼方案公司 | 自对准栅极结型场效应晶体管结构和方法 |
Non-Patent Citations (1)
| Title |
|---|
| 上海市经济和信息化委员会.半导体技术发展趋势的分析研究.《2011年上海集成电路产业发展研究报告》.2011,161-163. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187308A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104217953A (zh) | Pmos晶体管及其制作方法 | |
| US20130292774A1 (en) | Method for forming a semiconductor device having raised drain and source regions and corresponding semiconductor device | |
| CN109427582B (zh) | 半导体结构及其形成方法 | |
| CN107924941B (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| US20110127614A1 (en) | Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material | |
| CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| CN105280492A (zh) | 半导体结构的形成方法 | |
| CN103681502B (zh) | Cmos晶体管的形成方法 | |
| CN102800594B (zh) | Pmos管的制作方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103295899B (zh) | FinFET器件制造方法 | |
| CN105529268A (zh) | 晶体管及其形成方法 | |
| CN103871887A (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN104900519A (zh) | 晶体管的形成方法 | |
| CN103187308B (zh) | 结型场效应管及其形成方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN102479711B (zh) | Pmos晶体管的形成方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN103972173A (zh) | Cmos晶体管的形成方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN105742282A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |