CN103187256B - 金属栅极的形成方法 - Google Patents

金属栅极的形成方法 Download PDF

Info

Publication number
CN103187256B
CN103187256B CN201110454114.XA CN201110454114A CN103187256B CN 103187256 B CN103187256 B CN 103187256B CN 201110454114 A CN201110454114 A CN 201110454114A CN 103187256 B CN103187256 B CN 103187256B
Authority
CN
China
Prior art keywords
metal gates
alternative gate
layer
formation method
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110454114.XA
Other languages
English (en)
Other versions
CN103187256A (zh
Inventor
倪景华
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110454114.XA priority Critical patent/CN103187256B/zh
Publication of CN103187256A publication Critical patent/CN103187256A/zh
Application granted granted Critical
Publication of CN103187256B publication Critical patent/CN103187256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种金属栅极的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有替代栅,所述替代栅的表面和侧壁以及半导体衬底表面形成有刻蚀停止层;在刻蚀停止层表面形成有机抗反射涂层,有机抗反射涂层的表面高于替代栅的表面;刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅;去除剩余的抗反射涂层;形成覆盖刻蚀停止层表面以及替代栅的介质层,所述介质层表面与替代栅表面平齐;去除所述替代栅,形成凹槽,在凹槽内填充满金属,形成金属栅极。本发明实施例的方法能有效的控制金属栅极的形成高度。

Description

金属栅极的形成方法
技术领域
本发明涉及半导体制作领域,特别涉及一种金属栅极的形成方法。
背景技术
随着集成电路制造技术的不断发展,MOS晶体管的特征尺寸也越来越小,为了降低MOS晶体管栅极的寄生电容,提高器件速度,高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响,所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
图1~图3为现有采用“后栅(gate last)”工艺制作金属栅极的剖面结构示意图。
参考图1,提供半导体衬底100,所述半导体衬底100上形成有替代栅结构,所述替代栅结构包括位于半导体衬底100上的栅介质层103和位于栅介质层103上的替代栅102;在半导体衬底100上形成覆盖所述替代栅结构的刻蚀停止层104(CESL,contact etch stop layer);在刻蚀停止层104表面形成介质层105。
所述刻蚀停止层104的材料为压应力氮化硅(compressive SiN)或拉应力氮化硅(tensile SiN),当待形成的金属栅极为NMOS晶体管的金属栅极时,所述刻蚀停止层104的材料为拉应力的氮化硅;当待形成的金属栅极为PMOS晶体管的金属栅极时,所述刻蚀停止层104的材料为压应力的氮化硅。
参考图2,化学机械研磨所述介质层105和刻蚀停止层104,以替代栅102的表面为停止层,使介质层105和刻蚀停止层104的表面与替代栅102表面平齐。
参考图3,去除所述替代栅102(图2所示),形成凹槽(图中未示出);在所述凹槽内填充满金属层(图中未示出),化学机械研磨所述金属层,以介质层105为停止层,形成金属栅极106。
更多关于金属栅极的形成方法请参考公开号为US2002/0064964A1的美国专利。
现有金属栅极的形成方法,在以替代栅102的表面为停止层,化学机械研磨所述介质层105和刻蚀停止层104时,容易对刻蚀停止层104和介质层105造成过研磨,影响后续形成的金属栅极的高度。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法,能有效的控制金属栅极的形成高度。
为解决上述问题,本发明提供一种金属栅极的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有替代栅,所述替代栅的表面和侧壁以及半导体衬底表面形成有刻蚀停止层;
在刻蚀停止层表面形成有机抗反射涂层,有机抗反射涂层的表面高于替代栅的表面;
刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅;
去除剩余的有机抗反射涂层;
形成覆盖刻蚀停止层表面以及替代栅的介质层,所述介质层表面与替代栅表面平齐;
去除所述替代栅,形成凹槽,在凹槽内填充满金属,形成金属栅极。
可选的,所述形成有机抗反射涂层采用旋涂工艺。
可选的,所述刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层采用干法刻蚀工艺。
可选的,所述干法刻蚀工艺的压力为3~100mtorr,采用的气体为CH2F2、CH3F和O2的混合气体,混合气体的流量为5~300sccm。
可选的,所述暴露的替代栅的高度为替代栅总高度的1/10~9/10。
可选的,所述介质层的形成方法为:采用沉积工艺形成覆盖刻蚀停止层表面以及替代栅的介质层;化学机械研磨所述介质层,以替代栅表面作为停止层,使介质层的表面与替代栅表面平齐。
可选的,所述去除剩余的抗反射涂层的工艺为灰化工艺。
可选的,所述灰化工艺采用的气体为氧气。
可选的,所述刻蚀停止层的材料为压应力氮化硅或拉应力的氮化硅。
可选的,所述替代栅和半导体衬底之间还形成有栅介质层。
可选的,所述栅介质层的材料为氧化硅、氮氧化硅或高K介质材料。
可选的,所述金属栅极的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
可选的,所述在形成金属栅极之前,还包括步骤:在凹槽的侧壁和底部形成扩散阻挡层。
可选的,所述扩散阻挡层的材料为TiN或TaN。
可选的,在所述扩散阻挡层表面形成功能层。
可选的,所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种。
与现有技术相比,本发明技术方案具有以下优点:
刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅,后续在以替代栅表面为停止层,化学机械研磨形成与替代栅表面平齐的介质层时,相比于现有技术需调节替代栅、介质层和刻蚀停止层三者之间的研磨比,由于减少了对刻蚀停止层的研磨,能很方便的调节替代栅与介质层的两者之间研磨比,不会形成介质层的过刻蚀,能很好的控制替代栅的高度,去除替代栅形成金属栅极时,有效的控制金属栅极的形成高度;
进一步,形成所述有机抗反射涂层的工艺为旋涂工艺,由于有机抗反射涂层具有很好的流动性和填孔能力,因此形成的有机抗反射涂层具有较均匀的表面,在干法刻蚀所述有机抗反射涂层和刻蚀停止层时,使替代栅表面的刻蚀停止层能均匀的暴露,在干法刻蚀所述刻蚀停止层时,使得替代栅两侧的剩余刻蚀停止层的高度保持一致;有机抗反射涂层和刻蚀停止层是同时刻蚀的,形成表面均匀的有机抗反射涂层,在刻蚀过程中,使得替代栅两侧的剩余有机抗反射涂层的高度保持一致,保护剩余刻蚀停止层的侧面不会被过刻蚀,保证替代栅两侧的剩余刻蚀停止层的宽度保持一致,另外,后续采用灰化工艺可以很方便的去除剩余的有机抗反射涂层,不会对刻蚀停止层和替代栅造成损害。
附图说明
图1~图3为现有技术形成金属栅极的剖面结构示意图;
图4为本发明实施例金属栅极形成方法的流程示意图;
图5~图12为本发明实施例金属栅极形成过程的剖面结构示意图。
具体实施方式
发明人在现有制作金属栅极的过程中发现,在以替代栅的表面为停止层,化学机械研磨所述介质层和刻蚀停止层,化学机械研磨时,对介质层、刻蚀停止层、替代栅三者之间的研磨选择比很难控制1∶1∶1,容易对刻蚀停止层和介质层造成过研磨,刻蚀停止层的过研磨影响替代栅的高度,后续去除替代栅形成金属栅极时,影响金属栅极的高度,不利于金属栅极高度的控制,介质层的过研磨会在介质层中造成凹陷,在以介质层为停止层,化学机械研磨所述金属层形成金属栅极时,易在介质层表面形成金属的残留,影响器件的稳定性。
为解决上述问题,发明人提出一种金属栅极的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有替代栅,所述替代栅的表面和侧壁以及半导体衬底表面形成有刻蚀停止层;在刻蚀停止层表面形成有机抗反射涂层,有机抗反射涂层的表面高于替代栅的表面;刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅;去除剩余的抗反射涂层;形成覆盖刻蚀停止层表面以及替代栅的介质层,所述介质层表面与替代栅表面平齐;去除所述替代栅,形成凹槽,在凹槽内填充满金属,形成金属栅极。本发明的方法,能有效的控制金属栅极的形成高度。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
参考图4,图4为本发明实施例金属栅极形成方法的流程示意图,包括:
步骤S201,提供半导体衬底,所述半导体衬底上形成有替代栅结构,所述替代栅结构包括位于半导体衬底表面的栅介质层和位于栅介质层上的替代栅;
步骤S202,在所述替代栅结构的表面和侧壁以及半导体衬底表面形成刻蚀停止层;
步骤S203,在刻蚀停止层表面形成有机抗反射涂层,有机抗反射涂层的表面高于替代栅的表面;
步骤S204,刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅;
步骤S205,去除剩余的有机抗反射涂层;
步骤S206,形成覆盖刻蚀停止层表面以及替代栅的介质层,所述介质层表面与替代栅表面平齐;
步骤S207,去除所述替代栅,形成凹槽,在凹槽内填充满金属,形成金属栅极。
图5~图12为本发明实施例金属栅极形成过程的剖面结构示意图。
参考图5,提供半导体衬底300,所述半导体衬底300上形成有替代栅结构30,所述替代栅结构30包括位于半导体衬底300表面的栅介质层301和位于栅介质层301上的替代栅302。
所述半导体衬底300为硅衬底、硅锗衬底、锗衬底其中的一种,所述半导体衬底300表面还可以形成若干外延层或应变硅层以提高半导体器件的电学性能。所述半导体衬底300还可以根据设计需求注入一定的掺杂离子以改变电学参数。在所述半导体衬底300内还形成有浅沟槽隔离结构(图中未示出),所述浅沟槽隔离结构用于隔离不同的晶体管,防止不同晶体管之间电学连接,所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。
所述替代栅302的材料为多晶硅,去除替代栅302后用于形成金属栅极,本发明实施例中形成的所述金属栅极可以为NMOS晶体管的金属栅极也可以为PMOS晶体管的金属栅极。
所述栅介质层301的材料为氧化硅、氮氧化硅,所述栅介质层301的材料也可以为氧化铪(HfO2)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)等高K介质材料。所述栅介质层301为高K介质材料的单层结构,所述栅介质层301也可以为氧化硅或氮氧化硅与高K介质材料的双层结构。
所述替代栅结构30的侧壁还形成有侧墙(图中未示出),所述侧墙包括偏移侧墙和位于偏移侧墙表面的主侧墙,后续在形成刻蚀停止层前,需去除偏移侧墙表面的主侧墙。
所述半导体衬底300内还形成有以替代栅结构30和偏移侧墙为掩膜,采用离子注入工艺在替代栅结构30和偏移侧墙两侧的半导体衬底300内形成的轻掺杂区(图中未示出),以及以替代栅结构30和主侧墙为掩膜,采用离子注入工艺在替代栅结构30和主侧墙两侧的半导体衬底300内形成的重掺杂区(图中未示出),所述重掺杂区的深度大于轻掺杂区的深度,重掺杂区和轻掺杂区构成晶体管的源/漏区。
参考图6,在所述替代栅结构30的表面和侧壁以及半导体衬底300表面形成刻蚀停止层303。
所述刻蚀停止层303(CESL,contact etch stop layer)为应力层,用以在晶体管的沟道区施加应力,提高沟道区载流子的迁移率,提高晶体管的性能。所述刻蚀停止层303的材料为压应力氮化硅(compressive SiN)或拉应力氮化硅(tensile SiN),当待形成的金属栅极为NMOS晶体管的金属栅极时,所述刻蚀停止层303的材料为拉应力的氮化硅;当待形成的金属栅极为PMOS晶体管的金属栅极时,所述刻蚀停止层303的材料为压应力的氮化硅。
形成所述刻蚀停止层303的工艺为化学气相沉积工艺(CVD),在形成刻蚀停止层303之前,还包括步骤:去除偏移侧墙表面的主侧墙,以提高刻蚀停止层303施加在沟道区的应力。
参考图7,在刻蚀停止层303表面形成有机抗反射涂层304,有机抗反射涂层304的表面高于替代栅302的表面。
有机抗反射涂层304作为后续去除部分厚度的刻蚀停止层303时的保护层,使得在替代栅结构30侧壁形成一定高度的刻蚀停止层时,刻蚀过程不会对刻蚀停止层表面造成过刻蚀,不会使替代栅结构30侧壁的剩余的刻蚀停止层的厚度减小,影响器件的稳定性。形成所述有机抗反射涂层304的工艺为旋涂工艺,由于有机抗反射涂层具有很好的流动性和填孔能力,因此形成的有机抗反射涂层304具有较均匀的表面,后续在干法刻蚀所述有机抗反射涂层304和刻蚀停止层303时,使替代栅302表面的刻蚀停止层303能均匀的暴露,在刻蚀所述刻蚀停止层303时,使得替代栅结构30两侧的剩余刻蚀停止层303的高度保持一致;有机抗反射涂层304和刻蚀停止层303是同时刻蚀的,形成表面均匀的有机抗反射涂层304,在刻蚀过程中,使得替代栅结构30两侧的剩余有机抗反射涂层304的高度保持一致,保护剩余刻蚀停止层303的侧面不会被过刻蚀,保证替代栅结构30两侧的剩余刻蚀停止层303的宽度保持一致。另外,采用有机抗反射涂层304作为保护层,后续采用灰化工艺可以很方便的去除剩余的有机抗反射涂层,不会对刻蚀停止层303和替代栅302造成损害。
参考图8,刻蚀去除部分厚度的有机抗反射涂层304和刻蚀停止层303,暴露部分高度的替代栅302。
刻蚀去除所述部分厚度的有机抗反射涂层304和刻蚀停止层303为同时刻蚀,采用的工艺为干法刻蚀工艺,所述干法刻蚀工艺的压力为3~100mtorr,采用的气体为CH2F2、CH3F和O2的混合气体,混合气体的流量为5~300sccm。采用干法刻蚀有机抗反射涂层304和刻蚀停止层303时,等离子体对有机抗反射涂层304和刻蚀停止层303的刻蚀速率基本相同或等离子体对有机抗反射涂层304的刻蚀速率略大于刻蚀停止层303的刻蚀速率,由于干法刻蚀的各向同性,当等离子体对有机抗反射涂层304的刻蚀速率略大于刻蚀停止层303的刻蚀速率时,替代栅结构30两侧的剩余刻蚀停止层303的宽度的损耗忽略不计。
去除位于替代栅302的表面以及位于侧壁的部分高度的刻蚀停止层303,暴露部分高度的替代栅302,后续在以替代栅302表面为停止层,化学机械研磨形成与替代栅302表面平齐的介质层时,相比于现有技术需调节替代栅、介质层和刻蚀停止层三者之间的研磨比,由于减少了对刻蚀停止层303的研磨,能很方便的调节替代栅302与介质层的两者之间研磨比,不会形成介质层的过刻蚀,能很好的控制替代栅302的高度。
所述暴露的替代栅302的高度为替代栅302总高度的1/10~9/10,暴露的替代栅302的高度太小,即替代栅302两侧剩余的刻蚀停止层303与替代栅302的表面越接近,在研磨过程中,不利于替代栅与介质层研磨比的控制;暴露的替代栅302的高度太大,即替代栅302两侧剩余的刻蚀停止层303高度越小,这样会减小刻蚀停止层303施加在沟道区的应力。
参考图9,去除剩余的有机抗反射涂层304(图8所示)。
所述去除剩余的抗反射涂层304的工艺为灰化工艺,所述灰化工艺采用的气体为氧气。采用灰化工艺去除剩余的抗反射涂层304时,不会对替代栅302和剩余的刻蚀停止层303造成损害。
参考图10和图11,采用沉积工艺形成覆盖刻蚀停止层303表面以及替代栅302的介质层305;化学机械研磨所述介质层305,以替代栅302表面作为停止层,使介质层305的表面与替代栅302表面平齐。
本发明实施例中由于替代栅302两侧剩余的刻蚀停止层303高度小于替代栅302表面的高度,在以替代栅302表面作为停止层,化学机械研磨所述介质层305,使介质层305的表面与替代栅302表面平齐时,相比于现有技术需调节替代栅、介质层和刻蚀停止层三者之间的研磨比,由于减少了对刻蚀停止层303的研磨,能很方便的调节替代栅302与介质层305的两者之间研磨比,使两者的研磨比为1∶1,不会对介质层305造成过刻蚀,能有效的控制替代栅302的高度,后续在去除替代栅302形成金属栅极时,保证金属栅极的高度,有效的控制金属栅极的形成高度。
参考图12,去除所述替代栅302(图11所示),形成凹槽(图中未示出),在凹槽内填充满金属,形成金属栅极306。
所述金属栅极306的形成过程为:采用干法刻蚀工艺或湿法刻蚀工艺刻蚀去除所述替代栅302,形成凹槽;在所述凹槽填充满金属层(图中未示出),所述金属层覆盖介质层305表面;化学机械研磨所述金属层,以介质层305为停止层,形成金属栅极306。
形成金属栅极306时,由于只需要调节金属层与介质层305两者之间的研磨比,相比于现有技术需调节金属层、介质层和刻蚀停止层三者之间的研磨比,能很方便和有效的控制金属栅极306的高度。
所述金属栅极306的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
在形成金属栅极306之前,还包括步骤:在凹槽的侧壁和底部形成扩散阻挡层(图中未示出)。所述扩散阻挡层用于防止金属栅极306中的金属离子扩散到介质层305和栅介质层301中,影响器件的稳定性。所述扩散阻挡层的材料为TiN或TaN。
在本发明的其他实施例中,所述扩散阻挡层表面形成有功能层,用于调节晶体管的功函数。
所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种。
在本发明的其他实施例中,所述扩散阻挡层和功能层可以为同一层结构。
综上,本发明实施例提供的金属栅极的形成方法,刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅,后续在以替代栅表面为停止层,化学机械研磨形成与替代栅表面平齐的介质层时,相比于现有技术需调节替代栅、介质层和刻蚀停止层三者之间的研磨比,由于减少了对刻蚀停止层的研磨,能很方便的调节替代栅与介质层的两者之间研磨比,不会形成介质层的过刻蚀,能很好的控制替代栅的高度,去除替代栅形成金属栅极时,有效的控制金属栅极的形成高度;
进一步,形成所述有机抗反射涂层的工艺为旋涂工艺,由于有机抗反射涂层具有很好的流动性和填孔能力,因此形成的有机抗反射涂层具有较均匀的表面,在干法刻蚀所述有机抗反射涂层和刻蚀停止层时,使替代栅表面的刻蚀停止层能均匀的暴露,在干法刻蚀所述刻蚀停止层时,使得替代栅两侧的剩余刻蚀停止层的高度保持一致;有机抗反射涂层和刻蚀停止层是同时刻蚀的,形成表面均匀的有机抗反射涂层,在刻蚀过程中,使得替代栅两侧的剩余有机抗反射涂层的高度保持一致,保护剩余刻蚀停止层的侧面不会被过刻蚀,保证替代栅两侧的剩余刻蚀停止层的宽度保持一致,另外,后续采用灰化工艺可以很方便的去除剩余的有机抗反射涂层,不会对刻蚀停止层和替代栅造成损害。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (15)

1.一种金属栅极的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有替代栅,所述替代栅的表面和侧壁以及半导体衬底表面形成有刻蚀停止层;
在刻蚀停止层表面形成有机抗反射涂层,有机抗反射涂层的表面高于替代栅的表面;
刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层,暴露部分高度的替代栅,所述暴露的替代栅的高度为替代栅总高度的1/10~9/10;
去除剩余的有机抗反射涂层;
形成覆盖刻蚀停止层表面以及替代栅的介质层,所述介质层表面与替代栅表面平齐;
去除所述替代栅,形成凹槽,在凹槽内填充满金属,形成金属栅极。
2.如权利要求1所述的金属栅极的形成方法,其特征在于,所述形成有机抗反射涂层采用旋涂工艺。
3.如权利要求1所述的金属栅极的形成方法,其特征在于,所述刻蚀去除部分厚度的有机抗反射涂层和刻蚀停止层采用干法刻蚀工艺。
4.如权利要求3所述的金属栅极的形成方法,其特征在于,所述干法刻蚀工艺的压力为3~100mtorr,采用的气体为CH2F2、CH3F和O2的混合气体,混合气体的流量为5~300sccm。
5.如权利要求1所述的金属栅极的形成方法,其特征在于,所述介质层的形成方法为:采用沉积工艺形成覆盖刻蚀停止层表面以及替代栅的介质层;化学机械研磨所述介质层,以替代栅表面作为停止层,使介质层的表面与替代栅表面平齐。
6.如权利要求1所述的金属栅极的形成方法,其特征在于,所述去除剩余的抗反射涂层的工艺为灰化工艺。
7.如权利要求6所述的金属栅极的形成方法,其特征在于,所述灰化工艺采用的气体为氧气。
8.如权利要求1所述的金属栅极的形成方法,其特征在于,所述刻蚀停止层的材料为压应力氮化硅或拉应力的氮化硅。
9.如权利要求1所述的金属栅极的形成方法,其特征在于,所述替代栅和半导体衬底之间还形成有栅介质层。
10.如权利要求9所述的金属栅极的形成方法,其特征在于,所述栅介质层的材料为氧化硅、氮氧化硅或高K介质材料。
11.如权利要求1所述的金属栅极的形成方法,其特征在于,所述金属栅极的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
12.如权利要求1所述的金属栅极的形成方法,其特征在于,在所述形成金属栅极之前,还包括步骤:在凹槽的侧壁和底部形成扩散阻挡层。
13.如权利要求12所述的金属栅极的形成方法,其特征在于,所述扩散阻挡层的材料为TiN或TaN。
14.如权利要求12所述的金属栅极的形成方法,其特征在于,在所述扩散阻挡层表面形成功能层。
15.如权利要求14所述的金属栅极的形成方法,其特征在于,所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种。
CN201110454114.XA 2011-12-29 2011-12-29 金属栅极的形成方法 Active CN103187256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110454114.XA CN103187256B (zh) 2011-12-29 2011-12-29 金属栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110454114.XA CN103187256B (zh) 2011-12-29 2011-12-29 金属栅极的形成方法

Publications (2)

Publication Number Publication Date
CN103187256A CN103187256A (zh) 2013-07-03
CN103187256B true CN103187256B (zh) 2015-07-08

Family

ID=48678366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110454114.XA Active CN103187256B (zh) 2011-12-29 2011-12-29 金属栅极的形成方法

Country Status (1)

Country Link
CN (1) CN103187256B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832240A (zh) * 2021-08-06 2024-04-05 武汉新芯集成电路制造有限公司 背照式图像传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243195A (ja) * 1997-12-26 1999-09-07 Toshiba Corp 半導体装置およびその製造方法
CN101714508A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243195A (ja) * 1997-12-26 1999-09-07 Toshiba Corp 半導体装置およびその製造方法
CN101714508A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN102142367A (zh) * 2010-01-29 2011-08-03 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法

Also Published As

Publication number Publication date
CN103187256A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US9853030B2 (en) Fin field effect transistor
CN108281478B (zh) 半导体结构及其形成方法
CN105225951A (zh) 鳍式场效应晶体管的形成方法
US20160071944A1 (en) Semiconductor device having metal gate and manufacturing method thereof
US7683441B2 (en) Semiconductor device and method for fabricating the same
US8765591B2 (en) Semiconductor device having metal gate and manufacturing method thereof
CN111223778B (zh) 半导体结构及其形成方法
CN104282540A (zh) 晶体管及其形成方法
GB2489067A (en) Transistor and manufacturing method thereof
CN105225950A (zh) 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
US20160351686A1 (en) Pmos transistor and fabrication method thereof
CN103531539A (zh) Cmos管的形成方法
CN106952908A (zh) 半导体结构及其制造方法
CN103187257B (zh) 金属栅极的形成方法
CN108389905B (zh) 半导体结构及其形成方法
US20120112288A1 (en) Isolation structure, method for manufacturing the same, and semiconductor device having the structure
CN103187256B (zh) 金属栅极的形成方法
CN105448727A (zh) 半导体器件及其形成方法
CN103531541B (zh) Cmos管的形成方法
CN103730421A (zh) Cmos的形成方法
CN103915387B (zh) Cmos晶体管的形成方法
CN103681503B (zh) 半导体器件制造方法
CN103594374B (zh) 半导体器件制造方法
CN109003976B (zh) 半导体结构及其形成方法
CN107785264B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant