CN103180949B - 长耐久力的忆阻器的设备结构 - Google Patents

长耐久力的忆阻器的设备结构 Download PDF

Info

Publication number
CN103180949B
CN103180949B CN201080069812.1A CN201080069812A CN103180949B CN 103180949 B CN103180949 B CN 103180949B CN 201080069812 A CN201080069812 A CN 201080069812A CN 103180949 B CN103180949 B CN 103180949B
Authority
CN
China
Prior art keywords
electrode
metal
memristor
switchable layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080069812.1A
Other languages
English (en)
Other versions
CN103180949A (zh
Inventor
J·杨
M·M·张
R.·S·威廉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN103180949A publication Critical patent/CN103180949A/zh
Application granted granted Critical
Publication of CN103180949B publication Critical patent/CN103180949B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种忆阻器（100），包括：第一电极（102），由第一金属形成；第二电极（104），由第二材料形成，其中所述第二材料包括与所述第一金属不同的材料；以及切换层（110），设置在所述第一电极（102）与所述第二电极（104）之间。所述切换层（110）由包括所述第一金属的第一材料和第二非金属材料的成分形成，其中所述切换层（110）与所述第一电极（102）直接接触，并且其中至少一个导电通道（120）配置为由所述第一金属与所述第二非金属材料之间的相互作用在所述切换层（110）中形成。

Description

长耐久力的忆阻器的设备结构
背景技术
通常由纳米级的金属/氧化钛/金属层形成的忆阻器开关设备采用“电成型”工艺来使阻性切换成为可能。所述“电成型”工艺涉及相对高电压或电流的一次施加，所述相对高电压或电流产生通过氧化钛层的电子导电率的明显的永久改变。电切换起因于氧化材料内部的电子和离子的耦合动作。在电成型工艺期间，产生氧空位并且使其向阴极漂移，从而形成氧化物中的低价氧化物的局部导电通道。同时，O2-离子向阳极漂移，在所述阳极，它们逐步形成O2气体，从而导致交叉部（junction）的物理变形。气体喷发通常导致在形成导电通道的位置附近的诸如气泡之类的氧化物的物理变形。此外，通过电成型工艺形成的导电通道通常具有取决于电成型工艺如何发生的广泛的属性差异。该属性差异已某种程度上限制了金属氧化物开关在计算设备中的应用。此外，这些设备通常耐久力差，所述耐久力是设备能够可逆地切换导通和关断的次数。
附图说明
以示例的方式示出实施例，并且所述实施例不限于以下的附图中，在所述附图中，类似的附图标记表示类似的要素，其中：
图1示出了根据本发明的实施例的忆阻器的透视图；
图2示出了根据本发明的实施例的采用图1中描绘的多个忆阻器的交叉开关阵列的透视图；
图3示出了根据本发明的实施例的一对忆阻器的截面图；以及
图4A和4B分别示出了根据本发明的实施例的图1和3描绘的忆阻器的交替结构；
图5示出了根据本发明的实施例的用于制造忆阻器的方法的流程图；
图6示出了根据本发明的实施例的可以在选择本文中公开的忆阻器的切换层的成分（composition）的过程中实现的包含钽和氧的成分的相图。
图7描绘了根据本发明的实施例的本文中公开的忆阻器的操作特性的曲线图；以及
图8描绘了根据本发明的实施例的源自如本文中公开的那样配置的忆阻器的第一个120亿次切换循环的曲线图。
具体实施方式
为了简化和说明性的目的，实施例的原理主要通过参考其示例来描述。在下文的描述中，介绍了许多详细细节以便提供对实施例的透彻的理解。然而，对本领域技术人员而言，显而易见的是可以在不受这些特定细节的限制的情况下实践实施例。在其它实施例中，没有详细地描述公知的方法和结构，以便不必要地使对实施例的描述难以理解。
本文中公开的是忆阻器，所述忆阻器通常可以定义为由一对间隔开的电极以及设置在电极之间的切换材料形成的电驱动装置。第一电极和切换层由相同类型的金属形成。更特别的是，例如，第一电极由钽形成，并且切换层由氧化钽形成。作为其它示例，第一电极由其它类型的金属形成，并且切换层包括所述其它类型的金属形成的氧化物。在任何方面，发明人已经发现在本文中公开的忆阻器中应用的材料的组合出乎意料地产生高耐久力切换，例如，大于120亿次导通-关断循环。
此外，在不要求在忆阻器上执行电成型工艺的情况下，至少一个导电通道被设计为形成在切换层中。替代地，用来形成至少一个导电通道的电压电平类似于用来导通和关断忆阻器的电压电平。此外，本文中公开的忆阻器包含移动离子/空位源，其中，在隔离的系统内部的离子和空穴移动是不对称的，且在切换期间最小化气体喷发/气泡形成。随着忆阻器继续变得更小，例如小于30nm，通道的大小可能与忆阻器本身的大小是可比较的。
可以在由多个忆阻器形成的交叉开关阵列中实施本文中讨论的忆阻器。在一方面，多个忆阻器中的导电通道可以通过本文中讨论的制造工艺彼此同时地形成。
术语“可单次配置的”意味着开关仅能够经由诸如电化学氧化或还原反应之类的不可逆的过程改变一次其状态；例如，这样的开关可以是可编程只读存储器（PROM）的基础。
术语“可重复配置的”意味着切换可以经由诸如电化学氧化或还原之类的可逆过程多次改变其状态；换句话说，所述开关可以打开和闭合多次，例如，随机存取存储器中的存储位。
术语“可配置的”意味着要么是“可单次配置的”，要么是“可重复配置的”。
微米级尺寸指的是大小范围为从1微米至几微米的尺寸。
亚微米尺寸指的是范围为从0.1纳米至1微米的尺寸。
微米级和亚微米级布线指的是宽度或直径尺寸为0.005至10微米，高度范围可以为几纳米至1微米，并且长度为数微米或更长的棒状或带状的导体或半导体。
忆阻器是双端设备，在所述设备中，在端子之间的磁通量是已经经过所述设备的电荷量的函数。
交叉开关是忆阻器的阵列，其可以将一组平行布线中的每条布线连接到第二组平行布线中的每个成员，所述第二组平行布线与所述第一组平行布线相交（通常两组布线是相互正交的，但这不是必要条件）。
首先参考图1，其示出了根据实施例的忆阻器100的透视图。应当理解图1中描绘的忆阻器100可以包括额外的部件，并且在不脱离忆阻器100的范围的情况下，可以去除和/或修改本文中描述的部件中的一些。也应当理解在图1中描绘的部件并非按比例绘制，并且因此，所述部件可以具有除了如本文中所示的之外的相对于彼此的不同的相对大小。
一般而言，图1中描绘的忆阻器100可以以微米或纳米级构建并用作多种多样的电子电路中的部件。例如，忆阻器100可以用作存储器、开关、逻辑电路和模拟电路的基础。当用作存储器的基础时，忆阻器100可以用来存储信息的一位，1或0。当用作开关时，忆阻器100可以是在交叉部存储器中的闭合或打开开关。当用作逻辑电路时，忆阻器100可以用作类似于场可编程栅极阵列的逻辑电路中的位，或者用作布线逻辑可编程逻辑阵列的基础。本文中公开的忆阻器100也配置为用于多种多样的其它应用中。
如在图1中描绘的，忆阻器100包括在第二电极104上方设置的第一电极102。此外，第一电极102相对于第二电极104交叉布置，使得第一电极102基本上正交于第二电极104布置。第一电极102和第二电极104中的一个或两者可以由金属或半导体材料形成。根据实施例，第一电极102由第一金属形成且第二电极104由第二金属形成，例如，所述金属为稀有金属，其中，第一金属和第二金属彼此不同。举例而言，第一电极102由诸如钽（Ta）、铪（Hf）、钇（Y）、钴（Co）、铒（Er）、钪（Sc）之类的金属形成。此外，第二电极104由诸如铂（Pt）、钨（W）、铜（Cu）、铝（Al）、金（Au）、钛（Ti）、银（Ag）、氮化钛（TiN）、氮化钨（WN）之类的金属形成。作为另一特别的示例，第二电极104由掺杂的硅形成。在任何方面，用于第一电极102、第二电极104和切换层110的材料可以选择为使得第一电极102与切换层110之间的接触是欧姆接触且第二电极104与切换层110之间的接触是非欧姆接触。根据图1所示的结构，第一电极102的相对位置可以相对于第二电极104反转。
忆阻器100也包括设置在第一电极102与第二电极104之间且与第一电极102和第二电极104直接接触的切换层110。切换层110已经用虚线示出以表示切换层110可以相对地大于第一电极102和第二电极104，并且因此在图1中仅描绘出切换层110的一部分。在其它实施例中，切换层110可以相对地小于第一电极102和第二电极104，或者具有几乎与第一电极102和第二电极104相同的宽度。切换层110包括切换材料112的成分，所述切换材料112的成分促进在切换层110中的导电通道120的形成。
根据实施例，切换材料112包括非金属材料以及用来形成第一电极102的相同的金属的成分。例如，非金属材料可以包括：氧（O）、氮（N）、碳（C）、硫（S）、磷（P）、氯（Cl）等。根据特别的示例，切换材料112包括钽和氧的成分。根据其它示例，切换材料112包括其它成分，例如：氧化钇、氧化钴、氧化铒、氧化钪等。根据进一步的示例，切换材料112包括二氧化钛（TiO2）或其它氧化物种类，例如：氧化镍、氧化锌、氧化铪、氧化锆等。切换材料112也可以由三元或四元氧化物、或者其它复杂的氧化物形成，例如：STO、PCMO等。切换材料112也可以由氮化物和/或硫化物形成。
形成切换材料112的材料的成分可以包括任何合适的材料，在所述合适的材料内，导电通道120很可能在成型操作期间形成。更特别的是，例如，可以选择切换材料的成分以在成型操作期间通过氧输送而彼此反应。因此可以基于材料彼此间如何相互作用来选择形成切换材料112的材料的成分。该选择可以基于在相图中包含的信息，所述相图描绘如在下文中更详细讨论的材料相对于彼此的相互作用。
同样如图1所示，导电通道120在切换层110中、第一电极102与第二电极104之间的交叉部处形成。虽然，在图1中已经描绘了单一的导电通道120，但是在切换层110中、在所述交叉部处可以形成多个导电通道120。导电通道120配置为通过在切换层112中的局部原子改性来形成，所述局部原子改性是由施加通过切换层110的成型电压导致的。在切换材料112包括TaO2的具体示例中，在成型工艺期间，TaO2层将分解为Ta2O5和Ta(O)。Ta(O)相是Ta和氧的固溶体，其用作导电通道120。Ta2O5相是绝缘相，其用作支持（host）导电通道120的基体（matrix）。Ta(O)导电通道120可以在施加电场的情况下根据电场的极性在Ta2O5基体中生长或后退（retreat），从而导致导通和关断的切换。一个或多个导电通道120配置为在包含减少的TaO2-x的区域中形成，并且这些导电通道120负责忆阻器100中的随后的切换。
在切换操作期间，氧原子配置为在通过导电通道120引导的电场内移动以打开或闭合导电通道120内部的间隙122，这可以被读取以确定忆阻器100处于导通状态还是关断状态。
导电通道120在本文中称为忆阻器100的有源区域。在一方面，导电通道120的电导率可以通过在第一电极102和第二电极104上施加不同的偏压来调制。因此，忆阻器100可以基于在第一电极102和第二电极104上施加的偏压而重复配置。然而，在其它例子中，切换层110形成为可单次配置。
现在参考图2，示出了根据实施例的采用图1中所示的多个忆阻器100的交叉开关阵列200的透视图。应当理解图2中描绘的交叉开关阵列200可以包括额外的部件，并且在不脱离交叉开关阵列200的范围的情况下，可以去除和/或修改本文中描述的部件中的一些。
如图2所示，几乎平行的第一电极102的第一层210覆盖几乎平行的第二电极104的第二层220。第二层220的第二电极104在取向上大致与第一层210的第一电极102正交，虽然在所述层之间的取向角度可以变化。两层210和220形成点阵或交叉开关，其中，第二层220的每个第二电极104位于所有的第一层210的第一电极102的上方，并且在相应的交叉部处与第一层210的每个第一电极102紧密接触，所述相应的交叉部表示第一和第二电极102和104两者之间的最接近的接触。交叉开关阵列200可以根据应用而由微米、亚微米或纳米级的电极102、104制造。
同样如图2所示，切换层110在第一层210和第二层220之间延伸。如下文中更详细讨论的，在热成型工艺期间同时在多个忆阻器100中形成相应的导电通道120（图1和3）。
虽然在图1和2中，已经将第一电极102和第二电极104描绘为具有矩形截面，但是应当理解第一电极102和/或第二电极104可以具有其它截面形状，例如：圆形、椭圆形、六边形、三角形、梯形等。
现在转到图3，其示出了根据示例的一对忆阻器310和320的截面侧视图300。如其中所示的，第一忆阻器310描绘为具有在第一电极102与第二电极104之间的交叉部中形成的“导通”导电通道312。导电通道312被解释为“导通”，因为导电通道312从第一电极102延伸至第二电极104，或者在导电通道120的尖端与第一电极102之间形成非常小的间隙，并且因此对于第一忆阻器310的第一电极102与第二电极104之间所供应的电能的电阻相对较低。
同样如图3中所示，第二忆阻器320描绘为具有在第二忆阻器320的第一电极102和第二电极104之间的交叉部中形成的“关断”导电通道322。导电通道322被解释为“关断”，因为导电通道322没有从第一电极102延伸至第二电极104，或者在导电通道120的尖端与第一电极102之间形成较大的间隙。在这方面，间隙122描绘为存在于导电通道322中，并且因此，与对于第一忆阻器310的第一电极102与第二电极104之间所供应的电能的电阻相比，对于第二忆阻器320的第一电极102与第二电极104之间所供应的电能的电阻相对更高。
图1-3中描绘的忆阻器100、300可以具有根据图1-3中所描绘的那些忆阻器的交替结构。例如，在切换层110与第二电极104之间可以插入功能层（未示出），并且因此，在特定实施例中，第二电极104可以不与切换层110直接接触。作为另一示例，并且如图4A和4B所示，与图1-3中描绘的忆阻器100、300相比，忆阻器100、300可以包括在一个或多个额外的切换层110之间设置的一个或多个中间层420。虽然没有明确示出，但是图4A和4B中描绘的忆阻器400和410中的任意一个可以如图2中所描绘的交叉开关阵列200中的忆阻器100那样实施。
如图4A中所示，忆阻器400描绘为包括：第一电极102、一对切换层110、设置在所述一对切换层110之间的中间层420、以及设置在切换层110中的一个之上的第二电极104。更特别的是，中间层420设置在切换层110之间，所述切换层110设置在第一电极102与第二电极104之间。如图4B中所示，忆阻器410描绘为包括设置在第一电极102与第二电极104之间的三个中间层420和四个切换层110。虽然已经在图4B中描绘了中间层420和切换层110的特定数目，但是应当清楚理解忆阻器410可以包括设置在第一电极102与第二电极104之间的任意合理适当数目的中间层420和切换层110。
根据实施例，中间层420包括金属，例如以上针对第一电极102讨论的金属中的任意一种。在一方面，中间层420通常用以通过在忆阻器内引入某种金属/氧化物接触来在忆阻器的I-V曲线（例如，如图7中所示）中产生非线性。在中间层420由与切换层110的金属元素相同的材料形成的例子中，中间层420也用作切换层110的移动掺杂剂储层。
现在转到图5，其示出了根据实施例的用于制造忆阻器100、300的方法500的流程图。应当理解，图5中描绘的方法500可以包括额外的步骤，并且在不脱离方法500的范围的情况下，可以去除和/或修改本文中描述的步骤中的一些步骤。例如，虽然第一电极102描述为在第二电极104之前提供，但是应当理解在不脱离方法500的范围的情况下，可以在第一电极102之前提供第二电极104。
在步骤502中，提供由第一金属形成的至少一个第一电极102。第一电极102可以通过任意合适的成型工艺来提供，例如：化学气相沉积、溅射、蚀刻、光刻等。此外，例如，如图2中描绘的，当实施方法500以形成交叉开关阵列200时，可以提供作为第一电极102的第一层210的多个第一电极102。如上文讨论的，例如，第一金属可以包括：钽（Ta）、铪（Hf）、钇（Y）、钴（Co）、铒（Er）、钪（Sc）等。
在步骤504中，在第一电极102上方提供切换层110，所述切换层110由包括第一电极102的第一金属的第一材料和第二非金属材料的组合形成。根据示例，通过诸如溅射、脉冲激光沉积、原子层沉积等来共沉积形成切换层110的材料，以形成切换层110。根据另一示例，在第一电极102上沉积材料成分之前将第一金属材料和第二非金属材料散布到切换材料112中。根据另一实施例，在电极102上生长包含第一金属材料和第二非金属材料的切换材料112。在该示例中，例如，切换材料112可以通过使用以下方法来生长：由气相、液相或固相前体的金属催化生长、由化学溶液的生长、旋转涂布或者从固体源汽化的材料的快速沉积。根据进一步的示例，切换材料112由来自亚稳相的相分解形成，所述亚稳相在通过退火或局部焦耳热加热时分解为两相。两相中的一个是导电相，用作导电通道120，并且另一个相是绝缘相，用作支持导电通道120的基体。选择切换材料的标准是：（1）形成导电通道120的材料与支持导电通道120的基体的材料是处于热力学平衡的；以及（2）与氧形成导电通道120以及第一电极102的第一金属需要具有室温下的至少预定量的氧溶解度。在一个示例中，室温下的氧溶解度大于1%。
在任何方面，在形成切换层110的成分中包含的第一金属材料和第二非金属材料的量可以基于已知的成分比来选择，按已知的成分比，第一金属材料以基本上预定义的方式与第二非金属材料反应。更特别的是，例如，所述成分比可以选择为使得两种材料的成分具有相对长时期的平衡状态且具有两种稳定的相。根据示例，第一金属材料和第二非金属材料的百分比可以从第一金属材料和第二非金属材料的相图中选择。在图6中描绘了合适的相图600的示例。
相图600示出了在不同成分和不同温度下的包含钽（Ta）和氧（O）的相。如其中所示的，存在列出为Ta(O)和(αTa2O5)的两个稳定相。由Ta(O)形成的导电通道120因此与基体Ta2O5平衡。可以在相图中选择在相分解之前的切换层的平均成分以保证大量基体相和少量导电通道相。在一个示例中，平均成分是67%氧和33%的钽。
接着步骤504，例如，可以通过化学机械抛光来平坦化切换层110的顶部表面以产生相对平滑的表面。
在步骤506中，在切换层110上形成至少一个第二电极104。一个或多个第二电极104可以通过诸如电子束蒸发、化学气相沉积、溅射、原子层沉积、蚀刻、（压印）光刻之类的成型工艺来提供。此外，如上文更详细地讨论的，第二电极104包括与在第一电极102和切换层110中包含的第一金属不同的材料。
在步骤508中，在至少一个切换层110中形成至少一个导电通道120。根据示例，至少一个导电通道120通过起初的切换操作来形成。更特别的是，例如，在第一电极102、切换层110和第二电极104上施加相对低的电压以使一个或多个导电通道120在第一电极102和第二电极104的一个或多个交叉部中形成，所述相对低的电压约为在忆阻器110的用来形成至少一个导电通道120的导通-关断操作期间使用的电压电平。如上文讨论的，向切换层110施加电压导致在切换材料112中的材料成分之间发生化学反应，所述化学反应设计为使得导电通道120形成在切换层110中。
虽然步骤508已经描述为在已经提供第二电极104之后执行，但是应当理解退火操作可以在提供第二电极104之前执行。此外，虽然没有在图5中明确示出，方法500可以包括用于提供如上文针对图4A和4B讨论的忆阻器中的一个或多个中间层420和一个或多个第二切换层110的一个或多个额外的步骤。
通过方法500的实施，可以在一个或多个忆阻器100之间的切换层110中形成导电通道120，而不需要实施电成型操作来形成导电通道120。在采用方法500以在多个忆阻器100中形成导电通道120的例子中，也可以实施方法500以同时在忆阻器100中形成导电通道。
实验结果
图7描绘了根据上文讨论的实施例所形成的忆阻器100的操作特性的曲线图700，所述曲线图700提供为电流相对于施加电压，例如，IV曲线。x轴（或横轴）描绘了向忆阻器100（例如，第一和/或第二电极102和104）施加的以伏特为单位的设备电压。y轴（或纵轴）描绘了流动通过切换层110的以安培为单位的电流。如其中所示，曲线图700描绘了忆阻器100处于相对低的电阻状态下的导通状态以及忆阻器100处于相对高的电阻状态下的关断状态。曲线图700也描绘了在导电通道120成型操作期间的电压和电流。如其中提示的，形成导电通道120所需的电压与用于导通状态和关断状态的电压是可比较的。正因为如此，本文中公开的忆阻器被认为是无需电成型的忆阻器。
图8描绘了源自忆阻器100的第一个120亿次切换循环的曲线图800，所述忆阻器100由以下部件形成：第一电极102，包括钽；第二电极104，包括铂；以及切换层，由氧化钽形成。如其中所示的，在至少第一个120亿次切换循环期间，在用于导通的电阻水平（上部数据点）与用于关断的电阻水平（下部数据点）之间存在明确的可重复的区别。这些结果表示本文中公开的忆阻器100与以前的具有不同结构的忆阻器相比具有相对更高的耐久力水平。
本文中已经描述和示出的是实施例以及其变化中的一些。本文中使用的术语、描述和附图仅以例证的方式进行了介绍，而并非作为限制。本领域技术人员将理解在本主题的精神和范围内的许多变化都是可能的，本主题的精神和范围意在由以下的权利要求及其等同形式来定义，在所述权利要求及其等同形式中，除非另有说明，所有的术语均应以它们最广泛的合理含义进行解释。

Claims (15)

1.一种忆阻器(100)，包括：
第一电极(102)，由第一金属形成；
第二电极(104)，由第二材料形成，其中所述第二材料包括与所述第一金属不同的材料；以及
切换层(110)，设置在所述第一电极(102)与所述第二电极(104)之间，所述切换层(110)由包括所述第一金属的第一材料和第二非金属材料的成分形成，其中所述切换层(110)与所述第一电极(102)的所述第一金属直接接触，并且其中至少一个导电通道(120)配置为由在向所述切换层(110)施加成型电压时所述第一金属与所述第二非金属材料之间的相互作用形成在所述切换层中。
2.根据权利要求1所述的忆阻器(100)，其中，所述第一金属包括钽，并且所述非金属材料包括氧。
3.根据权利要求1所述的忆阻器(100)，其中，所述第一金属包括选自由以下金属构成的组中的金属：钽(Ta)、铪(Hf)、钇(Y)、钴(Co)、铒(Er)、钪(Sc)及其组合。
4.根据权利要求1所述的忆阻器(100)，其中，所述第二非金属材料包括选自由以下材料构成的组中的材料：氧、氮、碳、硫、磷和氯。
5.根据权利要求1所述的忆阻器(100)，其中，所述第一金属和所述第二非金属材料满足：
(a)形成所述至少一个导电通道(120)的一种或多种材料与形成支持所述至少一个导电通道(120)的基体的一种或多种材料处于热力学平衡；以及
(b)形成所述第一电极(102)并与氧形成所述至少一个导电通道(120)的所述第一金属在室温下具有预定量的氧溶解度。
6.根据权利要求1所述的忆阻器(100)，进一步包括：
至少一个中间层(420)，设置在所述第一电极(102)与所述第二电极(104)之间，其中，所述至少一个中间层(420)由金属材料形成；以及
至少一个第二切换层(110)，设置在所述至少一个中间层(420)与所述第二电极(104)之间。
7.根据权利要求6所述的忆阻器(100)，其中，所述至少一个中间层(420)由所述第一金属形成。
8.一种用于制造忆阻器(100)的方法(500)，所述方法包括：
提供由第一金属形成的第一电极(102)(502)；
在所述第一电极(102)上且与所述第一电极(102)直接接触地提供切换层(110)(504)，所述切换层(110)由包括所述第一金属的第一材料和第二非金属材料的成分形成；
在所述切换层(110)上方提供由第二材料形成的第二电极(104)(506)，其中，所述第二材料包括与所述第一金属不同的材料；并且
通过在向所述切换层(110)施加成型电压时所述第一金属和所述第二非金属材料之间的相互作用在所述切换层(110)中形成至少一个导电通道(120)(508)。
9.根据权利要求8所述的方法(500)，进一步包括：
通过满足以下条件来选择所述第一金属和所述第二非金属材料：
(a)形成所述至少一个导电通道的一种或多种材料与形成支持所述至少一个导电通道(120)的基体的一种或多种材料处于热力学平衡；以及
(b)形成所述第一电极(102)并与氧形成所述至少一个导电通道的所述第一金属在室温下具有预定量的氧溶解度。
10.根据权利要求9所述的方法(500)，进一步包括：
在选择所述第一金属和所述第二非金属材料的成分的过程中，实现描绘在不同成分下所述第一金属与所述第二非金属材料之间的相互作用的相图。
11.根据权利要求8所述的方法(500)，其中，所述第一金属包括钽，并且所述第二非金属材料包括氧。
12.根据权利要求8所述的方法(500)，其中，所述第一金属包括选自由以下金属构成的组中的金属：钽(Ta)、铪(Hf)、钇(Y)、钴(Co)、铒(Er)、钪(Sc)及其组合。
13.根据权利要求8所述的方法(500)，进一步包括：
提供设置在所述第一电极(102)与所述第二电极(104)之间的至少一个中间层(420)，其中，所述至少一个中间层(420)由金属材料形成；以及
在所述至少一个中间层(420)与所述第二电极(104)之间提供至少一个第二切换层(110)。
14.一种交叉开关阵列(200)，包括：
多个忆阻器(100)，所述忆阻器中的每一个由以下部件形成：
第一电极(102)，由第一金属形成；
第二电极(104)，由第二材料形成，其中所述第二材料包括与所述第一金属不同的材料；以及
切换层(110)，设置在所述第一电极(102)与所述第二电极(104)之间，所述切换层(110)由包括所述第一金属的第一材料和第二非金属材料的成分形成，其中所述切换层(110)与所述第一电极(102)的所述第一金属直接接触，并且其中至少一个导电通道(120)配置为由在向所述切换层(110)施加成型电压时所述第一金属与所述第二非金属材料之间的相互作用在所述切换层(110)中形成。
15.根据权利要求14所述的交叉开关阵列(200)，其中，所述第一金属包括钽，并且所述非金属材料包括氧。
CN201080069812.1A 2010-09-27 2010-09-27 长耐久力的忆阻器的设备结构 Expired - Fee Related CN103180949B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/050381 WO2012044276A1 (en) 2010-09-27 2010-09-27 Device structure for long endurance memristors

Publications (2)

Publication Number Publication Date
CN103180949A CN103180949A (zh) 2013-06-26
CN103180949B true CN103180949B (zh) 2016-10-05

Family

ID=45893458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080069812.1A Expired - Fee Related CN103180949B (zh) 2010-09-27 2010-09-27 长耐久力的忆阻器的设备结构

Country Status (6)

Country Link
US (1) US8872153B2 (zh)
EP (1) EP2622664A1 (zh)
JP (1) JP5796079B2 (zh)
KR (1) KR101474812B1 (zh)
CN (1) CN103180949B (zh)
WO (1) WO2012044276A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082533B2 (en) * 2011-10-21 2015-07-14 Hewlett-Packard Development Company, L.P. Memristive element based on hetero-junction oxide
WO2013162553A1 (en) * 2012-04-25 2013-10-31 Hewlett-Packard Development Company, L.P. Nonlinear memristors
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
RU2524415C1 (ru) * 2013-04-18 2014-07-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Мемристор на основе смешанного оксида металлов
WO2015167468A1 (en) 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
US9889659B2 (en) 2014-07-29 2018-02-13 Hewlett-Packard Development Company, L.P. Printhead with a memristor
EP3213348B1 (en) * 2014-09-30 2019-07-03 Hewlett-Packard Development Company, L.P. Memristors with oxide switching layers
WO2016068841A1 (en) * 2014-10-27 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with a number of high resistance ratio memristors
WO2016068833A1 (en) * 2014-10-27 2016-05-06 Hewlett-Packard Development Company, L.P. Head with a number of silicon nitride non-volatile memory devices
US9950520B2 (en) 2014-10-28 2018-04-24 Hewlett-Packard Development Company, L.P. Printhead having a number of single-dimensional memristor banks
WO2016068872A1 (en) * 2014-10-28 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with memristors having different structures
WO2016068912A1 (en) * 2014-10-29 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with a number of memristors and inverters
WO2016175744A1 (en) * 2015-04-27 2016-11-03 Hewlett Packard Enterprise Development Lp Memristive crossbar array having multi-selector memristor cells
KR101803740B1 (ko) 2016-01-11 2017-12-01 명지대학교 산학협력단 아날로그 멤리스터 및 멤캐패시터 특성을 갖는 전자소자와 그 제조방법
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
US11003981B2 (en) 2017-05-25 2021-05-11 International Business Machines Corporation Two-terminal metastable mixed-conductor memristive devices
KR102358944B1 (ko) 2020-06-05 2022-02-04 국민대학교산학협력단 멤리스터 소자 및 이를 이용한 컴퓨팅 장치
KR102358352B1 (ko) 2020-06-23 2022-02-03 국민대학교산학협력단 멤리스터 소자의 모델링 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
EP2141753A2 (en) * 2008-07-03 2010-01-06 Gwangju Institute of Science and Technology Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
WO2008075413A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US7629198B2 (en) 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7800094B2 (en) * 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR20090126530A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 저항성 메모리 소자
JP2010015662A (ja) 2008-07-07 2010-01-21 Panasonic Corp 抵抗変化型不揮発性記憶装置
JP5343440B2 (ja) 2008-08-01 2013-11-13 富士通セミコンダクター株式会社 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
US8431921B2 (en) * 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
WO2010082929A1 (en) * 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P Memristor with nanostructure electrodes
US8450711B2 (en) 2009-01-26 2013-05-28 Hewlett-Packard Development Company, L.P. Semiconductor memristor devices
US20110260134A1 (en) 2009-01-26 2011-10-27 Jianhua Yang Thermally Stable Nanoscale Switching Device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
EP2141753A2 (en) * 2008-07-03 2010-01-06 Gwangju Institute of Science and Technology Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Atomic structure of conduting nanofilaments in TiO2 resistive switching memory;Deok-Hwang Kwon,et al.,;《nature nanotechnology》;20100117(第5期);148-153 *
Memristive Behavior in Thin Anodic Titania;Kyle Miller,et al.,;《IEEE ELECTRON DEVICE LETTERS》;20100731;第31卷(第7期);737-739 *

Also Published As

Publication number Publication date
KR20130061743A (ko) 2013-06-11
JP5796079B2 (ja) 2015-10-21
EP2622664A4 (en) 2013-08-07
WO2012044276A1 (en) 2012-04-05
US8872153B2 (en) 2014-10-28
KR101474812B1 (ko) 2014-12-19
CN103180949A (zh) 2013-06-26
EP2622664A1 (en) 2013-08-07
US20130175497A1 (en) 2013-07-11
JP2013543258A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
CN103180949B (zh) 长耐久力的忆阻器的设备结构
Valov et al. Cation-based resistance change memory
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
Feng et al. Nonvolatile resistive switching memories-characteristics, mechanisms and challenges
Nardi et al. Complementary switching in metal oxides: Toward diode-less crossbar RRAMs
US8415652B2 (en) Memristors with a switching layer comprising a composite of multiple phases
Waser Redox-based resistive switching memories
Tsuruoka et al. Forming and switching mechanisms of a cation-migration-based oxide resistive memory
US8520424B2 (en) Composition of memory cell with resistance-switching layers
US8331131B2 (en) Changing a memristor state
US8530873B2 (en) Electroforming free memristor and method for fabricating thereof
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
Yu et al. Metal oxide resistive switching memory
Woo et al. Control of Cu conductive filament in complementary atom switch for cross-point selector device application
CN102130294A (zh) 具有高功函数电极的金属氧化物电阻基半导体存储器装置
Lin et al. Room-temperature voltage stressing effects on resistive switching of conductive-bridging RAM cells with Cu-doped SiO 2 films
Jeong et al. Electroforming Processes in Metal Oxide Resistive‐Switching Cells
Ghenzi et al. A compact model for binary oxides-based memristive interfaces
KR20160125843A (ko) 저항변화메모리
Lu et al. Self-compliance Pt/HfO2/Ti/Si one-diode–one-resistor resistive random access memory device and its low temperature characteristics
KR20170096172A (ko) 고속 확산성 금속 원자에 기반한 부성 미분 저항(ndr) 디바이스
CN109037436B (zh) 阻变存储器件
Zhang et al. Unipolar resistive switch based on silicon monoxide realized by CMOS technology
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
Menzel et al. Redox‐based Resistive Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160817

Address after: Texas, USA

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas USA

Applicant before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005