KR20130061743A - 긴 내구성의 멤리스터들을 위한 디바이스 구조 - Google Patents

긴 내구성의 멤리스터들을 위한 디바이스 구조 Download PDF

Info

Publication number
KR20130061743A
KR20130061743A KR1020137009542A KR20137009542A KR20130061743A KR 20130061743 A KR20130061743 A KR 20130061743A KR 1020137009542 A KR1020137009542 A KR 1020137009542A KR 20137009542 A KR20137009542 A KR 20137009542A KR 20130061743 A KR20130061743 A KR 20130061743A
Authority
KR
South Korea
Prior art keywords
electrode
metal
switching layer
memristor
switching
Prior art date
Application number
KR1020137009542A
Other languages
English (en)
Other versions
KR101474812B1 (ko
Inventor
지앙화 양
밍시안 맥스 장
알. 스탠리 윌리엄스
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20130061743A publication Critical patent/KR20130061743A/ko
Application granted granted Critical
Publication of KR101474812B1 publication Critical patent/KR101474812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

멤리스터(100)는 제1 금속으로 형성된 제1 전극(102), 제2 물질로 형성된 제2 전극(104)(제2 물질은 제1 금속과 상이한 물질을 포함함), 및 제1 전극(102)과 제2 전극(104) 사이에 위치된 스위칭 층(110)을 포함한다. 스위칭 층(110)은 제1 금속 및 제2 비금속 물질을 포함하는 제1 물질의 조성으로 형성되며, 스위칭 층(110)은 제1 전극(102)과 직접적으로 접촉되어 있고, 적어도 하나의 전도 채널(120)은 스위칭 층(110)에서 제1 금속과 제2 비금속 물질 간의 상호작용으로부터 형성되도록 구성된다.

Description

긴 내구성의 멤리스터들을 위한 디바이스 구조{DEVICE STRUCTURE FOR LONG ENDURANCE MEMRISTORS}
종종 나노스케일 금속/티타늄 산화물/금속 층들로 형성되는, 멤리스터 스위치 디바이스들은 저항성 스위칭을 가능하게 하기 위해 "전기주조(electroforming)" 프로세스를 이용한다. "전기주조" 프로세스는, 산화 티타늄 층을 통해 전기 전도성의 상당한 영속적 변화를 생성하는 상대적으로 높은 전압 또는 전류의 일회 적용(one-time application)을 수반한다. 전기적 스위칭은 산화물 물질 내에 전자들 및 이온들의 결합된 모션으로부터 발생한다. 전기주조 프로세스 동안에, 산소 공공들이 생성되어 캐소드를 향해 이동하며, 그 산화물 내에서 서브-산화물들(sub-oxides)의 국부화된 전도 채널들(localized conducting channels)을 형성한다. 동시에, O2- 이온들이 O2 기체로 진화하는 경우 그 이온들은 애노드를 향해 이동하며, 그 접합(junction)의 물리적 변형을 야기한다. 그 기체 분출은 전도 채널들이 형성되는 위치들 부근에서 종종 거품들과 같은 산화물의 물리적 변형을 초래한다. 게다가, 전기주조 프로세스를 통해 형성되는 전도 채널들은 종종 전기주조 프로세스가 발생된 방식에 따라 광범위하게 변화되는 성질들을 갖는다. 이러한 다양한 성질들은 컴퓨팅 디바이스들에서 금속 산화물 스위치들을 채택하는 것을 상대적으로 제한해왔다. 또한, 이러한 디바이스들은 통상적으로, 그 디바이스가 가역적으로 온(ON) 과 오프(OFF) 간에 스위칭할 수 있는 횟수인 불량한 내구성으로 인해 문제점이 있었다.
간략화와 예시의 목적을 위해, 실시예들의 원칙들은 주로 예들을 지칭하여 설명된다. 이하의 설명에서, 다수의 특정 세부사항들은 실시예들의 완전한 이해를 제공하기 위해 제시된다. 그러나 그 실시예들이 이러한 특정 세부사항들에 제한되지 않고 실행될 수 있다는 것이 본 발명의 통상의 지식을 가진 자에게 명백할 것이다. 다른 예들에서, 주지된 방법들 및 구조들은 실시예들의 설명을 불필요하게 모호하게 하지 않도록 상세하게 설명되지 않는다.
본 명세서에서는, 일반적으로 전기 구동 장치로서 정의될 수 있으며, 전극들 사이에 위치된 스위칭 물질을 구비한 한 쌍의 이격된 전극들로 형성되는, 멤리스터가 개시된다. 제1 전극 및 스위칭 층은 동일한 유형의 금속으로 형성된다. 더 상세하게는, 예를 들어, 제1 전극이 탄탈륨으로 형성되고 스위칭 층이 산화 탄탈륨으로 형성된다. 다른 예들로서, 제1 전극이 다른 유형의 금속들로 형성되고 스위칭 층이 그 다른 유형의 금속들을 가지고 형성된 산화물들을 포함한다. 이에 관하여, 발명자들은, 본 명세서에서 개시된 멤리스터 내에서 수행되는 물질들의 결합이 기대이상으로 높은 내구성 스위칭, 예컨대 120억 회가 넘는 온-오프(on-off) 사이클들을 생성한다는 것을 발견하였다.
부가적으로, 전기주조 프로세스가 멤리스터 상에서 수행될 필요 없이 적어도 하나의 전도 채널(conductance channel)이 스위칭 층에 형성되도록 설계된다. 대신에, 그 적어도 하나의 전도 채널을 형성하는 데 사용된 전압 레벨은 멤리스터를 키고 끄는 데 사용된 전압 레벨들과 유사하다. 게다가, 본 명세서에 개시된 멤리스터는이동성 이온/공공 소스(movile ion/vacancy source)(그 이온들 및 공공들은 절연된 시스템 내에서 이동함)을 포함하고, 비대칭성이며, 스위칭 동안에 기체 분출/거품(eruption/bubble)을 최소화한다. 멤리스터들이 예컨대 30 nm 보다 작을 때까지 계속하여 더 작아질 수록, 채널들의 사이즈는 멤리스터들 자체의 사이즈와 유사할 수 있다.
본 명세서에서 논의되는 멤리스터는 복수의 멤리스터들로 형성된 크로스바 어레이(crossbar array)로 실행될 수도 있다. 한 관점에서, 복수의 멤리스터들 내의 전도 채널들은 본 명세서에서 논의된 제조 프로세스를 통하여 서로 함께 형성될 수 있다.
"한번 구성가능한(singly configurable)" 이라는 용어는, 스위치가 전기화학적 산화 또는 환원 반응과 같은 비가역적인 프로세스를 통해 단지 한번 그 상태를 변화시킬 수 있는 것을 의미하며, 그러한 스위치는 예컨대 PROM(programmable read only memory)의 기초가 될 수 있다.
"재구성가능한(reconfigurable)" 이라는 용어는, 스위치가 전기화학적 산화 또는 환원과 같은 가역적 프로세스를 통해 복수 회 그 상태를 변화시킬 수 있는 것을 의미하며; 다시말하면, 그 스위치는 RAM(ramdom access memory) 내의 메모리 비트들과 같이 복수회 개방되거나 폐쇄될 수 있다.
"구성가능한(configurable)" 이라는 용어는, "한번 구성가능한" 또는 "재구성가능한" 둘 모두를 의미한다.
마이크론 스케일 디멘젼들은 그 사이즈에 있어서 1 마이크로미터로부터 수 마이크로미터에 이르는 범위의 디멘젼들을 지칭한다.
서브-마이크론 스케일 디멘젼들은 0.1 나노미터로부터 1 마이크로미터에 이르는 범위의 디멘젼들을 지칭한다.
마이크론-스케일 및 서브마이크론-스케일 배선들은 0.005 내지 10 마이크로미터들의 디멘젼들을 구비하는 폭들 또는 직경들, 수 나노미터 내지 1 마이크로미터에 이르는 범위일 수 있는 높이들, 및 수 마이크로미터 이상의 길이들을 갖는 막대 또는 리본 형태의 컨덕터들 또는 반도체들을 지칭한다.
멤리스터는, 단자들 간의 자속이 그 디바이스를 통과하는 전하의 양의 함수인 2단자(two-terminal) 디바이스이다.
크로스바는, 한 세트의 평행한 배선들(parallel wires) 내의 각 배선을 제1 세트와 교차하는 제2 세트의 평행한 배선들의 모든 멤버에 연결할 수 있는 멤리스터들의 어레이이다 (통상적으로 그 두 세트의 배선들이 서로 직교하지만 이것은 필수적인 조건은 아니다).
실시예들은 예로서 예시할뿐이며 이하의 도면(들)로 제한되지 않고, 유사한 번호들은 유사한 요소들을 나타낸다:
도 1은 본 발명의 실시예에 따른 멤리스터의 투시도를 예시한다.
도 2는 본 발명의 실시예에 따라서, 도 1에 도시된 복수의 멤리스터들을 이용하는 크로스바 어레이의 투시도를 예시한다.
도 3은 본 발명의 실시예에 따라서, 한 쌍의 멤리스터의 단면 측면도를 예시한다.
도 4a 및 도 4b 는 본 발명의 실시예들에 따라서, 도 1 및 도 3에서 도시된 멤리스터들의 대안적인 구성들을 각각 예시한다.
도 5는 본 발명의 실시예에 따른 멤리스터 제조 방법의 순서도를 예시한다.
도 6은 본 발명의 실시예에 따라서, 본 명세서에서 개시된 멤리스터의 스위칭 층의 조성을 선택하는 데 있어서 실행될 수 있는 탄탈륨 및 산소를 포함하는 조성의 상평형도(phase diagram)를 예시한다.
도 7은 본 발명의 실시예에 따라서, 본 명세서에서 개시된 멤리스터의 동작 특성들의 그래프를 도시한다.
도 8은 본 발명의 실시예에 따라서, 본 명세서에 개시된 바와 같이 구성된 멤리스터로부터 야기되는 첫번째 120억 회의 스위칭 사이클들의 그래프를 도시한다.
도 1을 참조하면, 실시예에 따라서, 멤리스터(100)의 투시도가 도시된다. 도 1에 도시된 멤리스터(100)가 부가적인 컴포넌트들을 포함할 수 있고 본 명세서에서 설명된 그 컴포넌트들 중 일부가 멤리스터(100)의 범위에서 이탈하지 않으면서 제거될 수 있거나 및/또는 변형될 수 있다. 또한, 도 1에서 도시된 컴포넌트들은 축척대로 도시된 것이 아니며, 따라서 그 컴포넌트들은 각각에 대하여 도면에서 도시된 것과 상이한 상대적 크기들을 가질 수 있다.
일반적으로 말하면, 도 1에서 도시된 멤리스터(100)는 마이크로 스케일 또는 나노 스케일로 구성될 수 있으며 광범위하게 다양한 전자 회로들 내에서 컴포넌트로서 사용될 수 있다. 예를 들어, 멤리스터(100)는 메모리들, 스위치들, 논리 회로들, 및 아날로그 회로들의 기초로서 사용될 수 있다. 메모리들의 기초로서 사용될 시, 멤리스터(100)는 정보의 비트, 1 또는 0 을 저장하기 위해 사용될 수 있다. 스위치로서 사용시, 멤리스터(100)는 교차점 메모리에서 폐쇄되거나 개방된 스위치일 수 있다. 논리 회로로서 사용시, 멤리스터들(100)은 필드 프로그램가능한 게이트 어레이(Field Programmable Gate Array)와 유사한 논리 회로에서 비트들로서, 또는 배선-논리 프로그램가능한 논리 어레이(wired-logic Programmable Logic Array)를 위한 기초로서 이용될 수 있다. 본 명세서에서 개시된 멤리스터(100)는 또한 광범위한 다른 애플리케이션들에서 사용용도들을 찾도록 구성된다.
도 1에서 도시된 바와 같이, 멤리스터(100)는 제2 전극(104) 위에 위치된 제1 전극(102)을 포함한다. 게다가, 제1 전극(102)이 제2 전극(104)와 실질적으로 수직으로 배열되도록, 제1 전극(102)은 제2 전극(104)에 관하여 교차된 배열로 되어 있다. 제1 전극(102) 및 제2 전극(104) 중 하나 또는 둘 모두는 금속 또는 반도체 물질들로 형성될 수 있다. 실시예에 따르면, 제1 전극(102)은 제1 금속으로 형성되고 제2 전극(104)은 귀금속과 같은 제2 금속으로 형성되며, 제1 금속 및 제2 금속은 서로 상이하다. 예로서, 제1 전극(102)은 탄탈륨(Ta), 하프늄(Hf), 이트륨(Y), 코발트(Co), 에르븀(Er), 스칸듐(Sc), 등과 같은 금속으로 형성된다. 게다가, 제2 전극(104)은 백금(Pt), 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 티타늄(Ti), 은(Ag), 질화 티타늄(TiN), 질화 텅스텐(WN) 등과 같은 금속으로 형성된다. 다른 특정 예로서, 제2 전극(104)은 도핑된 실리콘으로 형성된다. 이에 관하여, 제1 전극(102), 제2 전극(104), 및 스위칭 층(110)을 위한 물질들은 제1 전극(102)과 스위칭 층(110) 사이의 콘택트가 오믹(ohmic)이 되고 제2 전극(104)과 스위칭 층(110) 사이의 콘택트가 비-오믹(non-ohmic)이 되도록 선택될 수 있다. 제1 전극(102)의 상대적인 위치는 도 1에 도시된 구성으로부터 제2 전극(104)에 관하여 반대로 될 수 있다.
멤리스터(100)는 또한 제1 전극(102)과 제2 전극(104) 사이에 배치되고 그들과 직접적으로 접촉되어 있는 스위칭 층(110)을 포함한다. 스위칭 층(110)은, 그 스위칭 층(110)이 제1 전극(102) 및 제2 전극(104) 보다 상대적으로 더 크다는 것을 나타내도록 점선들로 도시되며 따라서 스위칭 층(110)의 단지 일부만이 도 1에서 도시되었다. 다른 실시예들에서, 스위칭 층(110)은 제1 전극(102) 및 제2 전극(104)보다 상대적으로 작거나 대략적으로 그들과 동일한 폭을 갖는다. 스위칭 층(110)은 그 스위칭 층(110) 내에 전도 채널(120)의 형성을 촉진하는 스위칭 물질들의 조성(112)을 포함한다.
실시예에 따르면, 스위칭 물질(112)은 제1 전극(102)을 형성하기 위해 사용된 것과 동일한 금속 및 비금속 물질의 조성을 포함한다. 비금속 물질은, 예컨대, 산소(O), 질소(N), 탄소(C), 황(S), 인(P), 염소(Cl) 등을 포함할 수 있다. 특정 예에 따르면, 스위칭 물질들(112)은 탄탈륨 및 산소의 조성을 포함한다. 다른 예들에 따르면, 스위칭 물질들(12)은 산화 이트륨, 산화 코발트, 산화 에르븀, 산화 스칸듐 등과 같은 다른 조성들을 포함한다. 추가적인 예들에 따르면, 스위칭 물질들(112)은 이산화 티타늄(TiO2), 또는 산화 니켈, 산화 아연, 산화 하프늄, 산화 지르코늄 등과 같은 다른 산화물 종들을 포함한다. 스위칭 물질(112)은 또한 삼원(ternary) 또는 사원(quaternary) 산화물, 또는 STO, PCMO 등과 같은 다른 복합 산화물들로 형성될 수 있다. 스위칭 물질(112)은 또한 질화물들 및/또는 황화물들로 형성될 수도 있다.
스위칭 물질(112)을 형성하는 물질들의 조성은, 형성 동작 동안 전도 채널(120)이 형성될 가능성이 있는 임의의 적절한 물질들을 포함할 수 있다. 더 상세하게는, 예컨대 스위칭 물질들의 조성이 그 형성 동작 동안 산소 이송(oxygen transport)을 통해 서로 반응하도록 선택될 수 있다. 따라서 스위칭 물질(112)을 형성하는 물질들의 조성은 그 물질이 서로 상호작용하는 방법에 기초하여 선택될 수 있다. 이 선택은 이하에서 더 상세히 논의되는 바와 같이 서로에 관하여 그 물질들의 상호작용들을 도시하는 상평형도에 포함된 정보에 기초할 수도 있다.
도 1에 또한 도시된 바와 같이, 전도 채널(120)은 제1 전극(102)과 제2 전극(104) 사이의 접합에서 스위칭 층(110) 내에 형성된다. 비록 단일 전도 채널(120)이 도 1에 도시되었지만, 복수의 전도 채널들(120)이 그 접합에서 스위칭 층(110) 내에 형성될 수 있다. 전도 채널(120)은 스위칭 층(110)을 통해 형성 전압을 인가함으로서 야기되는 스위칭 층(112)내의 국부화된 원자 변형을 통해 형성되도록 구성된다. 그 형성 프로세스 동안 스위칭 물질(112)이 TaO2를 포함하는 특정 예로서, TaO2 층은 Ta2O5 및 Ta(O) 로 분해될 것이다. Ta(O) 상은 Ta 와 산소 고용체이고, 이것은 전도 채널들(120)로서 작용한다. Ta2O5 상은 전도 채널(120)을 호스팅(host)하는 기질(matrix)로서 작용하는 절연성 상(insulating phase)이다. Ta(O) 전도 채널들(120)은 전계의 편광성에 따라 전계의 적용 하에서 Ta2O5 기질 내에서 성장하거나 작아지며, 온(ON) 및 오프(OFF) 스위칭을 초래한다. 하나 이상의 전도 채널들(120)은 환원된 TaO2-x 를 포함하는 영역들 내에서 형성되도록 구성되고 이들 전도 채널(들)(120)은 멤리스터(100)에서 후속 스위칭을 맡는다.
스위칭 동작 동안에, 산소 원자들은 전도 채널(들)(120) 내부의 갭(122)을 개방하거나 폐쇄하기 위해 전도 채널(들)(120)을 통해 전도되는 전계 내에서 이동하도록 구성되며, 이것은 멤리스터(100)가 온 상태에 있는지 또는 오프 상태에 있는지 여부를 결정하도록 판독될 수 있다.
전도 채널(들)(120)은 멤리스터(100)의 활성 영역으로서 본 명세서에서 지칭된다. 이에 관하여, 전도 채널(들)(120)의 전도성은 제1 전극(102) 및 제2 전극(104)를 가로질러 상이한 바이어스들을 인가함으로서 변조될 수 있다. 따라서, 멤리스터(100)는 제1 전극(102) 및 제2 전극(104)을 가로질러 인가된 바이어스에 기초하여 재구성될 수 있다. 그러나, 다른 예들에서, 스위칭 층(110)은 한번 구성가능하도록 형성된다.
도 2를 이제 참조하면, 본 발명의 실시예에 따라 도 1에 도시된 복수의 멤리스터들(100)을 이용하는 크로스바 어레이(200)의 투시도가 도시된다. 도 2에 도시된 크로스바 어레이(200)가 부가적인 컴포넌트들을 포함할 수 있으며 본 명세서에서 설명된 컴포넌트들 중 일부가 크로스바 어레이(200)의 범위를 이탈하지 않으면서 제거 및/또는 변형될 수 있다는 것이 이해되어져야 한다.
도 2에 도시된 바와 같이, 대략적으로 평행한 제1 전극들(102)의 제1 층(210)이 대략적으로 평행한 제2 전극들(104)의 제2 층(220) 위에 놓인다. 비록 층들 사이의 배향 각이 상이할 수 있지만, 제2 층(220)의 제2 전극들(104)은 제1 층(210)의 제1 전극들(102)에 대하여 그 배향에 있어서 대략 수직이다. 두 층들(210, 220)은 격자형 또는 크로스바를 형성하며, 제2 층(220)의 각 제2 전극(104)이 제1 층(210)의 모든 제1 전극들(102) 위에 놓이고 각 접합들에서 제1 층(21)의 각각의 제1 전극(102)과 인접한 콘택트가 되어 있고, 각 접합들은 제1 전극들 및 제2 전극들(102, 104) 중 두 개 사이의 최근접한 콘택트를 나타낸다. 크로스바 어레이(200)는 애플리케이션에 따라서 마이크론-스케일, 서브마이크론-스케일, 또는 나노-스케일 전극들(102, 104)로부터 제조될 수 있다.
도 2에 또한 도시된 바와 같이, 스위칭 층(110)은 제1 층(210)과 제2 층(220) 사이에서 연장된다. 본 명세서의 이하에서 더 상세히 논의되는 바와 같이, 각 전도 채널들(120)(도 1 및 도 3)은 열적 형성 프로세스 동안에 동시에 멤리스터들(100) 중 복수의 멤리스터들에서 형성된다.
제1 전극(102) 및 제2 전극(104)이 도 1 및 도 2에서 직사각형 단면들을 구비하도록 도시되어 있지만, 제1 전극(102) 및/또는 제2 전극(104)은 원형, 타원형, 육각형, 삼각형, 사다리꼴 등과 같은 다른 단면 형태들을 가질 수도 있다.
이제 도 3을 참조하면, 예에 따라서, 한 쌍의 멤리스터들(310, 320)의 단면 측면도(300)가 도시되어 있다. 여기에서 도시된 바와 같이, 제1 멤리스터(310)는 제1 전극(102)과 제2 전극(104) 사이의 접합에 형성되는 "온" 전도 채널을 구비하도록 도시된다. 전도 채널(312)이 제1 전극(102)으로부터 제2 전극(104)로 연장되거나 매우 작은 갭이 전도 채널(120)의 팁과 제1 전극(102) 사이에 형성되기 때문에 전도 채널(312)은 "온"이 되도록 구성되고, 그에 따라서 제1 멤리스터(310)의 제1 전극(102)과 제2 전극(104) 사이에 공급된 전기 에너지에 대한 상대적으로 낮은 저항이 존재한다.
도 3에 또한 도시된 바와 같이, 제2 멤리스터(320)는 제2 멤리스터(320)의 제1 전극(102)과 제2 전극(104) 사이의 접합에 형성된 "오프" 전도 채널(322)을 구비하도록 도시된다. 전도 채널(322)이 제1 전극(102)으로부터 제2 전극(104)로 연장되지 않거나 더 큰 갭이 전도 채널(120)의 팁과 제1 전극(102) 사이에 형성되기 때문에 전도 채널(322)은 "오프"가 되도록 구성된다. 이에 관하여, 갭(122)이 전도 채널(322)에 존재하는 것으로 도시되고 그에 따라서 제1 멤리스터(310)의 제1 전극(102)과 제2 전극(104) 사이에서 보다 제2 멤리스터(320)의 제1 전극(102)과 제2 전극(104) 사이에 공급된 전기 에너지에 상대적으로 더 높은 저항이 존재한다.
도 1 내지 도 3에서 도시된 멤리스터들(100, 300)은 도 1 내지 도 3에서 도시된 것들로부터 대안적인 구성들을 가질 수 있다. 예를 들어, 기능적인 층(도시되지 않음)이 스위칭 층(110)과 제2 전극(104) 사이에 삽입될 수 있으며, 그로 인해 제2 전극(104)은 특정 실시예들에서 스위칭 층(110)과 직접적으로 접촉되어 있지 않을 수도 있다. 다른 예들에서 처럼 도 4a 및 도 4b 에서 도시된 것과 같이, 멤리스터들(100, 300)은 도 1 내지 도 3에서 도시된 멤리스터들(100, 300)에 비교되는 바와 같이, 하나 이상의 부가적인 스위칭 층들(100) 사이에 위치된 하나 이상의 중간 층들(420)을 포함할 수도 있다. 명확하게 도시되지는 않았지만, 도 4a 및 도 4b 에서 도시된 멤리스터들(400, 410) 중 임의의 멤리스터는 도 2에서 도시된 크로스바 어레이(200)에서 멤리스터들(100)로서 실행될 수 있다.
도 4a 에서 도시된 바와 같이, 멤리스터(400)는 제1 전극(102), 한 쌍의 스위칭 층들(110), 한 쌍의 스위칭 층들(110) 사이에 배치된 중간 층(420), 및 스위칭 층들(110) 중 한 층 위에 배치된 제2 전극(104)을 포함하도록 도시된다. 더 상세하게는, 중간 층(420)이 스위칭 층들(110) 사이에 위치되며, 스위칭 층들은 제1 전극(102)과 제2 전극(104) 사이에 위치된다. 도 4b 에 도시된 바와 같이, 멤리스터(410)는 제1 전극(102)과 제2 전극(104) 사이에 위치된 세 개의 중간 층들(420) 및 네 개의 스위칭 층들(10)을 포함하도록 도시된다. 비록 특정 수의 중간 충들(420) 및 스위칭 층들(110)이 도 4b 에서 도시되었지만, 멤리스터(410)가 제1 전극(102)과 제2 전극(104) 사이에 위치된 임의의 적절한 수의 중간 층들(420) 및 스위칭 층들(110)을 포함할 수 있다는 것이 확실히 이해되어져야 한다.
실시예에 따르면, 중간 층(들)(420)은 제1 전극(102)에 관하여 이상에서 논의된 금속들 중 임의의 금속과 같은 금속을 포함한다. 이에 관하여, 중간 층(들)(420)은 일반적으로, 멤리스터 내에 몇몇의 금속/산화물 콘택트를 도입함으로서 멤리스터의 I-V 곡선들(예컨대, 도 7에 도시된 바와 같음)에서 비선형성을 생성하도록 동작한다. 중간 층(들)(420)이 스위칭 층들(110)의 금속 원소와 동일한 물질로 형성되는 경우들에서, 중간 층(들)(420)은 또한 스위칭 층들(110)을 위한 이동성 도펀트 저장소로서 작용한다.
이제 도 5를 참조하면, 실시예에 따라서, 멤리스터(100, 300)를 제조하는 방법(500)의 순서도가 도시된다. 도 5에 도시된 방법(500)은 부가적인 단계들을 포함할 수 있으며 본 명세서에서 설명된 단계들 중 일부가 방법(500)의 범위로부터 이탈하지 않으면서 제거되거나 및/또는 변형될 수 있다. 예를 들어, 비록 제1 전극(102)이 제2 전극(104) 전에 제공되는 것처럼 설명되지만, 제2 전극(104)이 그 방법(500)의 범위를 이탈하지 않으면서 제1 전극(102) 전에 제공될 수 있다.
단계 502에서, 제1 금속으로 형성된 적어도 하나의 제1 전극(102)이 제공된다. 제1 전극(들)(102)이 화학 기상 증착, 스퍼터링, 에칭, 리소그래피 등과 같은 임의의 적절한 형성 프로세스를 통해 제공될 수 있다. 부가적으로, 그 방법(500)이 크로스-바 어레이(200)를 형성하도록 수행될 때, 복수의 제1 전극들(102)이, 예컨대 도 2에서 도시되는 바와 같이, 제1 전극들(102)의 제1 층(210)으로서 제공될 수 있다. 이상에서 논의된 바와 같이, 제1 금속은, 예컨대 탄탈륨(Ta), 하프늄(Hf), 이트륨(Y), 코발트(Co), 에르븀(Er), 스칸듐(Sc), 등을 포함할 수 있다.
단계 504에서, 스위칭 층(110)은 제1 전극(102)의 제1 금속을 포함하는 제1 물질과 제2 비금속 물질의 조합으로 형성된 스위칭 층(110)이 제1 전극(들)(102)에 제공된다. 예에 따라서, 스위칭 층(110)으로 형성된 물질들이 스위칭 층(110)을 형성하기 위해 예컨대 스퍼터링, 펄스 레이저 증착, 원자 층 증착, 등을 통하여, 함께 증착된다. 다른 예에 따르면, 제1 금속 물질 및 제2 비금속 물질이, 제1 전극(들)(102) 상에 물질들의 조성의 증착 전에 스위칭 물질(112) 내부로 배치된다. 다른 예에 따르면, 제1 금속 물질 및 제2 비금속 물질을 포함하는 스위칭 물질(112)이 전극(들)(102) 상에 성장된다. 이 예에서, 스위칭 물질(112)은 예컨대 기상, 액상 또는 고상 전구체들으로부터 금속 촉매된 성장, 화학 용액으로부터의 성장, 스핀 코팅, 또는 고체 소스로부터 기화된 물질의 급속 증착의 사용을 통해 성장될 수 있다. 추가적인 예에 따르면, 스위칭 물질(112)은, 어닐링(annealing) 또는 국부화된 줄 열(localized joule heat)에 의해 가열시 두 개의 상들로 분해되는 준안정 상태(metastable phase)으로부터 상 분해에 의해 형성된다. 두 개의 상들 중 하나는 전도성 상(conducting phase)이고 전도 채널들(120)로서 작용하며, 다른 상은 전도 채널들(120)을 호스팅하는 기질로서 작용하는 절연성 상이다. 스위칭 물질들을 선택하는 기준은, (1) 전도 채널들(120)을 형성하는 물질(들)이 전도 채널들(120)을 호스팅하는 기질의 물질(들)과 열역학적 평형에 있고; (2) 산소로 제1 전극(102) 및 전도 채널들(120)을 형성하는 제1 금속이 상온에서 적어도 미리정해진 양의 산소 용해도를 갖는 것이 요구되는 것이다. 한 예에서, 산소 용해도는 상온에서 1% 보다 크다.
임의의 고려에서, 스위칭 층(110)을 형성하는 조성에 함유된 제1 금속 물질 및 제2 비금속 물질의 양은, 제1 금속 물질이 제2 비금속 물질과 실질적으로 미리정해진 방식으로 반응하는 공지된 조성 비율에 기초하여 선택될 수 있다. 더 상세하게는, 예를 들어, 조성 비율들이, 두 물질들의 조성이 상대적으로 긴 기간의 평형 상태를 가지고 두 개의 안정 상들을 가지도록 선택될 수 있다. 예에 따르면, 제1 금속 물질과 제2 비금속 물질의 퍼센티지는 제1 금속 물질과 제2 비금속 물질의 상평형도로부터 선택될 수 있다. 적절한 상평형도(600)의 예가 도 6에 도시된다.
상평형도(600)는 상이한 조성 및 상이한 온도들에서 탄탈륨(Ta) 및 산소(O)를 함유하는 상들을 예시한다. 도시된 바와 같이, Ta(O) 및 (αTa2O5)로서 열거되는 두 개의 안정 상들이 존재한다. 따라서 Ta(O)로 형성된 전도 채널들(120)은 기질(Ta2O5)과 평형에 있다. 작은 양의 전도 채널 상을 가진 많은 양의 기질 상(matrix phase)을 보장하기 위해 상 분해(phase decomposition) 전에 스위칭 층의 평균 조성이 상평형도에서 선택될 수 있다. 한 예에서, 평균 조성은 67% 산소와 33% 탄탈륨이다.
단계 504 후에, 스위칭 층(110)의 최상부 표면은 상대적으로 매끄러운 표면을 생성하기 위해, 예컨대 화학-기계적 폴리싱에 의해 평탄화될 수 있다.
단계 506 에서, 적어도 하나의 제2 전극(104)이 스위칭 층(110) 상에 형성된다. 하나 이상의 제2 전극들(104)이 전자빔 증발(E-beam evaporation), 화학 기상 증착, 스퍼터링, 원자 층 증착, 에칭, (임프린트) 리소그래피, 등과 같은 형성 프로세스를 통해 제공될 수 있다. 부가적으로, 본 명세서에서 이상에서 더 상세히 논의된 바와 같이, 제2 전극(들)(104)은 제1 전극(들)(102) 및 스위칭 층(110) 에 포함된 제1 금속과 상이한 물질을 포함한다.
단계 508 에서, 적어도 하나의 전도성 채널(120)이 적어도 하나의 스위칭 층(110)에 형성된다. 예에 따라서, 적어도 하나의 전도 채널(120)이 바로 제1 스위칭 동작을 통해 형성된다. 더 상세하게는, 예를 들어, 멤리스터(100)의 온-오프 동작 동안 사용된 전압 레벨 부근의 상대적으로 낮은 전압이 적어도 하나의 전도 채널들(120)을 형성하는 데 사용되며, 하나 이상의 전도 채널들(120)이 제1 전극(들)(102) 및 제2 전극(들)(104)의 하나 이상의 접합들에서 형성되도록 야기하기 위해 제1 전극(들)(102), 스위칭 층(110), 및 제2 전극들(104) 상에 인가된다. 이상에서 논의된 바와 같이, 스위칭 층(110)에 전압을 인가하는 것은 화학 반응이 스위칭 층(112) 내에 물질들의 조성 사이에서 발생하도록 야기하며, 이것은 스위칭 층(110) 내에 전도 채널(들)(120)을 형성하는 것을 초래하도록 설계된다.
비록 단계 508이 제2 전극(들)(104)이 제공된 후에 수행되는 것으로 설명되었지만, 제2 전극들(들)(104)이 제공되기 전에 어닐링 동작이 수행될 수 있다는 것이 이해되어져야 한다. 부가적으로, 도 5에는 명백하게 도시되지는 않았지만, 방법(500)은 도 4a 및 도 4b 에 관하여 이상에서 논의된 바와 같이 멤리스터에 하나 이상의 중간 층들(420) 및 하나 이상의 제2 스위칭 층들(110)을 제공하기 위한 하나 이상의 부가적인 단계들을 포함할 수 있다.
방법(500)의 실행을 통해, 전기주조 동작이 전도 채널들(120)을 형성하기 위해 실행되어야 하는 조건 없이 전도 채널들(120)이 하나 이상의 멤리스터들(100) 사이의 스위칭 층(110)에 형성될 수 있다. 복수의 멤리스터들(100)에 전도 채널들(120)을 형성하기 위해 방법(500)이 이용되는 경우들에서, 방법(500)은 또한 멤리스터들(100)에 전도 채널들(120)을 동시에 형성하기 위해 수행될 수도 있다.
실험적 결과들
도 7은, 전류 대 인가 전압, 예컨대 IV 곡선으로서 제공된, 이상에서 논의된 실시예들에 따라서 형성된 멤리스터(100)의 동작 특성들의 그래프(700)를 도시한다. x 축, 또는 수평 축은 멤리스터(100)에 인가된 볼트의 디바이스 전압, 예컨대 제1 전극 및/또는 제2 전극(102, 104)를 도시한다. y 축, 또는 수직축은 스위칭 층(110)을 통해 흐르는 암페어의 전류를 도시한다. 도시된 바와 같이, 그래프(700)는, 멤리스터(100)가 상대적으로 낮은 저항 상태에 있는 온 상태와 멤리스터(100)가 상대적으로 높은 저항 상태에 있는 오프 상태를 도시한다. 그래프(700)는 또한 전도 채널(120) 형성 동작 동안의 전압 및 전류를 도시한다. 언급된 바와 같이, 전도 채널(120)을 형성하기 위해 필요한 전압은 온 상태와 오프 상태를 위한 전압들과 유사하다. 따라서, 본 명세서에서 개시된 멤리스터는 전기주조 없는 멤리스터(electroforming free memristor)가 되도록 고려된다.
도 8은 탄탈륨을 포함하는 제1 전극(102), 백금을 포함하는 제2 전극(104), 및 산화 탄탈륨에 형성되는 스위칭 층으로 형성된 멤리스터(100)로부터 야기된 첫번째 120억 회 스위칭 사이클들을 도시한다. 도시된 바와 같이, 첫번째 120 억 회 스위칭 사이클들 동안, 온 상태(상부 데이터 포인트들) 및 오프 상태(하부 데이터 포인트들)를 위한 저항 레벨들 사이에 한정적이고 반복가능한 차이들이 존재한다. 이 결과들은, 본 명세서에서 개시된 멤리스터(100)가 상이한 구성들을 구비한 이전 멤리스터들과 비교할 때 상대적으로 높은 레벨의 내구성을 갖는다는 것을 나타낸다.
본 명세서에서 설명되고 예시된 것들은 본 발명의 변형예들 중 일부에 따른 실시예이다. 본 명세서에서 사용된 용어들, 설명들, 및 도면들은 예시로서 제시된 것이며 제한들로 의도된 것이 아니다. 본 발명에서 통상의 지식을 가진 자는, 본 발명의 취지와 범위 내에서 다수의 변형예들이 가능하며, 본 발명의 취지 및 범위는 이하의 청구범위 및 그 등가물들에 의해 정의되도록 의도되었고, 모든 용어들은 다르게 지시되지 않는다면 가장 광범위하게 의도된 것이라는 것을 인지할 것이다.

Claims (15)

  1. 제1 금속으로 형성된 제1 전극(102);
    상기 제1 금속과 상이한 물질을 포함하는 제2 물질로 형성된 제2 전극(104); 및
    상기 제1 전극(102)과 상기 제2 전극(104) 사이에 위치되고, 상기 제1 금속과 제2 비금속 물질을 포함하는 제1 물질의 조성으로 형성되는 스위칭 층(110)으로서, 상기 스위칭 층(110)은 상기 제1 전극(102)의 제1 금속과 직접적으로 접촉되어 있고, 적어도 하나의 전도 채널(120)이 상기 제1 금속과 상기 제2 비금속 물질 사이의 상호작용으로부터 상기 스위칭 층내에 형성되도록 구성되는, 상기 스위칭 층(110)
    을 포함하는 멤리스터(100).
  2. 제1항에 있어서,
    상기 제1 금속은 탄탈륨을 포함하고, 상기 비금속 물질은 산소를 포함하는, 멤리스터(100).
  3. 제1항에 있어서,
    상기 제1 금속은 탄탈륨(Ta), 하프늄(Hf), 이트륨(Y), 코발트(Co), 에르븀(Er), 스칸듐(Sc), 및 그들의 조합들로 구성된 그룹으로부터 선택된 금속을 포함하는, 멤리스터(100).
  4. 제1항에 있어서,
    상기 제2 비금속 물질은 산소, 질소, 탄소, 황, 인, 및 염소로 구성된 그룹으로부터 선택된 물질을 포함하는, 멤리스터(100).
  5. 제1항에 있어서,
    상기 제1 금속 및 상기 제2 비금속 물질은:
    (a) 적어도 하나의 전도 채널(120)을 형성하는 상기 하나 이상의 물질들이 상기 적어도 하나의 전도 채널(120)을 호스팅하는 기질(matrix)을 형성하는 하나 이상의 물질들과 열역학적 평형에 있고;
    (b) 산소를 가지고 제1 전극(102) 및 상기 적어도 하나의 전도 채널(120)을 형성하는 제1 금속이 상온에서 미리정해진 양의 산소 용해도를 가지는,
    조건들을 만족하는, 멤리스터(100).
  6. 제1항에 있어서,
    상기 제1 전극(102)과 상기 제2 전극(104) 사이에 위치되고 금속 물질로 형성되는 적어도 하나의 중간 층(420); 및
    상기 적어도 하나의 중간 층(420)과 상기 제2 전극(104) 사이에 위치된 적어도 하나의 제2 스위칭 층(110)
    을 더 포함하는, 멤리스터(100).
  7. 제6항에 있어서,
    상기 적어도 하나의 중간 층(420)은 상기 제1 금속으로 형성되는, 멤리스터(100).
  8. 제1 금속으로 형성된 제1 전극(102)을 제공하는 단계(502);
    상기 제1 전극(102) 상에 상기 제1 금속 및 제2 비금속 물질을 포함하는 제1 물질의 조성으로 형성되고 상기 제1 전극(102)과 직접적으로 접촉하고 있는 스위칭 층(110)을 제공하는 단계(504);
    상기 스위칭 층(110) 위에, 상기 제1 금속과 상이한 물질을 포함하는 제2 물질로 형성된 제2 전극(104)을 제공하는 단계(506); 및
    상기 제1 금속과 상기 제2 비금속 물질 사이의 상호작용을 통해 상기 스위칭 층(110) 내에 적어도 하나의 전도 채널(120)을 형성하는 단계(508)
    를 포함하는, 멤리스터(100) 제조 방법(500).
  9. 제8항에 있어서,
    (a) 상기 적어도 하나의 전도 채널을 형성하는 하나 이상의 물질들이 상기 적어도 하나의 전도 채널을 호스팅하는 기질을 형성하는 하나 이상의 물질과 열역학적 평형에 있고;
    (b) 산소를 가지고 상기 제1 전극 및 상기 적어도 하나의 전도 채널을 형성하는 제1 금속이 상온에서 미리정해진 양의 산소 용해도를 가지는,
    조건을 만족시킴으로서 상기 제1 금속 및 상기 제2 비금속 물질을 선택하는 단계를 더 포함하는, 멤리스터(100) 제조 방법(500).
  10. 제9항에 있어서,
    상기 제1 금속 및 상기 제2 비금속 물질의 조성을 선택함에 있어서 상이한 조성들로 상기 제1 금속과 상기 제2 비금속 물질 사이의 상호작용들을 도시하는 상평형도를 실행하는 단계를 더 포함하는, 멤리스터(100) 제조 방법(500).
  11. 제8항에 있어서,
    상기 제1 금속은 탄탈륨을 포함하고 상기 비금속 물질은 산소를 포함하는, 멤리스터(100) 제조 방법(500).
  12. 제8항에 있어서,
    상기 제1 금속은 탄탈륨(Ta), 하프늄(Hf), 이트륨(Y), 코발트(Co), 에르븀(Er), 스칸듐(Sc), 및 그들의 조합들로 구성되는 그룹으로부터 선택된 금속을 포함하는, 멤리스터(100) 제조 방법(500).
  13. 제8항에 있어서,
    상기 제1 전극(102)과 상기 제2 전극(104) 사이에 위치되고 금속 물질로 형성되는 적어도 하나의 중간 층(420)을 제공하는 단계; 및
    상기 적어도 하나의 중간 층(420)과 상기 제2 전극(104) 사이에 적어도 하나의 제2 스위칭 층(110)을 제공하는 단계
    를 더 포함하는, 멤리스터(100) 제조 방법(500).
  14. 복수의 멤리스터들(100)을 포함하는 크로스바 어레이(200)로서,
    상기 멤리스터들 각각은:
    제1 금속으로 형성된 제1 전극(102);
    상기 제1 금속과 상이한 물질을 포함하는 제2 물질로 형성된 제2 전극(104); 및
    상기 제1 전극(102)과 상기 제2 전극(103) 사이에 위치되고 상기 제1 금속 및 제2 비금속 물질을 포함하는 제1 물질의 조성으로 형성된 스위칭 층(110)으로서, 상기 스위칭 층(110)은 상기 제1 전극(102)의 제1 금속과 직접적으로 접촉하고 있으며, 상기 제1 금속과 상기 제2 비금속 물질 사이의 상호작용으로부터 상기 스위칭 층(110) 내에 적어도 하나의 전도 채널(120)이 형성되도록 구성되는, 상기 스위칭 층(110)
    으로 형성되는, 크로스바 어레이(200).
  15. 제14항에 있어서,
    상기 제1 금속은 탄탈륨을 포함하고 상기 비금속 물질은 산소를 포함하는, 크로스바 어레이(200).
KR1020137009542A 2010-09-27 2010-09-27 긴 내구성의 멤리스터들을 위한 디바이스 구조 KR101474812B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/050381 WO2012044276A1 (en) 2010-09-27 2010-09-27 Device structure for long endurance memristors

Publications (2)

Publication Number Publication Date
KR20130061743A true KR20130061743A (ko) 2013-06-11
KR101474812B1 KR101474812B1 (ko) 2014-12-19

Family

ID=45893458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009542A KR101474812B1 (ko) 2010-09-27 2010-09-27 긴 내구성의 멤리스터들을 위한 디바이스 구조

Country Status (6)

Country Link
US (1) US8872153B2 (ko)
EP (1) EP2622664A1 (ko)
JP (1) JP5796079B2 (ko)
KR (1) KR101474812B1 (ko)
CN (1) CN103180949B (ko)
WO (1) WO2012044276A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011793A (ko) * 2012-04-25 2015-02-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 비선형 멤리스터
KR20210151331A (ko) 2020-06-05 2021-12-14 국민대학교산학협력단 멤리스터 소자 및 이를 이용한 컴퓨팅 장치
KR20210158006A (ko) 2020-06-23 2021-12-30 국민대학교산학협력단 멤리스터 소자의 모델링 방법 및 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082533B2 (en) * 2011-10-21 2015-07-14 Hewlett-Packard Development Company, L.P. Memristive element based on hetero-junction oxide
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
RU2524415C1 (ru) * 2013-04-18 2014-07-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Мемристор на основе смешанного оксида металлов
WO2015167468A1 (en) 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
US9889659B2 (en) 2014-07-29 2018-02-13 Hewlett-Packard Development Company, L.P. Printhead with a memristor
EP3213348B1 (en) * 2014-09-30 2019-07-03 Hewlett-Packard Development Company, L.P. Memristors with oxide switching layers
WO2016068841A1 (en) * 2014-10-27 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with a number of high resistance ratio memristors
WO2016068833A1 (en) * 2014-10-27 2016-05-06 Hewlett-Packard Development Company, L.P. Head with a number of silicon nitride non-volatile memory devices
US9950520B2 (en) 2014-10-28 2018-04-24 Hewlett-Packard Development Company, L.P. Printhead having a number of single-dimensional memristor banks
WO2016068872A1 (en) * 2014-10-28 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with memristors having different structures
WO2016068912A1 (en) * 2014-10-29 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with a number of memristors and inverters
WO2016175744A1 (en) * 2015-04-27 2016-11-03 Hewlett Packard Enterprise Development Lp Memristive crossbar array having multi-selector memristor cells
KR101803740B1 (ko) 2016-01-11 2017-12-01 명지대학교 산학협력단 아날로그 멤리스터 및 멤캐패시터 특성을 갖는 전자소자와 그 제조방법
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
US11003981B2 (en) 2017-05-25 2021-05-11 International Business Machines Corporation Two-terminal metastable mixed-conductor memristive devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
WO2008075413A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US7629198B2 (en) 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7800094B2 (en) * 2007-06-11 2010-09-21 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR20090126530A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 저항성 메모리 소자
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
JP2010015662A (ja) 2008-07-07 2010-01-21 Panasonic Corp 抵抗変化型不揮発性記憶装置
JP5343440B2 (ja) 2008-08-01 2013-11-13 富士通セミコンダクター株式会社 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
US8431921B2 (en) * 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
WO2010082929A1 (en) * 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P Memristor with nanostructure electrodes
US8450711B2 (en) 2009-01-26 2013-05-28 Hewlett-Packard Development Company, L.P. Semiconductor memristor devices
US20110260134A1 (en) 2009-01-26 2011-10-27 Jianhua Yang Thermally Stable Nanoscale Switching Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011793A (ko) * 2012-04-25 2015-02-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 비선형 멤리스터
KR20210151331A (ko) 2020-06-05 2021-12-14 국민대학교산학협력단 멤리스터 소자 및 이를 이용한 컴퓨팅 장치
KR20210158006A (ko) 2020-06-23 2021-12-30 국민대학교산학협력단 멤리스터 소자의 모델링 방법 및 장치

Also Published As

Publication number Publication date
JP5796079B2 (ja) 2015-10-21
EP2622664A4 (en) 2013-08-07
WO2012044276A1 (en) 2012-04-05
US8872153B2 (en) 2014-10-28
KR101474812B1 (ko) 2014-12-19
CN103180949A (zh) 2013-06-26
EP2622664A1 (en) 2013-08-07
CN103180949B (zh) 2016-10-05
US20130175497A1 (en) 2013-07-11
JP2013543258A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
KR101474812B1 (ko) 긴 내구성의 멤리스터들을 위한 디바이스 구조
US8415652B2 (en) Memristors with a switching layer comprising a composite of multiple phases
US8530873B2 (en) Electroforming free memristor and method for fabricating thereof
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
US9178153B2 (en) Memristor structure with a dopant source
EP2842163B1 (en) Nonlinear memristors
EP2724372B1 (en) High-reliability high-speed memristor
KR101528572B1 (ko) 질화물계 멤리스터
JP5645837B2 (ja) 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法
Han et al. Reliable current changes with selectivity ratio above 109 observed in lightly doped zinc oxide films
US20110227022A1 (en) Memristor Having a Nanostructure Forming An Active Region
WO2011093891A1 (en) Memristor with controlled electrode grain size
Kwon et al. Controllable switching filaments prepared via tunable and well-defined single truncated conical nanopore structures for fast and scalable SiO x memory
US9508928B2 (en) Nanochannel array of nanowires for resistive memory devices
WO2013009316A1 (en) Memristors having mixed oxide phases
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
US20160028005A1 (en) Memristor structure with a dopant source
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
WO2016153516A1 (en) Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
Lata et al. Effect of TiW blocking layer and temperature annealing on resistive switching parameters of Hafnium oxide based CBRAM device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 4