CN103178827B - 防死锁电路 - Google Patents

防死锁电路 Download PDF

Info

Publication number
CN103178827B
CN103178827B CN201310060941.XA CN201310060941A CN103178827B CN 103178827 B CN103178827 B CN 103178827B CN 201310060941 A CN201310060941 A CN 201310060941A CN 103178827 B CN103178827 B CN 103178827B
Authority
CN
China
Prior art keywords
ldo
output
input
logic module
deadlock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310060941.XA
Other languages
English (en)
Other versions
CN103178827A (zh
Inventor
徐光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310060941.XA priority Critical patent/CN103178827B/zh
Publication of CN103178827A publication Critical patent/CN103178827A/zh
Application granted granted Critical
Publication of CN103178827B publication Critical patent/CN103178827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种防死锁电路，用于片上系统上电时保证LDO正确输出，包括：电平位移器，连接于数字逻辑电路，以获得该数字逻辑电路输出的睡眠控制信号，输出端接至组合逻辑模块的第一输入端；低电压检测电路，连接于LDO的输出端，以于检测到LDO的输出电压较低时，输出低电平至组合逻辑模块的第二输入端；以及组合逻辑模块，具有该第一输入端及该第二输入端，对该第一输入端及该第二输入端接收到的信号进行组合逻辑后，总是输出控制该LDO处于正常工作模式的工作模式控制信号，本发明通过在LDO中增加防死锁电路，使得LDO在上电时能保证LDO正确输出，防止LDO输出死锁现象的出现。

Description

防死锁电路
技术领域
本发明关于一种防死锁电路，特别是涉及一种上电时能保证LDO正确输出的防死锁电路。
背景技术
随着现代科技的发展，越来越多的市场需要应用低功耗的低压差线性稳压器(LowDropout Regulator，LDO)。很多时候，低压差线性稳压器需要两个工作模式：正常模式和睡眠模式。在正常模式下，LDO可以驱动大的负载电流，LDO功耗很大；在睡眠模式下，LDO处于待机状态，只能驱动较小的负载电流，功耗很低。
图1为现有技术中具有LDO和数字逻辑的片上系统(SOC)的系统电路图。如图1所示，在SOC(片上系统)中，LDO10连接系统电源VDDA，输出VDDD连接至数字逻辑电路11，数字逻辑电路11输出一个睡眠控制信号Sleep(VDDD)来决定LDO是工作在正常模式还是睡眠模式，具体来说，数字逻辑电路11输出睡眠控制信号Sleep(VDDD)至电平位移器101，电平位移器101在睡眠控制信号Sleep(VDDD)控制下输出工作模式控制信号SL(VDDA)，工作模式控制信号SL(VDDA)为0时控制LDO启动正常工作模式，工作模式控制信号SL(VDDA)经反相器INV1输出反相工作模式控制信号SLB(VDDA)，反相工作模式控制信号SLB(VDDA)为0时控制LDO启动睡眠模式，正常工作模式与睡眠模式均需带隙基准102提供基准。
在图1电路中，在系统电源VDDA上电时，睡眠控制信号Sleep(VDDD)因VDDD＝0(LDO尚未建立稳定输出)，从而数字逻辑电路11输出为低电平(“0”)，睡眠控制信号Sleep(VDDD)经电平位移器101，使得SL(VDDA)＝0，反相后，SLB(VDDA)＝VDDA，LDO10的正常工作模式启动而睡眠模式关闭，从而维持后续电路正常工作。
但是，上电时，VDDD的负载电流很大，VDDD还不够高，如果VDDD幅度比晶体管的阈值低，则电平位移器不工作，电平位移器处于模糊状态，此时很可能出现SL(VDDA)＝VDDA，反相后，SLB(VDDA)＝0，此时，LDO10的正常工作模式关闭，睡眠模式启动，而睡眠模式带负载能力很差，从而VDDD被限制在一个较低电压，即LDO输出死锁。
发明内容
为克服上述现有技术的问题，本发明的主要目的在于提供一种防死锁电路，其通过在LDO中增加防死锁电路，使得LDO在上电时能保证LDO正确输出，防止LDO输出死锁现象的出现。
为达上述及其它目的，本发明提出一种防死锁电路，用于片上系统上电时保证LDO正确输出，至少包括：
电平位移器，连接于该片上系统的数字逻辑电路，以获得该数字逻辑电路输出的睡眠控制信号，该睡眠控制信号经该电平位移器电平位移后，输出至组合逻辑模块的第一输入端；
低电压检测电路，连接于该片上系统之LDO的输出端，以于检测到LDO的输出电压较低时，输出低电平至组合逻辑模块的第二输入端；以及
组合逻辑模块，具有该第一输入端及该第二输入端，对该第一输入端及该第二输入端接收到的信号进行组合逻辑后，总是输出控制该LDO处于正常工作模式的工作模式控制信号。
进一步地，该低电压检测电路包括带隙基准、NMOS管、一电阻以及第一反相器，该NMOS管栅极接该LDO的输出电压，源极通过该电阻接地，漏极与该带隙基准连接，并接至该第一反相器的输入端，该第一反相器输出端接于该组合逻辑模块的第二输入端。
进一步地，该组合逻辑模块包括一与非门与第二反相器，该与非门的第一输入端接该电平位移器的输出端，第二输入端接该第一反相器的输出端，输出端输出反相工作模式控制信号，并接于该第二反相器的输入端，该第二反相器的输出端输出工作模式控制信号。
进一步地，系统上电时，该组合逻辑模块总是输出低电平的工作模式控制信号，控制该LDO处于正常工作模式。
进一步地，系统上电时，该组合逻辑模块总是输出高电平的反相工作模式控制信号，以使该LDO不会处于睡眠模式。
与现有技术相比，本发明一种防死锁电路通过低电压检测电路以于检测到LDO的输出电压为低时，输出低电平信号至组合逻辑模块，使得组合逻辑模块在上电时，输出控制LDO处于正常工作模式的工作模式控制信号，以控制LDO处于正常工作模式，同时，本发明于LDO的输出电压为高时，低电平的睡眠控制信号的通过电平位移器输出至组合逻辑模块，使得组合逻辑模块输出控制LDO处于正常工作模式的工作模式控制信号，控制LDO处于正常工作模式，本发明使得LDO在上电时，不论LDO的输出电压如何，均能保证LDO的正确输出，防止死锁现象的发生。
附图说明
图1为现有技术中具有LDO和数字逻辑的片上系统(SOC)的系统电路图；
图2为本发明一种防死锁电路的电路结构图；
图3为本发明中从很快上电(1us)到很慢上电(100ms)的仿真结果图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种防死锁电路的电路结构图。如图2所示，本发明一种防死锁电路，用于上电时保证LDO正确输出，至少包括：电平位移器201、低电压检测电路202以及组合逻辑模块203。
电平位移器201连接于片上系统(SOC)的数字逻辑电路，以获得数字逻辑电路输出的睡眠控制信号Sleep(VDDD)，睡眠控制信号Sleep(VDDD)经电平位移器位移后，输出至组合逻辑模块203的第一输入端；低电压检测电路202连接于片上系统(SOC)之LDO的输出端，以于检测到LDO的输出电压VDDD较低时，输出低电平至组合逻辑模块203的第二输入端；组合逻辑模块203，连接于电平位移器201及低电压检测电路202，以在组合逻辑模块203作用下，输出控制LDO处于正常工作模式的工作模式控制信号SL(VDDA)，以控制LDO处于正常工作模式。
具体来说，低电压检测电路202包括带隙基准301、NMOS管N1、电阻R1以及反相器IV1，NMOS管N1栅极接LDO的输出电压，源极通过电阻R1接地，漏极与带隙基准301连接，并接至反相器IV1的输入端，反相器IV1输出端接组合逻辑模块203的第二输入端。在本发明较佳实施例中，组合逻辑模块包括一与非门NAND1及反相器IV2，与非门NAND1的第一输入端接电平位移器201的输出端，第二输入端接低电压检测电路202的反相器IV1的输出端，与非门NAND1的输出端输出反相工作模式控制信号SLB(VDDA)，并接于反相器IV2的输入端，反相器IV2的输出端输出工作模式控制信号SL(VDDA)。
在本发明中，当VDDD较低时，例如小于Vth+i*R(Vth为N1阈值电压，i为从带隙基准来的偏置电流，R为漏极电阻)，则NMOS管N1截止，N1之漏极电压为高，经反相器IV1反相后，节点A电压VA＝0，经与非门NAND1后输出SLB(VDDA)＝VDDA(高)，经反相器IV2反相后得到SL(VDDA)＝0，从而控制LDO处于正常工作模式。
当VDDD足够高时，电平位移器201可正常工作，则上电时，因Sleep(VDDD)＝0，从而电平位移器201输出节点B电压VB＝0，此时，不管节点A的电压VA为何，与非门NAND1输出为SLB(VDDA)＝VDDA，经反相器IV2反相后得到SL(VDDA)＝0，从而控制LDO处于正常工作模式。
这样，不论VDDD电压如何，上电时LDO永远不会处于睡眠模式，则LDO在上电时能正常工作，从而消除了上电时可能的死锁问题。
图3为本发明中从很快上电(1us)到很慢上电(100ms)的仿真结果图。从图3可以看出，本发明从很快上电(1us)(左图示)到很慢上电(100ms)(右图示)，均未出现死锁问题，即输出稳定。
可见，本发明一种防死锁电路通过低电压检测电路以于检测到LDO的输出电压为低时，输出低电平信号至组合逻辑模块，使得组合逻辑模块在上电时，输出控制LDO处于正常工作模式的工作模式控制信号，以控制LDO处于正常工作模式，同时，本发明于LDO的输出电压为高时，低电平的睡眠控制信号的通过电平位移器输出至组合逻辑模块，使得组合逻辑模块输出控制LDO处于正常工作模式的工作模式控制信号，控制LDO处于正常工作模式，本发明使得LDO在上电时，不论LDO的输出电压如何，均能保证LDO的正确输出，防止死锁现象的发生。本发明特别适合于低功耗低压差应用场合。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (4)

1.一种防死锁电路，用于片上系统上电时保证LDO正确输出，至少包括：
电平位移器，连接于该片上系统的数字逻辑电路，以获得该数字逻辑电路输出的睡眠控制信号，该睡眠控制信号经该电平位移器电平位移后，输出至组合逻辑模块的第一输入端；
低电压检测电路，连接于该片上系统之LDO的输出端，该低电压检测电路包括带隙基准、NMOS管、一电阻以及第一反相器，该NMOS管栅极接该LDO的输出电压，源极通过该电阻接地，漏极与该带隙基准连接，并接至该第一反相器的输入端，该第一反相器输出端接于组合逻辑模块的第二输入端，以于检测到LDO的输出电压小于Vth+i*R时，Vth为NMOS管的阈值电压，i为带隙基准的偏置电流，R为NMOS管的漏极电阻，输出低电平至组合逻辑模块的第二输入端；以及
组合逻辑模块，具有该第一输入端及该第二输入端，对该第一输入端及该第二输入端接收到的信号进行组合逻辑后，总是输出控制该LDO处于正常工作模式的工作模式控制信号。
2.如权利要求1所述的一种防死锁电路，其特征在于：该组合逻辑模块包括一与非门与第二反相器，该与非门的第一输入端接该电平位移器的输出端，第二输入端接该第一反相器的输出端，输出端输出反相工作模式控制信号，并接于该第二反相器的输入端，该第二反相器的输出端输出工作模式控制信号。
3.如权利要求2所述的一种防死锁电路，其特征在于：系统上电时，该组合逻辑模块总是输出低电平的工作模式控制信号，控制该LDO处于正常工作模式。
4.如权利要求3所述的一种防死锁电路，其特征在于：系统上电时，该组合逻辑模块总是输出高电平的反相工作模式控制信号，以使该LDO不会处于睡眠模式。
CN201310060941.XA 2013-02-26 2013-02-26 防死锁电路 Active CN103178827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310060941.XA CN103178827B (zh) 2013-02-26 2013-02-26 防死锁电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310060941.XA CN103178827B (zh) 2013-02-26 2013-02-26 防死锁电路

Publications (2)

Publication Number Publication Date
CN103178827A CN103178827A (zh) 2013-06-26
CN103178827B true CN103178827B (zh) 2017-06-16

Family

ID=48638476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310060941.XA Active CN103178827B (zh) 2013-02-26 2013-02-26 防死锁电路

Country Status (1)

Country Link
CN (1) CN103178827B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588638B (zh) * 2015-11-09 2017-06-21 智原科技股份有限公司 電壓調整器的防鎖死電路及其相關電源系統
CN115940920A (zh) * 2021-08-24 2023-04-07 深圳英集芯科技股份有限公司 一种电平移位电路和相关电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299157A (zh) * 2008-06-16 2008-11-05 那微微电子科技（上海）有限公司 低压差线性稳压器的关断控制电路
CN201917840U (zh) * 2011-01-20 2011-08-03 深圳市斯尔顿科技有限公司 一种电压调节器
US8120390B1 (en) * 2009-03-19 2012-02-21 Qualcomm Atheros, Inc. Configurable low drop out regulator circuit
CN202711110U (zh) * 2012-06-14 2013-01-30 武汉凌控自动化技术有限公司 一种低成本的上电时序控制电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299157A (zh) * 2008-06-16 2008-11-05 那微微电子科技（上海）有限公司 低压差线性稳压器的关断控制电路
US8120390B1 (en) * 2009-03-19 2012-02-21 Qualcomm Atheros, Inc. Configurable low drop out regulator circuit
CN201917840U (zh) * 2011-01-20 2011-08-03 深圳市斯尔顿科技有限公司 一种电压调节器
CN202711110U (zh) * 2012-06-14 2013-01-30 武汉凌控自动化技术有限公司 一种低成本的上电时序控制电路

Also Published As

Publication number Publication date
CN103178827A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN104184308B (zh) 半导体集成电路及其动作方法
CN103259521B (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
CN104571242B (zh) 电压调节器
CN103716034A (zh) 一种芯片引脚复用电路
CN105794111B (zh) 在加电和断电序列期间控制电流
CN107544613A (zh) 一种基于fvf控制的ldo电路
CN103178827B (zh) 防死锁电路
CN107390758B (zh) 低电压带隙基准源电路
CN106200755A (zh) 一种电流最大值的电流模电路
JP6601824B2 (ja) Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体
CN103018588B (zh) 一种低功耗抗干扰的三态输入检测电路
CN106774584B (zh) 一种电流模电流最小值电路
CN203675086U (zh) 一种芯片引脚复用电路
CN105790566A (zh) 具有电源管理芯片的电源的辅助电路
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN107908220A (zh) 一种适用于宽电源电压范围的参考电压产生电路
CN205753623U (zh) 一种电源切换电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN104270145B (zh) 一种多pdn型电流模rm逻辑电路
CN106341118A (zh) 电平变换器电路
CN207490900U (zh) 一种增强型电平移位器
CN209471391U (zh) 一种对电源电压不敏感的使能电路
CN205263697U (zh) 一种带上电复位的可校正低功耗电压基准源
CN104426528A (zh) 多电压输入缓冲器及其相关方法
CN104601162B (zh) 一种可复用的数字输入输出接口电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140507

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140507

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant