CN103178025A - 半导体器件和制造方法 - Google Patents

半导体器件和制造方法 Download PDF

Info

Publication number
CN103178025A
CN103178025A CN2012105577196A CN201210557719A CN103178025A CN 103178025 A CN103178025 A CN 103178025A CN 2012105577196 A CN2012105577196 A CN 2012105577196A CN 201210557719 A CN201210557719 A CN 201210557719A CN 103178025 A CN103178025 A CN 103178025A
Authority
CN
China
Prior art keywords
electric insulation
carrier
insulation layer
lamination
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105577196A
Other languages
English (en)
Other versions
CN103178025B (zh
Inventor
J.赫格劳尔
K.C.李
李德森
R.奥特伦巴
Y.C.傅
X.施勒格尔
J.施雷德尔
S.L.C.陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103178025A publication Critical patent/CN103178025A/zh
Application granted granted Critical
Publication of CN103178025B publication Critical patent/CN103178025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件和制造方法。在各个实施例中，一种半导体器件可以包括：载体；半导体芯片，设置在载体的第一侧上方；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层，该第一电绝缘层具有层压片，该层压片具有第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料。

Description

半导体器件和制造方法
技术领域
各个实施例一般涉及一种半导体器件以及一种制造半导体器件的方法。
背景技术
对于半导体器件而言，可能希望的是运送走器件操作期间产生的热。此外，可能希望的是将器件与外部电绝缘。
附图说明
在附图中，相似的附图标记贯穿不同视图一般表示相同的部分。这些附图不一定符合比例，相反地，一般将重点放在说明本发明的原理。在以下描述中，参照以下附图描述本发明的各个实施例，在附图中：
图1A示出了依照一个实施例的半导体器件；
图1B示出了依照另一个实施例的半导体器件；
图1C示出了依照另一个实施例的半导体器件；
图2A示出了依照另一个实施例的半导体器件；
图2B示出了依照另一个实施例的半导体器件；
图2C示出了依照另一个实施例的半导体器件；
图3A示出了依照另一个实施例的半导体器件；
图3B示出了依照另一个实施例的半导体器件；
图3C示出了依照另一个实施例的半导体器件；
图4A和图4B示出了依照另一个实施例的半导体器件；
图5示出了依照另一个实施例的半导体器件；
图6A-6C示出了图解说明依照另一个实施例的制造半导体器件的方法的各个视图；
图6D示出了图解说明依照另一个实施例的制造半导体器件的方法的视图；
图7A-7E示出了图解说明依照另一个实施例的制造半导体器件的方法的各个视图；
图8A示出了依照一个实施例的多绝缘层叠层；
图8B示出了包括单个电绝缘层的电绝缘。
具体实施方式
以下详细描述参照了附图，这些附图通过图解说明的方式示出了其中可以实施本发明的特定细节和实施例。这些实施例足够详细地被描述以便使得本领域技术人员能够实施本发明。可以利用其他实施例并且可以做出结构、逻辑和电气改变而不脱离本发明的范围。各个实施例不一定相互排斥，因为一些实施例可以与一个或多个其他实施例组合以形成新的实施例。因此，以下详细描述不要在限制意义上理解，并且本发明的范围由所附权利要求书限定。
提供了针对方法的各个实施例，并且提供了针对器件的各个实施例。将理解的是，这些方法的基本属性对于器件也成立，并且反之亦然。因此，为了简洁起见，可以省略对这样的属性的重复描述。
如在本文中使用的措辞“至少一个”或者“一个或多个”可以被理解为包括等于或大于一的任何整数，即“一个”、“两个”、“三个”、……等等。
如在本文中使用的措词“多个”可以被理解为包括等于或大于二的任何整数，即“两个”、“三个”、“四个”、……等等。
如在本文中使用的措词“上方”可以被理解为既包括这样的实施例，其中第一层（结构、元件等等）形成（设置、定位、布置等等）于第二层（结构、元件等等）上，直接物理和/或电接触第二层（结构、元件等等），也包括这样的实施例，其中第一层（结构、元件等等）与第二层（结构、元件等等）间接物理和/或电接触，在第一层（结构、元件等等）与第二层（结构、元件等等）之间设置有一个或多个居间层（结构、元件等等）。
如在本文中使用的措词“耦合”或“连接”可以被理解为既包括间接的“耦合”或“连接”，又包括直接的“耦合”或“连接”。
图1A示出了依照一个实施例的半导体器件100的示意性截面侧视图。
半导体器件100可以包括载体（或者载体元件）101。
载体101可以是任何形状、尺寸或材料。依照各个实施例，如图所示，载体101可以具有第一侧101a和第二侧101b。如图所示，载体101的第一侧101a和第二侧101b可以是载体101的相对侧。载体101的第一侧101a可以例如是载体101的前侧或者顶侧，并且载体101的第二侧101b可以例如是载体101的后侧或底侧。载体101可以进一步具有侧壁，例如如图所示的第一侧壁101c和与第一侧壁101c相对的第二侧壁101d以及可能地未在截面图中示出的附加侧壁。
依照各个实施例，载体101可以包括导电材料和/或电绝缘材料，或者由导电材料和/或电绝缘材料制成。
例如，依照一个实施例，载体101可以包括金属、金属合金、电介质、塑料、陶瓷或其任何组合，或者可以由金属、金属合金、电介质、塑料、陶瓷或其任何组合制成。
例如，依照一个实施例，载体101可以包括金属或金属合金，例如铜或铜合金、铝或铝合金或者其他适当的金属或金属合金，或者可以由其制成。
依照一个实施例，载体101可以例如示出良好的热导率。因此，载体101可以例如用作用于驱散由载体101上安装的半导体芯片102（参见下文）产生的热的散热器。
依照一个实施例，载体101可以具有均匀的结构，但是也可以提供类似例如具有电再分布功能的传导路径那样的内部结构。用于这样的载体的实例可以包括金属载体或板（例如包括一个或多个管芯焊盘和/或引脚的引线框架）或者树脂或陶瓷衬底，其包括一个或多个再分布层。可替换地，可以使用其他适当的载体。
半导体器件100可以包括设置在载体101的第一侧101a上方的半导体芯片102。换言之，半导体芯片102可以安装在载体101上。
依照一个实施例，半导体芯片102可以如图所示地具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧（或顶侧），并且第二侧102b可以例如是半导体芯片102的后侧（或底侧）。
半导体芯片102可以是不同的类型，并且可以包括例如集成电路或者电光电路。依照一些实施例，半导体芯片102可以例如包括或者被配置为功率半导体芯片，例如作为功率晶体管，诸如例如功率MOSFET（金属氧化物半导体场效应晶体管）或功率IGBT（绝缘栅双极晶体管），或者作为功率二极管，或者作为控制电路、微处理器或微机电部件。依照一些实施例，半导体芯片102可以例如具有垂直结构，即半导体芯片102可以以这样的方式被配置，使得电流可以在与半导体芯片102的主表面或侧面（即第一侧102a和第二侧102b）垂直的方向上流动。具有垂直结构的半导体芯片102可以例如在其两个主侧面上，即在半导体芯片102的第一侧102a（例如前侧）和第二侧102b（例如后侧）上具有接触元件。例如，功率晶体管和功率二极管可以具有垂直结构。举例而言，功率晶体管的第一源极/漏极端子（例如源极端子）和栅极端子或者功率二极管的阳极端子可以定位在主侧面中的一个侧面上（例如第一（例如前）侧102a上），而功率晶体管的第二源极/漏极端子（例如漏极端子）或者功率二极管的阴极端子可以定位在主侧面中的另一个侧面上（例如第二（例如后）侧102b上）。
半导体芯片102可以包括任何适当的半导体材料或化合物半导体材料或者可以由其制成，所述材料诸如例如硅、锗、硅-锗、三元半导体材料或者四元半导体材料。此外，依照一些实施例，可以可能的是，半导体芯片102包括不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。
依照一些实施例，半导体芯片102可以例如具有一个或多个接触元件，所述接触元件可以允许与半导体芯片102形成电接触。所述接触元件可以例如包括任何希望的导电材料或者由其制成，例如由诸如例如铝、金或铜之类的金属或者金属合金或导电有机材料制成。
依照一些实施例，半导体芯片102可以例如具有至少一个定位在第一侧102a上的接触元件和/或至少一个定位在第二侧102b上的接触元件。
依照一个实施例，如图所示，半导体芯片102的第二侧102b（例如后侧）可以面向载体102的第一侧101a（例如前侧）。
依照一个实施例，半导体芯片102可以例如借助于定位在半导体芯片102的第二侧102b上的电接触元件（例如依照一个实施例借助于半导体芯片102的后侧金属化）（未示出）电耦合到载体101。
如图所示，半导体器件100可以进一步包括叠层103，该叠层至少包括第一电绝缘层103’。在这里，叠层103也可以称为绝缘叠层。依照一些实施例，由于叠层103的第一电绝缘层103’的电绝缘特性的原因，可以避免载体101（分别地，半导体芯片102）与另外的元件（未示出）之间的可能的短路。
依照所示的实施例，可以将叠层103设置在载体101的与半导体芯片102相对的第二侧101b上方。
依照所示的实施例，可以将第一电绝缘层103’设置在载体101的第二侧101b上。
第一电绝缘层103’可以包括或者可以是层压片，该层压片具有第一电绝缘基质材料和嵌入到第一电绝缘基质材料中的第一机械稳定材料。第一机械稳定材料也可以称为第一加强材料。第一机械稳定材料或者加强材料可以用来增强绝缘叠层103的机械稳定性或强度。
第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
依照一个实施例，叠层103可以进一步设置在载体101的第一侧101a的至少部分上方，例如设置在被定位成邻近半导体芯片102的部分上方（未示出）。
依照一个实施例，叠层103可以进一步设置在载体101的一个或多个侧壁的至少部分上方（未示出）。例如，叠层103可以设置在载体101的第一侧壁101c上方和/或载体101的与第一侧壁101c相对的第二侧壁101d上方和/或载体101的一个或多个附加侧壁上方（未示出）。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第一机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第一机械稳定材料可以提高第一电绝缘层103’的热导率。
依照一个实施例，第一电绝缘层103’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照所示的实施例，叠层103可以仅仅包括第一电绝缘层103’。依照其他实施例，叠层103可以包括一个或多个附加层，例如依照一些实施例包括一个或多个附加电绝缘层（未示出，参见例如图1B）。
依照一个实施例，第一电绝缘层103’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，半导体器件100可以进一步包括封装结构（未示出，参见例如图3A），该封装结构可以例如用来保护半导体芯片102免受诸如例如污物、湿气或者机械冲击之类的外部影响。
依照一个实施例，载体101、半导体芯片102和叠层103中的至少一个可以至少部分地被封装结构覆盖。换言之，依照一个实施例，载体101和/或半导体芯片102和/或叠层103可以至少部分地被封装结构覆盖。
依照一个实施例，封装结构可以包括封装材料或者可以由封装材料制成，所述封装材料依照一个实施例例如模制化合物。模制化合物的实现方式可以是任意的。依照一个实施例，模制化合物可以例如包括诸如例如树脂（例如环氧树脂）或者硅树脂之类的聚合物材料，或者可以由其制成。依照其他的实施例，模制化合物可以包括其他适当的材料（例如其他适当的可模制材料），或者可以由其制成。模制化合物可以不限于由特定材料制成并且不同材料的组合也可以是可能的。依照其他的实施例，封装材料可以包括或者可以是另一种适当的材料。
依照一个实施例，半导体器件100可以进一步包括散热器（未示出，参见例如图3A）。散热器可以连接到载体101和叠层103中的至少一个。例如，散热器可以连接到叠层103的第一电绝缘层103’。
依照一个实施例，散热器可以包括具有高热导率的材料或者可以由其制成，所述材料依照一个实施例例如金属或金属合金，可替换地为具有高热导率的其他适当的材料。
依照一些实施例，半导体器件100也可以称为模块。
在制造半导体器件100期间，可以在载体101的第二侧101b上方形成叠层103，所述第二侧即与其上安装或者将安装半导体芯片102的载体101的第一侧101a相对。依照一个实施例，可以在安装半导体芯片102之后形成叠层103。可替换地，可以在安装半导体芯片102之前形成叠层103。
叠层103可以通过形成第一电绝缘层103’而形成。
第一电绝缘层103’，更精确地说第一电绝缘层的层压片，可以借助于任何适当的层压工艺形成，所述层压工艺例如用于形成加强（例如纤维加强）层压片材料的任何适当的工艺，诸如例如层压、上漆或模制（例如注射模制）。
图1B示出了依照另一个实施例的半导体器件120的示意性截面图。半导体器件120与图1A的半导体器件100的不同之处在于，如下面将进一步描述的，半导体器件120包括包含多个电绝缘层103’、103’’的叠层103。
半导体器件120可以包括载体（或载体元件）101。
载体101可以是任何形状、尺寸或材料。依照各个实施例，载体101可以如图所示地具有第一侧101a和第二侧101b。如图所示，载体101的第一侧101a和第二侧101b可以是载体101的相对侧。载体101的第一侧101a可以例如是载体101的前侧或者顶侧，并且载体101的第二侧101b可以例如是载体101的后侧或底侧。载体101可以进一步具有侧壁，例如如图所示的第一侧壁101c和与第一侧壁101c相对的第二侧壁101d以及可能地未在截面图中示出的附加侧壁。
依照各个实施例，载体101可以包括导电材料和/或电绝缘材料，或者由导电材料和/或电绝缘材料制成。
例如，依照一个实施例，载体101可以包括金属、金属合金、电介质、塑料、陶瓷或其任何组合，或者可以由金属、金属合金、电介质、塑料、陶瓷或其任何组合制成。
例如，依照一个实施例，载体101可以包括金属或金属合金，例如铜或铜合金、铝或铝合金或者其他适当的金属或金属合金，或者可以由其制成。
依照一个实施例，载体101可以例如示出良好的热导率。因此，载体101可以例如用作用于驱散由载体101上安装的半导体芯片102（参见下文）产生的热的散热器。
依照一个实施例，载体101可以具有均匀的结构，但是也可以提供类似例如具有电再分布功能的传导路径那样的内部结构。用于这样的载体的实例可以包括金属载体或板（例如包括一个或多个管芯焊盘和/或引脚的引线框架）或者树脂或陶瓷衬底，其包括一个或多个再分布层。可替换地，可以使用其他适当的载体。
半导体器件120可以包括设置在载体101的第一侧101a上方的半导体芯片102。换言之，半导体芯片102可以安装在载体101上。
依照一个实施例，半导体芯片102可以如图所示地具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧（或顶侧），并且第二侧102b可以例如是半导体芯片102的后侧（或底侧）。
半导体芯片102可以是不同的类型，并且可以包括例如集成电路或者电光电路。依照一些实施例，半导体芯片102可以例如包括或者被配置为功率半导体芯片，例如作为功率晶体管，诸如例如功率MOSFET（金属氧化物半导体场效应晶体管）或功率IGBT（绝缘栅双极晶体管），或者作为功率二极管，或者作为控制电路、微处理器或微机电部件。依照一些实施例，半导体芯片102可以例如具有垂直结构，即半导体芯片102可以以这样的方式被配置，使得电流可以在与半导体芯片102的主表面或侧面（即第一侧102a和第二侧102b）垂直的方向上流动。具有垂直结构的半导体芯片102可以例如在其两个主侧面上，即在半导体芯片102的第一侧102a（例如前侧）和第二侧102b（例如后侧）上具有接触元件。例如，功率晶体管和功率二极管可以具有垂直结构。举例而言，功率晶体管的第一源极/漏极端子（例如源极端子）和栅极端子或者功率二极管的阳极端子可以定位在主侧面中的一个侧面上（例如第一（例如前）侧102a上），而功率晶体管的第二源极/漏极端子（例如漏极端子）或者功率二极管的阴极端子可以定位在主侧面中的另一个侧面上（例如第二（例如后）侧102b上）。
半导体芯片102可以包括任何适当的半导体材料或化合物半导体材料或者可以由其制成，所述材料诸如例如硅、锗、硅-锗、三元半导体材料或者四元半导体材料。此外，依照一些实施例，可以可能的是，半导体芯片102包括不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。
依照一些实施例，半导体芯片102可以例如具有一个或多个接触元件，所述接触元件可以允许与半导体芯片102形成电接触。所述接触元件可以例如包括任何希望的导电材料或者由其制成，例如由诸如例如铝、金或铜之类的金属、金属合金或导电有机材料制成。
依照一些实施例，半导体芯片102可以例如具有至少一个定位在第一侧102a上的接触元件和/或至少一个定位在第二侧102b上的接触元件。
依照一个实施例，如图所示，半导体芯片102的第二侧102b（例如后侧）可以面向载体102的第一侧101a（例如前侧）。
依照一个实施例，半导体芯片102可以例如借助于定位在半导体芯片102的第二侧102b上的电接触元件（例如依照一个实施例借助于半导体芯片102的后侧金属化）（未示出）电耦合到载体101。
如图所示，半导体器件120可以进一步包括叠层103，该叠层包括多个电绝缘层103’、103’’。在这里，叠层103也可以称为绝缘叠层或者多绝缘层叠层。依照一些实施例，由于叠层103的电绝缘层103’、103’’的电绝缘特性的原因，可以避免载体101（分别地，半导体芯片102）与另外的元件（未示出）之间的可能的短路。
依照所示的实施例，可以将叠层103设置在载体101的与半导体芯片102相对的第二侧101b上方。
依照所示的实施例，叠层103可以包括第一电绝缘层103’和设置在第一电绝缘层103’上方的第二电绝缘层103’’。
依照所示的实施例，可以将第一电绝缘层103’设置在载体101的第二侧101b上。依照所示的实施例，可以将叠层103的第一电绝缘层103’设置在载体101与叠层103的第二电绝缘层103’’之间。
第一电绝缘层103’可以包括或者可以是层压片，该层压片具有第一电绝缘基质材料和嵌入到第一电绝缘基质材料中的第一机械稳定材料。第一机械稳定材料也可以称为第一加强材料。第一机械稳定材料或者加强材料可以用来增强绝缘叠层103的机械稳定性或强度。
第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
依照一个实施例，第二电绝缘层103’’可以包括有机绝缘材料或者可以由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛（duroplast）材料、酰亚胺材料或者树脂材料（例如环氧树脂）。在这种情况下，第二电绝缘层可以例如借助于用于形成有机绝缘层的任何适当的工艺形成。
依照另一个实施例，第二电绝缘层103’’可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。在这种情况下，第二电绝缘层可以例如借助于用于形成氧化物层或包含氧化物层或者氮化物层或包含氮化物层的任何适当的工艺（例如沉积工艺）形成。
依照另一个实施例，第二电绝缘层103’’可以包括低k材料或者可以由其制成。在这种情况下，第二电绝缘层可以例如借助于用于形成低k材料的任何适当的工艺形成。
依照另一个实施例，第二电绝缘层103’’可以包括金刚石或者可以由其制成。在这种情况下，第二电绝缘层可以例如借助于用于形成金刚石层或包含金刚石层的任何适当的工艺形成。
依照一个实施例，第二电绝缘层103’’可以包括或者可以是层压片，该层压片具有第二电绝缘基质材料和嵌入到第二电绝缘基质材料中的第二机械稳定材料。第二机械稳定材料也可以称为第二加强材料。第二机械稳定材料或者加强材料可以用来增强绝缘叠层103的机械稳定性或强度。
第二电绝缘基质材料和第二机械稳定材料可以是不同的材料。
依照一个实施例，叠层103可以进一步设置在载体101的第一侧101a的至少部分上方，例如设置在被定位成邻近半导体芯片102的部分上方（未示出）。
依照一个实施例，叠层103可以进一步设置在载体101的一个或多个侧壁的至少部分上方（未示出）。例如，叠层103可以设置在载体101的第一侧壁101c上方和/或载体101的与第一侧壁101c相对的第二侧壁101d上方和/或载体101的一个或多个附加侧壁上方（未示出）。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如氮化铝（AlN）））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，（叠层103的第二电绝缘层103’’的层压片的）第二电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是相同的材料。可替换地，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是不同的材料。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第一机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第一机械稳定材料可以提高第一电绝缘层103’的热导率。
依照一个实施例，第一电绝缘层103’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，（叠层103的第二电绝缘层103’’的层压片的）第二机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第二机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第二机械稳定材料可以提高第二电绝缘层103’’的热导率。
依照一个实施例，第一机械稳定材料和第二机械稳定材料可以包括或者可以是相同的材料。可替换地，第一机械稳定材料和第二机械稳定材料可以包括或者可以是不同的材料。
依照一个实施例，第二电绝缘层103’’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，叠层103的第一电绝缘层103’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103的第二电绝缘层103’’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103可以包括一个或多个附加的电绝缘层（未示出），例如依照一个实施例设置在第二电绝缘层103’’上方的第三电绝缘层，依照一个实施例设置在第三电绝缘层上方的第四电绝缘层，依照一个实施例设置在第四电绝缘层上方的第五电绝缘层，……等等。
一般而言，叠层103可以具有等于或大于二的任何数量的电绝缘层。例如，依照一个实施例，叠层103中的电绝缘层的数量可以处于从二至十的范围内，例如依照一个实施例处于从二至五的范围内。依照其他的实施例，电绝缘层的数量可以是不同的。
所述附加的电绝缘层可以以与第一电绝缘层103’和/或第二电绝缘层103’’类似的方式配置。
例如，依照一个实施例，所述附加的电绝缘层中的一个或多个可以包括有机绝缘材料或者由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛材料、酰亚胺材料或者树脂材料（例如环氧树脂）。
依照另一个实施例，所述附加的电绝缘层中的一个或多个可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括低k材料或者可以由其制成。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括金刚石或者可以由其制成。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括或者可以是层压片，该层压片具有电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料（加强材料）。
所述附加的电绝缘层的（各）电绝缘基质材料以及所述附加的电绝缘层的（各）机械稳定材料可以是不同的材料。
依照一个实施例，（叠层的所述附加的电绝缘层的层压片的）（各）电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，所述附加的电绝缘层中的一个或多个的层压片的电绝缘基质材料可以与（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料和/或与（叠层103的第二电绝缘层103’’的层压片的）第二电绝缘基质材料相同。
依照一个实施例，每个附加的电绝缘层中的电绝缘基质材料可以是相同的。可替换地，所述附加的电绝缘层的电绝缘基质材料可以是不同的。
依照一个实施例，（叠层103的所述附加的电绝缘层的层压片的）（各）机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。（各）机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作机械稳定材料可以提高所述附加的电绝缘层的热导率。
依照一个实施例，每个附加的电绝缘层中的机械稳定材料可以是相同的。可替换地，所述附加的电绝缘层的机械稳定材料可以是不同的。
依照一个实施例，每个附加的电绝缘层的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，叠层103的所述附加的电绝缘层中的至少一个可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103可以具有从大约2μm至大约10000μm的范围内，例如依照一个实施例从大约10μm至大约5000μm的范围内，例如依照一个实施例从大约20μm至大约1000μm的范围内，例如依照一个实施例从大约100μm至大约500μm的范围内的总层厚度。可替换地，该总层厚度可以具有不同的值。依照一个实施例，该总层厚度可以是叠层103的各电绝缘层（即第一电绝缘层103’、第二电绝缘层103’’以及可能地附加的电绝缘层）的层厚度的和。
依照一个实施例，半导体器件120可以进一步包括封装结构（未示出，参见例如图3A），该封装结构可以例如用来保护半导体芯片102免受诸如例如污物、湿气或者机械冲击之类的外部影响。
依照一个实施例，载体101、半导体芯片102和叠层103中的至少一个可以至少部分地被封装结构覆盖。换言之，依照一个实施例，载体101和/或半导体芯片102和/或叠层103可以至少部分地被封装结构覆盖。
依照一个实施例，封装结构可以包括封装材料或者可以由封装材料制成，所述封装材料依照一个实施例例如模制化合物。模制化合物的实现方式可以是任意的。依照一个实施例，模制化合物可以例如包括诸如例如树脂（例如环氧树脂）或者硅树脂之类的聚合物材料，或者可以由其制成。依照其他的实施例，模制化合物可以包括其他适当的材料（例如其他适当的可模制材料），或者可以由其制成。模制化合物可以不限于由特定材料制成并且不同材料的组合也可以是可能的。依照其他的实施例，封装材料可以包括或者可以是另一种适当的材料。
依照一个实施例，半导体器件120可以进一步包括散热器（未示出，参见例如图3A）。散热器可以连接到载体101和叠层103中的至少一个。例如，依照一个实施例，散热器可以连接到叠层103的第二电绝缘层103’’（一般，连接到最外面的电绝缘层）。
依照一个实施例，散热器可以包括具有高热导率的材料或者可以由其制成，所述材料依照一个实施例例如金属或金属合金，可替换地为具有高热导率的其他适当的材料。
依照一些实施例，半导体器件120也可以称为模块。
在制造半导体器件120期间，可以在载体101的第二侧101b上方形成叠层103，所述第二侧即与其上安装或者将安装半导体芯片102的载体101的第一侧101a相对。依照一个实施例，可以在安装半导体芯片102之后形成叠层103。可替换地，可以在安装半导体芯片102之前形成叠层103。
叠层103可以通过随后一个在另一个上方地形成各电绝缘层（即第一电绝缘层103’和第二电绝缘层103’’以及依照一些实施例可能地还有附加的电绝缘层（未示出））而形成。
叠层103的电绝缘层中的每一个，更精确地说电绝缘层中的每一个的层压片，可以借助于任何适当的层压工艺形成，所述层压工艺例如用于形成加强（例如纤维加强）层压片材料的任何适当的工艺，诸如例如层压、上漆或模制（例如注射模制）。
叠层103的电绝缘层可以在单独的工艺步骤中形成，这些工艺步骤可以例如在时间上分开。例如，依照一个实施例，在叠层103的两个连续层的形成之间可能经过特定时间段。因此，依照各个实施例，即使在叠层103的两个邻近电绝缘层由相同材料制成的情况下，也可以可能将这两个层彼此区分。例如，依照各个实施例，可以在这两个层的表面相遇的位置处看到明显的界面。在该界面处，所述两个邻近的层中的每一个都可以具有表面属性而不是体积属性。例如，在界面处，所述两个邻近的层中的每一个都可以展现其表面特有的分子或原子排列（而不是其体积特有的分子或原子排列）。举例而言，如例如将在下文中结合图8A进一步详细地描述的，通过形成多个明显的电绝缘层（而不是单个邻接层），可以产生具有一个或多个预定的“断点”（即其中可以明显中断体积结构的界面）的电绝缘。
图1C示出了依照另一个实施例的半导体器件140的示意性截面侧视图。
半导体器件140在一定程度上类似于图1B中所示的半导体器件120。特别地，相同的附图标记表示与那里相同的元件，并且为了简洁起见将不在这里再次详细描述。
半导体器件140与半导体器件120的不同之处在于，半导体器件140中的叠层103的第二电绝缘层103’’设置在载体101与叠层103的第一电绝缘层103’之间。换言之，电绝缘层103’、103’’的顺序与图1B中的相比是相反的。
如将容易理解的，半导体器件140的叠层103可以包括附加的（例如电绝缘）层，这些层可以例如以与第一和/或第二电绝缘层103’、103’’类似或相同的方式配置。
图2A示出了依照另一个实施例的半导体器件200的示意性截面侧视图。
半导体器件200可以包括载体（或者载体元件）101。载体101可以具有第一侧101a和第二侧101b。如图所示，载体101的第一侧101a和第二侧101b可以是载体101的相对侧。载体101的第一侧101a可以例如是载体101的前侧或者顶侧，并且载体101的第二侧101b可以例如是载体101的后侧或底侧。载体101可以进一步具有侧壁，例如如图所示的第一侧壁101c和与第一侧壁101c相对的第二侧壁101d以及可能地未在截面图中示出的附加侧壁。
载体101可以包括导电材料和/或电绝缘材料，或者由导电材料和/或电绝缘材料制成。
例如，依照一个实施例，载体101可以包括金属、合金、电介质、塑料、陶瓷或其任何组合，或者可以由金属、合金、电介质、塑料、陶瓷或其任何组合制成。依照一个实施例，载体101可以例如示出良好的热导率。依照一个实施例，载体101可以具有均匀的结构，但是也可以提供类似例如具有电再分布功能的传导路径那样的内部结构。用于这样的载体的实例可以包括金属载体或板（例如包括一个或多个管芯焊盘和/或引脚的引线框架）或者树脂或陶瓷衬底，其包括一个或多个再分布层。可替换地，可以使用其他适当的载体。
半导体器件200可以包括设置在载体101的第一侧101a上方的半导体芯片102。换言之，半导体芯片102可以安装在载体101上。如图所示，如下面将进一步更详细地解释的，可以在载体101的第一侧101a与半导体芯片102之间设置包括多个电绝缘层103’、103’’的叠层103。依照一个实施例并且如图所示，如下面将进一步更详细地解释的，可以在叠层103与半导体芯片102之间设置导电层204。
依照一个实施例，半导体芯片102可以如图所示地具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧（或顶侧），并且第二侧102b可以例如是半导体芯片102的后侧（或底侧）。
半导体芯片102可以是不同的类型，并且可以包括例如集成电路或者电光电路。依照一些实施例，半导体芯片102可以例如包括或者被配置为功率半导体芯片，例如作为功率晶体管，诸如例如功率MOSFET（金属氧化物半导体场效应晶体管）或功率IGBT（绝缘栅双极晶体管），或者作为功率二极管，或者作为控制电路、微处理器或微机电部件。依照一些实施例，半导体芯片102可以例如具有垂直结构，即半导体芯片102可以以这样的方式被配置，使得电流可以在与半导体芯片102的主表面或侧面（即第一侧102a和第二侧102b）垂直的方向上流动。具有垂直结构的半导体芯片102可以例如在其两个主侧面上，即在半导体芯片102的第一侧102a（例如前侧）和第二侧102b（例如后侧）上具有接触元件。例如，功率晶体管和功率二极管可以具有垂直结构。举例而言，功率晶体管的第一源极/漏极端子（例如源极端子）和栅极端子或者功率二极管的阳极端子可以定位在主侧面中的一个侧面上（例如第一（例如前）侧102a上），而功率晶体管的第二源极/漏极端子（例如漏极端子）或者功率二极管的阴极端子可以定位在主侧面中的另一个侧面上（例如第二（例如后）侧102b上）。
半导体芯片102可以包括任何适当的半导体材料或化合物半导体材料或者可以由其制成，所述材料诸如例如硅、锗、硅-锗、三元半导体材料或者四元半导体材料。此外，依照一些实施例，可以可能的是，半导体芯片102包括不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。
依照一些实施例，半导体芯片102可以例如具有一个或多个接触元件，所述接触元件可以允许与半导体芯片102形成电接触。所述接触元件可以例如包括任何希望的导电材料或者由其制成，例如由诸如例如铝、金或铜之类的金属、金属合金或导电有机材料制成。
依照一些实施例，半导体芯片102可以例如具有至少一个定位在第一侧102a上的接触元件和/或至少一个定位在第二侧102b上的接触元件。
如图所示，半导体器件200可以包括叠层103，该叠层至少包括第一电绝缘层103’。叠层103也可以称为绝缘叠层。
依照所示的实施例，可以在载体101与半导体芯片102之间将叠层103设置在载体101的第一侧101a上方。
依照一些实施例，由于电绝缘层103’的电绝缘特性的原因，可以避免半导体芯片102与另外的元件（未示出）之间的可能的短路。
依照所示的实施例，可以将第一电绝缘层103’设置在载体101的第一侧101a上。
第一电绝缘层103’可以包括或者可以是层压片，该层压片具有第一电绝缘基质材料和嵌入到第一电绝缘基质材料中的第一机械稳定材料。第一机械稳定材料也可以称为第一加强材料。
第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
依照一个实施例，叠层103可以进一步设置在载体101的第二侧101b的至少部分上方（未示出）。
依照一个实施例，叠层103可以进一步设置在载体101的一个或多个侧壁的至少部分上方（未示出）。例如，叠层103可以设置在载体101的第一侧壁101c上方和/或载体101的与第一侧壁101c相对的第二侧壁101d上方和/或载体101的一个或多个附加侧壁上方（未示出）。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第一机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第一机械稳定材料可以提高第一电绝缘层103’的热导率。
依照一个实施例，第一电绝缘层103’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照所示的实施例，叠层103可以仅仅包括第一电绝缘层103’。 依照其他实施例，叠层103可以包括一个或多个附加层，例如依照一些实施例包括一个或多个附加电绝缘层（未示出，参见例如图2B）。
依照一个实施例，第一电绝缘层103’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，导电层204可以设置在叠层103与半导体芯片102之间。
依照一个实施例，半导体芯片102的第二侧102b（例如后侧）可以面向导电层204。
依照一个实施例，半导体芯片102可以例如借助于设置在半导体芯片102第二侧102b上的电接触元件（例如依照一个实施例借助于半导体芯片102的后侧金属化）（未示出）电耦合到导电层204。因此，导电层204可以用来电接触半导体芯片102。
依照一个实施例，半导体器件200可以进一步包括封装结构（未示出，参见例如图3A），该封装结构可以例如用来保护半导体芯片102免受诸如例如污物、湿气或者机械冲击之类的外部影响。
依照一个实施例，载体101、半导体芯片102和叠层103中的至少一个可以至少部分地被封装结构覆盖。换言之，依照一个实施例，载体101和/或半导体芯片102和/或叠层103可以至少部分地被封装结构覆盖。
依照一个实施例，封装结构可以包括封装材料或者可以由封装材料制成，所述封装材料依照一个实施例例如模制化合物。模制化合物的实现方式可以是任意的。依照一个实施例，模制化合物可以例如包括诸如例如树脂（例如环氧树脂）或者硅树脂之类的聚合物材料，或者可以由其制成。依照其他的实施例，模制化合物可以包括其他适当的材料（例如其他适当的可模制材料），或者可以由其制成。模制化合物可以不限于由特定材料制成并且不同材料的组合也可以是可能的。依照其他的实施例，封装材料可以包括或者可以是另一种适当的材料。
依照一个实施例，半导体器件200可以进一步包括散热器（未示出）。散热器可以耦合到载体101和叠层103中的至少一个。例如，依照一个实施例，散热器可以耦合到载体101的第二侧101b。
依照一个实施例，散热器可以包括具有高热导率的材料或者可以由其制成，所述材料依照一个实施例例如金属或金属合金，可替换地为具有高热导率的其他适当的材料。
依照一些实施例，半导体器件200也可以称为模块。
在制造半导体器件200期间，可以在载体101的第一侧101a上方形成叠层103。叠层103可以在安装半导体芯片102之前形成。
依照一些实施例，叠层103可以通过形成第一电绝缘层103’以及可能地附加的电绝缘层（未示出）而形成。
叠层103的第一电绝缘层103’，更精确地说第一电绝缘层103’的层压片，可以借助于任何适当的层压工艺形成，所述层压工艺例如用于形成加强（例如纤维加强）层压片材料的任何适当的工艺，诸如例如层压、上漆或模制（例如注射模制）。
图2B示出了依照另一个实施例的半导体器件220的示意性截面侧视图。半导体器件220与图2A的半导体器件200的不同之处在于，如下面将进一步描述的，半导体器件220包括包含多个电绝缘层103’、103’’的叠层103。
半导体器件220可以包括载体（或者载体元件）101。载体101可以具有第一侧101a和第二侧101b。如图所示，载体101的第一侧101a和第二侧101b可以是载体101的相对侧。载体101的第一侧101a可以例如是载体101的前侧或者顶侧，并且载体101的第二侧101b可以例如是载体101的后侧或底侧。载体101可以进一步具有侧壁，例如如图所示的第一侧壁101c和与第一侧壁101c相对的第二侧壁101d以及可能地未在截面图中示出的附加侧壁。
载体101可以包括导电材料和/或电绝缘材料，或者由导电材料和/或电绝缘材料制成。
例如，依照一个实施例，载体101可以包括金属、合金、电介质、塑料、陶瓷或其任何组合，或者可以由金属、合金、电介质、塑料、陶瓷或其任何组合制成。依照一个实施例，载体101可以例如示出良好的热导率。依照一个实施例，载体101可以具有均匀的结构，但是也可以提供类似例如具有电再分布功能的传导路径那样的内部结构。用于这样的载体的实例可以包括金属载体或板（例如包括一个或多个管芯焊盘和/或引脚的引线框架）或者树脂或陶瓷衬底，其包括一个或多个再分布层。可替换地，可以使用其他适当的载体。
半导体器件220可以包括设置在载体101的第一侧101a上方的半导体芯片102。换言之，半导体芯片102可以安装在载体101上。如图所示，如下面将进一步更详细地解释的，可以在载体101的第一侧101a与半导体芯片102之间设置包括多个电绝缘层103’、103’’的叠层103。依照一个实施例并且如图所示，如下面将进一步更详细地解释的，可以在叠层103与半导体芯片102之间设置导电层204。
依照一个实施例，半导体芯片102可以如图所示地具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧（或顶侧），并且第二侧102b可以例如是半导体芯片102的后侧（或底侧）。
半导体芯片102可以是不同的类型，并且可以包括例如集成电路或者电光电路。依照一些实施例，半导体芯片102可以例如包括或者被配置为功率半导体芯片，例如作为功率晶体管，诸如例如功率MOSFET（金属氧化物半导体场效应晶体管）或功率IGBT（绝缘栅双极晶体管），或者作为功率二极管，或者作为控制电路、微处理器或微机电部件。依照一些实施例，半导体芯片102可以例如具有垂直结构，即半导体芯片102可以以这样的方式被配置，使得电流可以在与半导体芯片102的主表面或侧面（即第一侧102a和第二侧102b）垂直的方向上流动。具有垂直结构的半导体芯片102可以例如在其两个主侧面上，即在半导体芯片102的第一侧102a（例如前侧）和第二侧102b（例如后侧）上具有接触元件。例如，功率晶体管和功率二极管可以具有垂直结构。举例而言，功率晶体管的第一源极/漏极端子（例如源极端子）和栅极端子或者功率二极管的阳极端子可以定位在主侧面中的一个侧面上（例如第一（例如前）侧102a上），而功率晶体管的第二源极/漏极端子（例如漏极端子）或者功率二极管的阴极端子可以定位在主侧面中的另一个侧面上（例如第二（例如后）侧102b上）。
半导体芯片102可以包括任何适当的半导体材料或化合物半导体材料或者可以由其制成，所述材料诸如例如硅、锗、硅-锗、三元半导体材料或者四元半导体材料。此外，依照一些实施例，可以可能的是，半导体芯片102包括不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。
依照一些实施例，半导体芯片102可以例如具有一个或多个接触元件，所述接触元件可以允许与半导体芯片102形成电接触。所述接触元件可以例如包括任何希望的导电材料或者由其制成，例如由诸如例如铝、金或铜之类的金属、金属合金或导电有机材料制成。
依照一些实施例，半导体芯片102可以例如具有至少一个定位在第一侧102a上的接触元件和/或至少一个定位在第二侧102b上的接触元件。
如图所示，半导体器件220可以包括叠层103，该叠层包括多个电绝缘层103’、103’’。在这里，叠层103也可以称为绝缘叠层或者多绝缘层叠层。
依照所示的实施例，可以在载体101与半导体芯片102之间将叠层103设置在载体101的第一侧101a上方。
依照一些实施例，由于叠层103的电绝缘层103’、103’’的电绝缘特性的原因，可以避免半导体芯片102与另外的元件（未示出）之间的可能的短路。
依照所示的实施例，叠层103可以包括第一电绝缘层103’以及设置在第一电绝缘层103’上方的第二电绝缘层103’’。
依照所示的实施例，可以将第一电绝缘层103’设置在载体101的第一侧101a上。依照所示的实施例，可以将叠层103的第一电绝缘层103’设置在载体101与叠层103的第二电绝缘层103’’之间。
第一电绝缘层103’可以包括或者可以是层压片，该层压片具有第一电绝缘基质材料和嵌入到第一电绝缘基质材料中的第一机械稳定材料。第一机械稳定材料也可以称为第一加强材料。
第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
依照一个实施例，第二电绝缘层103’’可以包括有机绝缘材料或者可以由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛材料、酰亚胺材料或者树脂材料（例如环氧树脂）。
依照另一个实施例，第二电绝缘层103’’可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。
依照另一个实施例，第二电绝缘层103’’可以包括低k材料或者可以由其制成。
依照另一个实施例，第二电绝缘层103’’可以包括金刚石或者可以由其制成。
依照另一个实施例，第二电绝缘层103’’可以包括或者可以是层压片，该层压片具有第二电绝缘基质材料和嵌入到第二电绝缘基质材料中的第二机械稳定材料。第二机械稳定材料也可以称为第二加强材料。
第二电绝缘基质材料和第二机械稳定材料可以是不同的材料。
依照一个实施例，叠层103可以进一步设置在载体101的第二侧101b的至少部分上方（未示出）。
依照一个实施例，叠层103可以进一步设置在载体101的一个或多个侧壁的至少部分上方（未示出）。例如，叠层103可以设置在载体101的第一侧壁101c上方和/或载体101的与第一侧壁101c相对的第二侧壁101d上方和/或载体101的一个或多个附加侧壁上方（未示出）。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，（叠层103的第二电绝缘层103’’的层压片的）第二电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是相同的材料。可替换地，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是不同的材料。
依照一个实施例，（叠层103的第一电绝缘层103’的层压片的）第一机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第一机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第一机械稳定材料可以提高第一电绝缘层103’的热导率。
依照一个实施例，第一电绝缘层103’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，（叠层103的第二电绝缘层103’’的层压片的）第二机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。第二机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作第二机械稳定材料可以提高第二电绝缘层103’’的热导率。
依照一个实施例，第一机械稳定材料和第二机械稳定材料可以包括或者可以是相同的材料。可替换地，第一机械稳定材料和第二机械稳定材料可以包括或者可以是不同的材料。
依照一个实施例，第二电绝缘层103’’的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，叠层103的第一电绝缘层103’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103的第二电绝缘层103’’可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103可以包括一个或多个附加的电绝缘层（未示出），例如依照一个实施例设置在第二电绝缘层103’’上方的第三电绝缘层，依照一个实施例设置在第三电绝缘层上方的第四电绝缘层，依照一个实施例设置在第四电绝缘层上方的第五电绝缘层，……等等。
一般而言，叠层103可以具有等于或大于二的任何数量的电绝缘层。例如，依照一个实施例，叠层103中的电绝缘层的数量可以处于从二至十的范围内，例如依照一个实施例处于从二至五的范围内。依照其他的实施例，电绝缘层的数量可以是不同的。
所述附加的电绝缘层可以以与第一电绝缘层103’和/或第二电绝缘层103’’类似的方式配置。
例如，依照一个实施例，所述附加的电绝缘层中的一个或多个可以包括有机绝缘材料或者可以由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛材料、酰亚胺材料或者树脂材料（例如环氧树脂）。
依照另一个实施例，所述附加的电绝缘层中的一个或多个可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括低k材料或者可以由其制成。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括金刚石或者可以由其制成。
依照又一个实施例，所述附加的电绝缘层中的一个或多个可以包括或者可以是层压片，该层压片具有电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料。
所述附加的电绝缘层的（各）电绝缘基质材料以及所述附加的电绝缘层的（各）机械稳定材料可以是不同的材料。
依照一个实施例，（叠层的所述附加的电绝缘层的层压片的）（各）电绝缘基质材料可以包括或者可以是聚合物材料，例如有机聚合物材料（塑料材料），例如诸如例如环氧树脂之类的树脂材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料或者碳（例如金刚石）之类的其他适当的电绝缘材料可以用作层压片中的基质材料。
依照一个实施例，所述附加的电绝缘层中的一个或多个的层压片的电绝缘基质材料可以与（叠层103的第一电绝缘层103’的层压片的）第一电绝缘基质材料和/或与（叠层103的第二电绝缘层103’’的层压片的）第二电绝缘基质材料相同。
依照一个实施例，每个附加的电绝缘层中的电绝缘基质材料可以是相同的。可替换地，所述附加的电绝缘层的电绝缘基质材料可以是不同的。
依照一个实施例，（叠层103的所述附加的电绝缘层的层压片的）（各）机械稳定材料可以包括或者可以是纤维材料，例如玻璃纤维材料。可替换地或者此外，诸如例如氧化物（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝））、氮化物（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN））、低k材料、碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）之类的其他适当的材料可以用作层压片中的机械稳定材料。（各）机械稳定材料依照一些实施例可以是非导电材料，或者依照其他实施例可以是导电材料。导电材料一般也可以是良好的或者非常良好的热导体。因此，导电材料用作机械稳定材料可以提高所述附加的电绝缘层的热导率。
依照一个实施例，每个附加的电绝缘层中的机械稳定材料可以是相同的。可替换地，所述附加的电绝缘层的机械稳定材料可以是不同的。
依照一个实施例，每个附加的电绝缘层的层压片可以是纤维加强层压片，例如依照一个实施例的纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强塑料层压片，例如依照一个实施例的玻璃纤维加强环氧树脂层压片。
依照一个实施例，叠层103的所述附加的电绝缘层中的至少一个可以具有从大约1μm至大约1000μm的范围内，例如依照一个实施例从大约5μm至大约500μm的范围内，例如依照一个实施例从大约10μm至大约100μm的范围内的层厚度，例如依照一个实施例大约50μm的层厚度。依照其他实施例，该层厚度可以具有不同的值。
依照一个实施例，叠层103可以具有从大约2μm至大约10000μm的范围内，例如依照一个实施例从大约10μm至大约5000μm的范围内，例如依照一个实施例从大约20μm至大约1000μm的范围内，例如依照一个实施例从大约100μm至大约500μm的范围内的总层厚度。可替换地，该总层厚度可以具有不同的值。依照一个实施例，该总层厚度可以是叠层103的各电绝缘层（即第一电绝缘层103’、第二电绝缘层103’’以及可能地附加的电绝缘层）的层厚度的和。
依照一个实施例，导电层204可以设置在叠层103与半导体芯片102之间。
依照一个实施例，半导体芯片102的第二侧102b（例如后侧）可以面向导电层204。
依照一个实施例，半导体芯片102可以例如借助于设置在半导体芯片102的第二侧102b上的电接触元件（例如依照一个实施例借助于半导体芯片102的后侧金属化）（未示出）电耦合到导电层204。因此，导电层204可以用来电接触半导体芯片102。
依照一个实施例，半导体器件220可以进一步包括封装结构（未示出，参见例如图3A），该封装结构可以例如用来保护半导体芯片102免受诸如例如污物、湿气或者机械冲击之类的外部影响。
依照一个实施例，载体101、半导体芯片102和叠层103中的至少一个可以至少部分地被封装结构覆盖。换言之，依照一个实施例，载体101和/或半导体芯片102和/或叠层103可以至少部分地被封装结构覆盖。
依照一个实施例，封装结构可以包括封装材料或者可以由封装材料制成，所述封装材料依照一个实施例例如模制化合物。模制化合物的实现方式可以是任意的。依照一个实施例，模制化合物可以例如包括诸如例如树脂（例如环氧树脂）或者硅树脂之类的聚合物材料，或者可以由其制成。依照其他的实施例，模制化合物可以包括其他适当的材料（例如其他适当的可模制材料），或者可以由其制成。模制化合物可以不限于由特定材料制成并且不同材料的组合也可以是可能的。依照其他的实施例，封装材料可以包括或者可以是另一种适当的材料。
依照一个实施例，半导体器件220可以进一步包括散热器（未示出）。散热器可以耦合到载体101和叠层103中的至少一个。例如，依照一个实施例，散热器可以耦合到载体101的第二侧101b。
依照一个实施例，散热器可以包括具有高热导率的材料或者可以由其制成，所述材料依照一个实施例例如金属或金属合金，可替换地为具有高热导率的其他适当的材料。
依照一些实施例，半导体器件220也可以称为模块。
在制造半导体器件220期间，可以在载体101的第一侧101a上方形成叠层103。叠层103可以在安装半导体芯片102之前形成。
叠层103可以通过随后一个在另一个上方地形成各电绝缘层（即第一电绝缘层103’和第二电绝缘层103’’以及依照一些实施例可能地还有附加的电绝缘层（未示出））而形成。
叠层103的电绝缘层中的每一个，更精确地说电绝缘层中的每一个的层压片，可以借助于任何适当的层压工艺形成，所述层压工艺例如用于形成加强（例如纤维加强）层压片材料的任何适当的工艺，诸如例如层压、上漆或模制（例如注射模制）。
叠层103的电绝缘层可以在单独的工艺步骤中形成，这些工艺步骤可以例如在时间上分开。例如，依照一个实施例，在叠层103的两个连续层的形成之间可能经过特定时间段。因此，依照各个实施例，即使在叠层103的两个邻近电绝缘层由相同材料制成的情况下，也可以可能将这两个层彼此区分。例如，依照各个实施例，可以在这两个层的表面相遇的位置处看到明显的界面。在该界面处，所述两个邻近的层中的每一个都可以具有表面属性而不是体积属性。例如，在界面处，所述两个邻近的层中的每一个都可以展现其表面特有的分子或原子排列而不是其体积特有的分子或原子排列。举例而言，如例如将在下文中结合图8A进一步详细地描述的，通过形成多个明显的电绝缘层（而不是单个邻接层），可以产生具有一个或多个预定的“断点”（即其中可以明显中断体积结构的界面）的电绝缘。
图2C示出了依照另一个实施例的半导体器件240的示意性截面侧视图。
半导体器件240在一定程度上类似于图2B中所示的半导体器件220。特别地，相同的附图标记表示与那里相同的元件，并且为了简洁起见将不在这里再次详细描述。
半导体器件240与半导体器件220的不同之处在于，半导体器件240中的叠层103的第二电绝缘层103’’设置在载体101与叠层103的第一电绝缘层103’之间。换言之，电绝缘层103’、103’’的顺序与图2B中的相比是相反的。
如将容易理解的，半导体器件240的叠层103可以包括附加的（例如电绝缘）层，这些层可以例如以与第一和/或第二电绝缘层103’、103’’类似或相同的方式配置。
图3A示出了依照另一个实施例的半导体器件300的示意性截面侧视图。
半导体器件300在一定程度上类似于结合图1B中示出并且描述的半导体器件120。特别地，相同的附图标记表示与图1B中相同的元件，并且为了简洁起见将不在这里再次详细描述。参照上文中的描述。
依照所示的实施例，半导体器件300的叠层103如图所示除了第一电绝缘层103’和第二电绝缘层103’’之外还可以包括第三电绝缘层103’’’（依照另外的实施例，叠层103可以包括仅仅第一电绝缘层103’，或者第二和第三电绝缘层103’’、103’’’之一以及第一电绝缘层103’，或者可以包括超过三个电绝缘层）。第三电绝缘层103’’’可以例如在材料组成和/或层厚度方面以与叠层103的第一电绝缘层103’和/或第二电绝缘层103’’类似的方式配置。
半导体器件300可以包括封装结构305，该封装结构可以覆盖载体101、半导体芯片102以及叠层103的电绝缘层103’、103’’、103’’’。封装结构305可以例如用来保护半导体芯片102免受诸如例如污物、湿气或者机械冲击之类的外部影响。
依照一个实施例，封装结构305可以包括封装材料或者可以由封装材料制成，所述封装材料依照一个实施例例如模制化合物。模制化合物的实现方式可以是任意的。依照一个实施例，模制化合物可以例如包括诸如例如树脂（例如环氧树脂）或者硅树脂之类的聚合物材料，或者可以由其制成。依照其他的实施例，模制化合物可以包括其他适当的材料（例如其他适当的可模制材料），或者可以由其制成。依照其他的实施例，封装材料可以包括或者可以是另一种适当的材料。
半导体器件300可以进一步包括散热器306。散热器306可以连接到叠层103，例如连接到叠层103的最外面的层，即依照所示的实施例连接到第三电绝缘层103’’’。
散热器306可以包括具有高热导率的材料或者可以由其制成，所述材料依照一个实施例例如金属或金属合金，可替换地为具有高热导率的其他适当的材料。
由于叠层103的电绝缘层103’、103’’、103’’’的绝缘行为，可以避免载体101（或者分别地，半导体芯片102）与散热器306之间的可能的短路。
依照图3A中所示的实施例，载体101、半导体芯片102和叠层103可以完全被封装结构（模制化合物）305覆盖。依照其他的实施例，可以可能的是，封装结构305覆盖半导体器件300的仅仅单个元件或者任意元件组合。也可以可能的是，封装结构305的覆盖仅仅是部分覆盖，即半导体器件300的一个或多个元件可能不必完全被封装结构305覆盖。
如图所示，第三电绝缘层103’’’（或者一般而言，叠层103的电绝缘层中的至少一个）可以布置在散热器306与封装结构（例如模制化合物）305之间。这可以例如具有以下效果：可以避免在散热器306直接接触封装结构305的情况下可能出现的负面的电或磁的影响。依照其他的实施例，可以可能的是，封装结构305直接接触散热器306。
依照一些实施例，可以在半导体器件300中提供一个或多个电连接元件，其可以在半导体器件300与可能的外部接触或应用之间提供电连接。依照一个实施例，在半导体器件包括完全被封装结构305覆盖的元件的情况下，这样的电连接可以例如借助于具有其提供希望的电连接的引脚的引线框架来实现。依照一个实施例，半导体器件300的一个或多个电接触与引线框架之间的电连接可以例如由一个或多个接合线实现。
依照其他的实施例，半导体器件300的叠层103中的层顺序可以与图3A中所示的不同。例如，依照一个实施例，第一电绝缘层103’可以设置在第二电绝缘层103’’与第三电绝缘层103’’’之间，如图3B中所示，或者依照另一个实施例，第一和第三电绝缘层103’、103’’’可以交换位置，如图3C中所示。
图3B示出了依照另一个实施例的半导体器件320。半导体器件320在一定程度上类似于图3A中所示的半导体器件300。特别地，相同的附图标记表示与那里相同的元件，并且为了简洁起见将不在这里再次详细描述。
半导体器件320与半导体器件300的不同之处在于，第一电绝缘层103’设置在第二电绝缘层103’’与第三电绝缘层103’’’之间。
图3C示出了依照另一个实施例的半导体器件340。半导体器件340在一定程度上类似于图3A中所示的半导体器件300。特别地，相同的附图标记表示与那里相同的元件，并且为了简洁起见将不在这里再次详细描述。
半导体器件340与半导体器件300的不同之处在于，与图1A中的布置相比，第一和第三电绝缘层103’、103’’’交换了位置。就是说，如图所示，第一电绝缘层103’可以在第二电绝缘层103’’与散热器306之间形成，并且第二电绝缘层103’’可以在第一电绝缘层103’与第三电绝缘层103’’’之间形成。
图4A和图4B作为示意性平面图（图4A）和作为示意性截面侧视图（图4B）示出了依照另一个实施例的半导体器件400。
半导体器件400可以包括载体（或载体元件）101以及安装在载体101上的半导体芯片102。
如图所示，载体101可以具有第一侧101a和第二侧101b。如图所示，载体101的第一侧101a和第二侧101b可以是载体101的相对侧。载体101的第一侧101a可以是载体101的顶侧，并且载体101的第二侧101b可以是载体101的底侧。如图所示，载体101可以进一步具有第一侧壁101c、与第一侧壁101c相对的第二侧壁101d、第三侧壁101e以及与第三侧壁101e相对的第四侧壁101f。
载体101可以包括导电材料或者由其制成，所述导电材料诸如例如金属或金属合金，例如铜或铜合金、铝或铝合金或者其他适当的金属或金属合金。
半导体芯片102可以设置在载体101的第一侧101a上方。
如图所示，半导体芯片102可以具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以是半导体芯片102的前侧或顶侧，并且第二侧102b可以是半导体芯片102的后侧或底侧。
依照一个实施例，半导体芯片102可以被配置为晶体管芯片或晶体管，例如被配置为功率晶体管，例如被配置为功率MOSFET。因此，半导体器件400也可以称为晶体管模块，例如在半导体芯片102被配置为功率晶体管的情况下被称为功率晶体管模块。
依照一个实施例，半导体芯片102的第一侧（顶侧）102a可以例如提供晶体管的源极端子407和栅极端子408，而半导体芯片102的第二侧（底侧）102b可以代表晶体管的漏极端子。
半导体芯片102可以利用其第二侧（底侧）102b，即利用晶体管的漏极端子安装到载体101，载体101在该实施例中被配置成具有第一端子腿409。
半导体芯片102可以由图4A中的虚线所示的封装结构305（例如模制化合物）覆盖，其中载体101的第一端子腿409以及第二端子腿410和第三端子腿411伸出封装结构305之外。端子腿409、410、411可以提供到可能的外部应用的电连接。第一端子腿409可以构成半导体器件400的漏极端子，而第二和第三端子腿410、411可以经由对应的接合线412分别连接到半导体芯片（晶体管）102的源极端子407和栅极端子408。
如图所示，可以将包括多个电绝缘层103’、103’’的叠层103设置在载体101的第二侧（底侧）101b的部分上方、第一侧壁101c上方以及第一侧（顶侧）101a的部分上方（图4A中未示出，但是图4B中示出）。依照一个实施例，可以例如进一步将叠层103设置在载体101的第三侧壁101e上方和/或第四侧壁101f上方（未示出）。
作为一个实例，叠层103包括第一电绝缘层103’和设置在第一电绝缘层103’上方的第二电绝缘层103’’，然而，依照其他的实施例可以提供超过两个电绝缘层。
依照一些实施例，由于叠层103的电绝缘层103’、103’’的电绝缘特性的原因，可以避免载体101（分别地，半导体芯片102）与另外的元件（未示出）之间的可能的短路。
电绝缘层103’、103’’可以例如以如上文中所描述的类似方式配置。例如，依照一个实施例，电绝缘层103’、103’’中的每一个可以包括或者可以是层压片，该层压片具有电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料。机械稳定材料也可以称为加强材料。依照另一个实施例，可以可能的是，只有第一电绝缘层103’被配置成层压片。
叠层的电绝缘层103’、103’’可以例如以如上文中结合先前的附图中所示的实施例描述的相同或类似方式配置。
如图4B中所示，散热器306可以连接到叠层103。散热器306可以例如以如上文中结合先前的附图中所示的实施例描述的相同或类似方式配置。
叠层103可以通过随后一个在另一个上方地形成各电绝缘层（即第一电绝缘层103’和第二电绝缘层103’’以及依照一些实施例可能地还有附加的电绝缘层（未示出））而形成。
包括或者是层压片的叠层103的每个电绝缘层，更精确地说该电绝缘层的层压片，可以借助于任何适当的层压工艺形成，所述层压工艺例如用于形成加强（例如纤维加强）层压片材料的任何适当的工艺，诸如例如层压、上漆或模制（例如注射模制）。
叠层103的电绝缘层可以在单独的工艺步骤中形成，这些工艺步骤可以例如在时间上分开。例如，依照一个实施例，在叠层103的两个连续层的形成之间可能经过特定时间段。因此，依照各个实施例，即使在叠层103的两个邻近电绝缘层由相同材料制成的情况下，也可以可能将这两个层彼此区分。例如，依照各个实施例，可以在这两个层的表面相遇的位置处看到明显的界面。在该界面处，所述两个邻近的层中的每一个都可以具有表面属性而不是体积属性。例如，在界面处，所述两个邻近的层中的每一个都可以展现其表面特有的分子或原子排列而不是其体积特有的分子或原子排列。举例而言，如例如将在下文中结合图8A进一步详细地描述的，通过形成多个明显的电绝缘层（而不是单个邻接层），可以产生具有一个或多个预定的“断点”（即其中可以明显中断体积结构的界面）的电绝缘。
依照另一个实施例，半导体器件400的叠层103可以仅仅包括第一电绝缘层103’。依照另一个实施例，叠层103中的层顺序可以是相反的。换言之，依照一个实施例，第二电绝缘层103’’可以设置在第一电绝缘层103’与载体101之间。
图5示出了依照另一个实施例的半导体器件500的示意性截面侧视图。相同的附图标记表示如上文中结合先前的附图中所示的实施例描述的相同元件，并且为了简洁起见将不在这里再次详细描述。参照上文的描述。
半导体器件500可以包括载体101。载体101可以被配置成包括管芯焊盘501a和引脚501b、501c的引线框架（在截面图中仅仅示出了第一引脚501b和第二引脚501c，然而，载体101可以具有可能例如隐藏在引脚501b、501c之后且未在图5中示出的附加引脚）。
依照一个实施例，载体101（即引线框架）可以是导电的，并且可以例如由金属或金属合金制成。可替换地，载体101可以包括其他导电材料，或者可以由其制成。
半导体器件500可以包括设置在载体的第一侧101a上方的半导体芯片102。如图所示，半导体芯片102可以设置在载体101的管芯焊盘501a上方。依照一个实施例，半导体芯片102可以例如被配置成功率晶体管，例如被配置成功率MOSFET。半导体芯片102可以包括定位在半导体芯片102的第一侧102a上的第一接触元件507（例如功率晶体管的源极端子）和第二接触元件508（例如功率晶体管的栅极端子）以及定位在半导体芯片102的后侧102b上的第三接触元件519（例如功率晶体管的漏极端子）。如图所示，半导体芯片102的后侧102b可以面向载体101。
包括多个电绝缘层103’、103’’的叠层103可以设置在载体101与半导体芯片102之间。第一电绝缘层103’和第二电绝缘层103’’作为实例而被示出，然而，依照其他的实施例，叠层103可以包括附加的电绝缘层。电绝缘层103’、103’’可以例如依照本文中描述的一个或多个实施例而配置。
导电层204可以设置在叠层103与半导体芯片102之间。导电层204可以接触半导体芯片102的后侧102b上的半导体芯片102的第三接触元件519（例如功率晶体管的漏极端子）以及载体101的第一引脚501b（例如漏极引脚）。载体101的管芯焊盘501a可以借助于叠层103的电绝缘层103’、103’’与导电层204以及因此与半导体芯片102的第三接触元件519（例如功率晶体管的漏极端子）电绝缘。
半导体芯片102的第一电接触元件507（例如功率晶体管的源极端子）可以借助于一个或多个接合线412电连接到载体101的一个或多个引脚。所述一个或多个引脚未在图5的截面图中示出，但是可以例如位于第二引脚501b之后。
半导体器件500可以包括附加的半导体芯片522。该附加的半导体芯片522可以设置在载体101的第一侧101a上方。如图所示，附加的半导体芯片522可以例如设置在载体101的管芯焊盘501a上方。依照所示的实施例，附加的半导体芯片522可以直接接触管芯焊盘501a，尽管依照其他的实施例，一个或多个层或元件可以设置在附加的半导体芯片522与管芯焊盘501a之间。附加的半导体芯片522可以例如被配置成控制芯片，并且可以例如如图所示地经由接合线412电耦合到半导体芯片102的第二电接触508（例如功率晶体管的栅极端子）。例如，附加的半导体芯片522可以在半导体芯片（例如功率晶体管）102的第二电接触508（栅极端子）处提供控制电位（例如栅极控制电位）。
附加的半导体芯片522可以进一步借助于导电层204电耦合到载体101的第二引脚501c（以及可能地电耦合到未示出的附加引脚）。
叠层103可以将半导体芯片102（特别地，半导体芯片102的第三电接触元件519（例如漏极端子））与管芯焊盘501a以及因此与附加的半导体芯片522电绝缘。例如，在半导体芯片102被配置成功率MOSFET的情况下，漏极电压（漏极端子519处的电压）可以例如高达大约1kV或者甚至更大。由于管芯焊盘501a可以与功率MOSFET 102电绝缘，因此附加的半导体芯片522（例如控制芯片）可以接触管芯焊盘501a而不经历由功率MOSFET 102的高电压造成的任何损害。
如图所示，可以利用封装结构305覆盖半导体器件500的部件。封装结构305可以例如包括模制化合物或者由其制成，所述模制化合物可替换地为任何其他适当的封装材料。封装结构305可以例如用来保护半导体器件500的部件免受诸如例如污物、湿气或者机械冲击之类的外部（例如环境）影响。依照所示的实施例，载体101的底侧101b没有封装结构500。换言之，引线框架的底侧，更精确地说管芯焊盘501a和引脚501b、501c（以及图5中未示出的附加引脚）的底侧，可以被暴露。因此，例如，这些引脚中的一个或多个可以电连接到/自外部。
依照一个实施例，散热器（图5中未示出，参见例如图3A或图4B）可以热耦合到管芯焊盘501a。在操作期间，可以通过散热器从半导体器件500驱散由半导体芯片102（例如功率晶体管）和/或所述附加的半导体芯片522（例如控制芯片）产生的热。一个有效的驱散路径可以从半导体芯片102、522的底部表面继续到散热器，从而跨越叠层103和管芯焊盘501a。依照一些实施例，可以例如以同时提供高热导率和良好的绝缘属性的方式选择叠层103的电绝缘层103’、103’’的厚度和/或材料。依照一个实施例，半导体器件500的底部表面例如也可以用来将器件500安装到电路板例如PCB（印刷电路板）上。依照一个实施例，未利用封装结构（例如模制化合物）305覆盖的引脚501b、501c和管芯焊盘501a的部分可以例如连接（例如焊接）到电路板的一个或多个接触区域。
依照另一个实施例，半导体器件500的叠层103可以仅仅包括第一电绝缘层103’。依照另一个实施例，叠层103中的层顺序可以是相反的。换言之，依照一个实施例，第二电绝缘层103’’可以设置在第一电绝缘层103’与载体101之间。
图6A-6C示出了图解说明依照另一个实施例的制造半导体器件的方法的各个视图，并且图6D示出了图解说明依照又一个实施例的制造半导体器件的方法的视图。
图6A在示意性截面侧视图600中示出了可以提供载体101。载体101可以具有第一侧101a和与第一侧101a相对的第二侧101b。第一侧101a可以例如是载体101的顶侧，并且第二侧101b可以例如是载体101的底侧。载体101可以例如进一步依照本文中描述的一个或多个实施例进行配置。
图6B在示意性截面侧视图620中示出了半导体芯片102可以设置在载体101上方（例如载体101上），例如设置在载体101的第一侧101a上方（例如第一侧101a上）。半导体芯片101可以具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧，并且第二侧102b可以例如是半导体芯片102的后侧。半导体芯片102可以例如进一步依照本文中描述的一个或多个实施例进行配置。
图6C在示意性截面侧视图640中示出了第一电绝缘层103’可以设置在载体101的第二侧101b（例如底侧）上方（例如其上）。第一电绝缘层103’可以包括层压片或者可以由层压片制成，该层压片包括电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料，依照一个实施例例如纤维加强层压片材料。可替换地或者此外，第一电绝缘层103’可以依照本文中描述的一个或多个实施例进行配置。
第一电绝缘层103’可以使用用于形成层压片的任何适当的工艺来形成。
在依照又一个实施例的制造半导体器件的方法中，可以如图6D中所示地形成一个或多个附加的电绝缘层。
图6D在示意性截面侧视图660中示出了第二电绝缘层103’’可以设置在第一电绝缘层103’上方（例如其上）。
依照一个实施例，第二电绝缘层103’’可以包括有机绝缘材料或者可以由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛材料、酰亚胺材料或者树脂材料（例如环氧树脂）。在这种情况下，第二电绝缘层103’’可以例如使用用于形成有机绝缘层的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。在这种情况下，第二电绝缘层103’’可以例如使用用于形成氧化物层或氮化物层的任何适当的工艺（例如沉积工艺）来形成。
依照另一个实施例，第二电绝缘层103’’可以包括低k材料或者可以由其制成。
依照另一个实施例，第二电绝缘层103’’可以包括金刚石或者可以由其制成。在这种情况下，第二电绝缘层103’’可以例如使用用于形成金刚石层或包含金刚石层的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括层压片或者可以由其制成，该层压片包括电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料，依照一个实施例例如纤维加强层压片材料。
依照一个实施例，第二电绝缘层103’’的层压片可以包括与第一电绝缘层103’的层压片相同的材料或者可以由该相同的材料制成。依照另一个实施例，第一和第二电绝缘层103’、103’’的层压片可以包括不同的材料或者可以由不同的材料制成。可替换地或者此外，第二电绝缘层103’可以依照本文中描述的一个或多个实施例进行配置。
第二电绝缘层103’’可以使用用于形成层压片的任何适当的工艺来形成。
第一电绝缘层103’和第二电绝缘层103’’因此形成包括多个电绝缘层的叠层103。
依照其他的实施例，叠层103可以包括附加的电绝缘层。就是说，可以在第二电绝缘层103’’上方形成一个或多个附加的电绝缘层。各层可以连续地形成，并且可以以与第一电绝缘层103’和/或第二电绝缘层103’’相似或相同的方式配置。
应当指出的是，依照一些实施例，可以在形成叠层103之后将半导体芯片102设置在载体101上方。
依照另外的实施例，可以形成或提供附加的部件，诸如例如半导体芯片102与外部端子（例如引脚）和/或附加的芯片之间的一个或多个电连接（例如接合线）、封装结构（例如模制化合物）、散热器、一个或多个附加的芯片等等（未示出）。
应当指出的是，依照一些实施例，图6D中所示的叠层103可以附加地在载体101的第一侧（顶侧）101a的部分上方和/或一个或多个侧壁的至少部分上方形成（未示出）。
形成具有多个单独的电绝缘层103’、103’’的叠层103的一种效果可能在于，如将下面结合图8A和图8B进一步更详细地描述的，可以实现改进的电绝缘，因为可以避免诸如针孔之类的缺陷穿透整个绝缘。
依照另一个实施例，叠层103中的层顺序可以是相反的。换言之，可以在第一电绝缘层103’之前形成第二电绝缘层103’’，使得电绝缘层103’’可以设置在载体101与第一电绝缘层103’之间。
图7A-7E示出了依照另一个实施例的制造半导体器件的方法中的各个阶段。
图7A在示意性截面侧视图700中示出了可以提供载体101。载体101可以具有第一侧101a和与第一侧101a相对的第二侧101b。第一侧101a可以例如是载体101的顶侧，并且第二侧101b可以例如是载体101的底侧。载体101可以例如进一步依照本文中描述的一个或多个实施例进行配置。
图7B在示意性截面侧视图720中示出了第一电绝缘层103’可以设置在载体101的第一侧101a（例如顶侧）上方（例如其上）。第一电绝缘层103’可以包括层压片或者可以由层压片制成，该层压片包括电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料，依照一个实施例例如纤维加强层压片材料。可替换地或者此外，第一电绝缘层103’可以依照本文中描述的一个或多个实施例进行配置。
第一电绝缘层103’可以使用用于形成层压片的任何适当的工艺来形成。
图7C在示意性截面侧视图740中示出了第二电绝缘层103’’可以设置在第一电绝缘层103’上方（例如其上）。
依照一个实施例，第二电绝缘层103’’可以包括有机绝缘材料或者可以由其制成，所述有机绝缘材料例如有机聚合物材料（塑料材料），诸如例如脲醛材料、酰亚胺材料或者树脂材料（例如环氧树脂）。在这种情况下，第二电绝缘层103’’可以使用用于形成有机绝缘层的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括氧化物材料或氮化物材料或者可以由其制成，所述氧化物材料例如金属氧化物（例如铝氧化物（氧化铝）或者氧化铜）或者半导体氧化物（例如氧化硅），所述氮化物材料例如金属氮化物（例如氮化铝）或者半导体氮化物（例如氮化硅）。在这种情况下，第二电绝缘层103’’可以使用用于形成氧化物层或包含氧化物层或者氮化物层或包含氮化物层的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括低k材料或者可以由其制成。在这种情况下，第二电绝缘层103’’可以使用用于形成低k材料的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括金刚石或者可以由其制成。在这种情况下，第二电绝缘层103’’可以使用用于形成金刚石层或包含金刚石层的任何适当的工艺来形成。
依照另一个实施例，第二电绝缘层103’’可以包括层压片或者可以由其制成，该层压片包括电绝缘基质材料和嵌入到电绝缘基质材料中的机械稳定材料，依照一个实施例例如纤维加强层压片材料。
依照一个实施例，第二电绝缘层103’’的层压片可以包括与第一电绝缘层103’的层压片相同的材料或者可以由该相同的材料制成。依照另一个实施例，第一和第二电绝缘层103’、103’’的层压片可以包括不同的材料或者可以由不同的材料制成。可替换地或者此外，第二电绝缘层103’’可以依照本文中描述的一个或多个实施例进行配置。
第二电绝缘层103’’可以使用用于形成层压片的任何适当的工艺来形成。
第一电绝缘层103’和第二电绝缘层103’’因此形成包括多个电绝缘层的叠层103。
依照其他的实施例，叠层103可以包括附加的电绝缘层。就是说，可以在第二电绝缘层103’’上方形成一个或多个附加的电绝缘层。各层可以连续地形成，并且可以以与第一电绝缘层103’和/或第二电绝缘层103’’相似或相同的方式配置。
图7D在示意性截面侧视图760中示出了可以在叠层103上方（例如其上），依照所示的实施例例如在叠层103的第二电绝缘层103’’上方形成导电层204。导电层204可以是可选的。导电层204可以包括任何适当的导电材料或者可以由其制成，所述导电材料依照一个实施例例如金属或金属合金。导电层204可以借助于任何适当的工艺，例如借助于任何适当的沉积工艺（例如金属沉积工艺）形成。参见下文，导电层204可以例如用来电接触定位在要设置在其上的半导体芯片的后侧（例如后侧金属化，例如功率晶体管的漏极端子）上的电接触元件。
图7E在示意性截面侧视图780中示出了半导体芯片102可以设置在导电层204上方（例如其上）（如果导电层存在的话，否则，设置在叠层103上方（例如其上），例如设置在叠层103的第二电绝缘层103’’上）。半导体芯片101可以具有第一侧102a和与第一侧102a相对的第二侧102b。第一侧102a可以例如是半导体芯片102的前侧，并且第二侧102b可以例如是半导体芯片102的后侧。半导体芯片102可以例如被配置成具有定位在其前侧102a和后侧102b上的电接触元件的晶体管芯片，例如被配置成具有定位在芯片102的前侧102a上的源极端子和栅极端子以及定位在芯片102的后侧102b上的漏极端子的功率晶体管（未示出）。定位在芯片后侧102b上的电接触元件（例如功率晶体管的漏极端子）可以通过导电层204而被接触。半导体芯片102可以例如进一步依照本文中描述的一个或多个实施例进行配置。
依照另外的实施例，可以形成或提供附加的部件，诸如例如半导体芯片102与外部端子（例如引脚）和/或附加的芯片之间的一个或多个电连接（例如接合线）、封装结构（例如模制化合物）、散热器、一个或多个附加的芯片等等（未示出）。
应当指出的是，依照一些实施例，图7E中所示的叠层103可以附加地在载体101的第二侧（后侧）101b的部分上方和/或载体101的一个或多个侧壁的至少部分上方形成（未示出）。
依照另一个实施例，叠层103中的层顺序可以是相反的。换言之，可以在第一电绝缘层103’之前形成第二电绝缘层103’’，使得电绝缘层103’’可以设置在载体101与第一电绝缘层103’之间。
依照另一个实施例，叠层103可以仅仅包括第一电绝缘层103’。
形成具有多个单独的电绝缘层103’、103’’的叠层103的一种效果可能在于，如将在下文中结合图8A和图8B描述的，可以实现改进的电绝缘，因为可以避免诸如针孔之类的缺陷穿透整个绝缘。
图8A示出了依照一个实施例包括多个绝缘层103’、103’’的叠层103（也称为多绝缘层叠层）的示意性截面侧视图。叠层103可以是依照本文中描述的一个或多个实施例的半导体器件的一部分，所述半导体器件例如如图所示且结合附图中所示的一个或多个实施例描述的半导体器件。
出于说明的目的，仅仅示出了第一电绝缘层103’和第二电绝缘层103’’。然而，依照一些实施例，叠层103可以包括超过两个电绝缘层。必须指出的是，依照一些实施例，叠层103的电绝缘行为可以随着明显的电绝缘层的数量的增加而被改进。
依照一个实施例，叠层103的电绝缘层（依照所示的实施例，即第一电绝缘层103’和第二电绝缘层103’’）在每种情况下都可以包括或者是层压片，该层压片包括电绝缘基质材料和嵌入到该基质材料中的机械稳定材料。依照一个实施例，电绝缘层103’、103’’可以包括相同的材料或者可以由相同的材料制成。可替换地，电绝缘层103’、103’’可以包括不同的材料或者可以由不同的材料制成。
依照一个实施例，电绝缘层103’、103’’可以例如使用两个单独的层形成工艺步骤（即形成第一电绝缘层103’的第一层形成工艺步骤以及形成第二电绝缘层103’’的第二层形成工艺步骤）而形成为明显的层。因此，即使在电绝缘层103’、103’’包括相同的材料或者由相同的材料制成的情况下，也可以可能的是，由于电绝缘层103’、103’’未在一个单一工艺步骤中形成为单个邻接层，因此可以如图8A中所示地在邻近的层103’、103’’之间逐步形成明显的界面或界面区801。在该界面或界面区801处，两个层103’、103’’可以具有表面属性而不是体积属性。例如，在界面801处，两个邻近的层103’、103’’中的每一个都可以展现其表面特有的分子或原子排列（而不是其体积特有的分子或原子排列）。举例而言，界面或界面区801可以代表叠层103中的明显的“断点”。
如图所示，电绝缘层103’、103’’中的一个或多个可能具有一个或多个可能部分地或者完全穿透对应层的缺陷802（例如针孔）。在所示的实施例中，层103’、103’’中的每一个被示为具有例如穿透整个层103’、103’’的单个缺陷802。然而，如将容易理解的，第一电绝缘层103’和/或第二电绝缘层103’’可以具有不同数量的缺陷802（例如超过一个，但是零缺陷也可以是可能的），并且也可以可能的是，这些缺陷中的一个或多个不穿透整个层。
如图所示，穿透第一电绝缘层103’的缺陷802终止于界面801处，并且穿透第二电绝缘层103’’的缺陷802也终止于界面801处。由于电绝缘层103’、103’’被形成为明显的（换言之，分离的）层，因此第一电绝缘层103’中的缺陷802位置与第二电绝缘层103’’中的缺陷802位置匹配的概率较低。因此，缺陷802形成穿透整个叠层103的相连缺陷的概率也较低。如将理解的，随着叠层103中的电绝缘层的数量的增加，缺陷穿透整个叠层103的概率将变得越来越小。
因此，如图8A中所示，可以避免的是，缺陷（其可以使电绝缘行为退化）可能穿透整个叠层103。
作为比较，图8B示出了由单个电绝缘层形成的电绝缘803。电绝缘803可以例如具有与图8A中所示的叠层103相同的总层厚度。如图所示，缺陷802（例如针孔）可能在电绝缘803中形成。缺陷802可能如图所示地穿透电绝缘803的整个厚度。与图8A中所示的叠层103相比，缺陷802穿透整个绝缘803的概率可能较高，因为绝缘803由单一（邻接）层形成。因此，由于缺陷802穿透整个绝缘803，绝缘803的电绝缘行为可能退化。为了实现与图8A中所示的叠层103相同的绝缘性能，可能例如必要的是增加图8B的电绝缘803的厚度以便降低缺陷穿透整个绝缘803的概率。这可能意味着附加的处理复杂度和/或成本。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，设置在载体的第一侧上方；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层，该第一电绝缘层包含层压片，该层压片具有第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料。
在各个实施例中，第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
在各个实施例中，载体的第一侧可以是载体的前侧并且载体的第二侧可以是载体的后侧。
在各个实施例中，载体可以包括导电材料或者可以由导电材料制成。
在各个实施例中，导电材料可以包括或者可以是金属或金属合金。
在各个实施例中，载体可以是金属载体或者金属板。
在各个实施例中，载体可以是引线框架。
在各个实施例中，可以在载体与半导体芯片之间将叠层设置在载体的第一侧上方。
在各个实施例中，可以将叠层设置在载体的第二侧上方。
在各个实施例中，第一电绝缘基质材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：塑料材料（例如树脂材料，例如环氧树脂），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料或者碳（例如金刚石）。
在各个实施例中，第一机械稳定材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：纤维材料（例如玻璃纤维材料），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料，碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）。
在各个实施例中，半导体芯片可以被配置成具有定位在面向载体的一侧上的至少一个电接触元件的功率半导体芯片。
在各个实施例中，功率半导体芯片可以包括或者可以是功率晶体管，依照一些实施例例如功率MOSFET或者功率IGBT。
在各个实施例中，第一电绝缘层可以具有从大约1μm至大约1000μm的范围内的层厚度。
在各个实施例中，叠层可以进一步包括设置在第一电绝缘层上方的第二电绝缘层。
在各个实施例中，第二电绝缘层可以包括选自材料组的至少一种材料，所述材料组包括：有机绝缘材料，氧化物材料，氮化物材料，低k材料，金刚石。
在各个实施例中，第二电绝缘层可以包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
在各个实施例中，第一电绝缘基质材料和第二电绝缘基质材料可以是相同的材料。
在各个实施例中，第一电绝缘基质材料和第二电绝缘基质材料可以是不同的材料。
在各个实施例中，第二电绝缘基质材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：塑料材料（例如树脂材料，例如环氧树脂），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料或者碳（例如金刚石）。
在各个实施例中，第一机械稳定材料和第二机械稳定材料可以是相同的材料。
在各个实施例中，第一机械稳定材料和第二机械稳定材料可以是不同的材料。
在各个实施例中，第二机械稳定材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：纤维材料（例如玻璃纤维材料），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料，碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）。
在各个实施例中，叠层可以包括至少一个附加的电绝缘层。
在各个实施例中，所述至少一个附加的电绝缘层可以包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
在各个实施例中，叠层的电绝缘层的数量可以处于从二至十的范围内，例如依照一些实施例处于从二至五的范围内。
在各个实施例中，叠层可以具有从大约1μm至大约10000μm的范围内的总层厚度。
在各个实施例中，半导体器件可以进一步包括封装结构，其中载体和半导体芯片中的至少一个可以至少部分地被封装结构覆盖。
在各个实施例中，封装结构可以包括模制化合物或者可以由其制成。
在各个实施例中，半导体器件可以进一步包括耦合到载体和叠层中的至少一个的散热器。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，设置在载体的第一侧上方；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层和设置在第一电绝缘层上方的第二电绝缘层，该第一电绝缘层包含层压片，该层压片具有第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料，并且该第二电绝缘层包含层压片，该层压片具有第二电绝缘基质材料以及嵌入到第二电绝缘基质材料中的第二机械稳定材料。
在各个实施例中，第一电绝缘基质材料和第一机械稳定材料可以是不同的材料。
在各个实施例中，第二电绝缘基质材料和第二机械稳定材料可以是不同的材料。
在各个实施例中，载体的第一侧可以是载体的前侧并且载体的第二侧可以是载体的后侧。
在各个实施例中，载体可以包括导电材料或者可以由导电材料制成。
在各个实施例中，导电材料可以包括或者可以是金属或金属合金。
在各个实施例中，载体可以是金属载体或者金属板。
在各个实施例中，载体可以是引线框架。
在各个实施例中，可以在载体与半导体芯片之间将叠层设置在载体的第一侧上方。
在各个实施例中，可以将叠层设置在载体的第二侧上方。
在各个实施例中，第一电绝缘基质材料和第二电绝缘基质材料中的至少一个可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：塑料材料（例如树脂材料，例如环氧树脂），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料或者碳（例如金刚石）。
在各个实施例中，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是相同的材料。
在各个实施例中，第一电绝缘基质材料和第二电绝缘基质材料可以包括或者可以是不同的材料。
在各个实施例中，第一机械稳定材料和第二机械稳定材料中的至少一个可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：纤维材料（例如玻璃纤维材料），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料，碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）。
在各个实施例中，第一机械稳定材料和第二机械稳定材料可以包括或者可以是相同的材料。
在各个实施例中，第一机械稳定材料和第二机械稳定材料可以包括或者可以是不同的材料。
在各个实施例中，半导体芯片可以被配置成具有定位在面向载体的一侧上的至少一个电接触元件的功率半导体芯片。
在各个实施例中，功率半导体芯片可以包括或者可以是功率晶体管，依照一些实施例例如功率MOSFET或者功率IGBT。
在各个实施例中，第一电绝缘层和第二电绝缘层中的至少一个可以具有从大约1μm至大约1000μm的范围内的层厚度。
在各个实施例中，叠层可以进一步包括设置在第二电绝缘层上方的至少一个附加的电绝缘层，所述至少一个附加的电绝缘层包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
在各个实施例中，所述至少一个附加的电绝缘层的电绝缘基质材料和所述至少一个附加的电绝缘层的机械稳定材料可以包括或者可以是不同的材料。
在各个实施例中，所述至少一个附加的电绝缘层的电绝缘基质材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：塑料材料（例如树脂材料，例如环氧树脂），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料或者碳（例如金刚石）。
在各个实施例中，所述至少一个附加的电绝缘层的电绝缘基质材料可以包括或者可以是与第一电绝缘基质材料或第二电绝缘基质材料或者二者相同的材料。
在各个实施例中，所述至少一个附加的电绝缘层的电绝缘基质材料可以与第一电绝缘基质材料或第二电绝缘基质材料或者二者不同。
在各个实施例中，所述至少一个附加的电绝缘层的机械稳定材料可以包括选自材料组的至少一种材料或者可以由其制成，所述材料组包括：纤维材料（例如玻璃纤维材料），氧化物材料（例如诸如氧化硅之类的半导体氧化物，或者金属氧化物（例如氧化铝）），氮化物材料（例如诸如氮化硅之类的半导体氮化物，或者金属氮化物（例如AlN）），低k材料，碳（例如金刚石、碳纳米管（CNT）、石墨烯）或者金属颗粒（例如Cu和/或Fe颗粒）。
在各个实施例中，所述至少一个附加的电绝缘层的机械稳定材料可以包括或者可以是与第一机械稳定材料或第二机械稳定材料或者二者相同的材料。
在各个实施例中，所述至少一个附加的电绝缘层的机械稳定材料可以与第一机械稳定材料或第二机械稳定材料或者二者不同。
在各个实施例中，叠层的电绝缘层的数量可以处于从二至十的范围内，例如依照一些实施例处于从二至五的范围内。
在各个实施例中，叠层可以具有从大约2μm至大约10000μm的范围内的总层厚度。
在各个实施例中，半导体器件可以进一步包括封装结构，其中载体和半导体芯片中的至少一个可以至少部分地被封装结构覆盖。
在各个实施例中，封装结构可以包括模制化合物或者可以由其制成。
在各个实施例中，半导体器件可以进一步包括耦合到载体和叠层中的至少一个的散热器。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，设置在载体的第一侧上方；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的第二侧上方或者二者，该叠层包括多个电绝缘层，每个电绝缘层包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
在各个实施例中，载体可以是导电的。
在各个实施例中，半导体芯片可以被配置成包括在面向载体的一侧上的至少一个电接触元件的功率芯片。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，安装到载体上；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的一侧上方或者二者，该叠层包括多个电绝缘层，这些电绝缘层中的每一个包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的加强材料。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，安装到载体上；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的一侧上方或者二者，该叠层包括多个电绝缘层，这些电绝缘层中的每一个包含纤维加强层压片材料。
依照各个实施例，可以提供一种模块，该模块包括：载体；半导体芯片，安装到载体上；绝缘叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的一侧上或者二者，其中该绝缘叠层包括多个电绝缘层，这些层中的每一个包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
依照各个实施例，一种制造半导体器件的方法可以包括：将半导体芯片设置在载体的第一侧上方；在载体与半导体芯片之间将叠层设置在载体的第一侧上方或者将其设置在载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层，该第一电绝缘层包含层压片，该层压片具有第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料。
在各个实施例中，载体可以是导电的。
在各个实施例中，设置叠层可以包括在载体的第一侧或第二侧或者二者上方形成第一电绝缘层并且然后在第一电绝缘层上方形成第二电绝缘层。
在各个实施例中，半导体芯片可以被配置成包括定位在面向载体的一侧上的至少一个电接触元件的功率半导体芯片。
在各个实施例中，叠层可以包括包含层压片的至少一个附加的电绝缘层，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料，并且设置叠层可以进一步包括在第二电绝缘层上方形成所述至少一个附加的电绝缘层。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，设置在载体的第一侧上方；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的第二侧上方或者二者，该叠层包括多个电绝缘层，每个电绝缘层包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，安装到载体上；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的一侧上方或者二者，该叠层包括多个电绝缘层，这些电绝缘层中的每一个包含层压片，该层压片具有电绝缘基质材料以及嵌入到电绝缘基质材料中的加强材料。
依照各个实施例，一种半导体器件可以包括：载体；半导体芯片，安装到载体上；叠层，设置在载体与半导体芯片之间或者载体的与半导体芯片相对的一侧上方或者二者，该叠层包括多个电绝缘层，这些电绝缘层中的每一个包含纤维加强层压片材料。
依照各个实施例，一种制造半导体器件的方法可以包括：将半导体芯片设置在载体的第一侧上方；在载体与半导体芯片之间将叠层设置在载体的第一侧上方或者将其设置在载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层和设置在第一电绝缘层上方的第二电绝缘层，该第一电绝缘层包含层压片，该层压片具有第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料，并且该第二电绝缘层包含层压片，该层压片具有第二电绝缘基质材料以及嵌入到第二电绝缘基质材料中的第二机械稳定材料。
在下文中，讨论本文中描述的示例性实施例的示例性特征和潜在效果。
依照各个实施例，可以提供具有高热性能的完全绝缘的功率封装装置。
功率封装装置中的诸如例如功率MOSFET（金属氧化物半导体场效应晶体管）或功率IGBT（绝缘栅双极晶体管）之类的功率器件的额定电流一般可以由以下方程限制：
，
其中I max 为最大额定电流，ΔT = T junction  - T ambient （即结处的温度与外界温度之间的温度差），R on 为电阻并且R th 为器件的热阻。
依照各个实施例，可以提供一种用于诸如例如功率封装装置之类的半导体器件的多绝缘层方法，该器件可以具有降低的热阻（Rth），从而与常规的完全绝缘的功率封装装置相比，例如与其中完全限制可以由模制化合物行为和模制工艺限制的仅仅使用模制化合物进行完全绝缘的完全绝缘的功率封装装置相比，可以增加最大额定电流I max 。
依照各个实施例，利用封装材料对芯片（例如功率芯片）的封装以及芯片的完全绝缘可以使用单独的材料和/或单独的工艺来实现。例如，芯片的封装可以使用常规的芯片封装材料（模制化合物）来实现，而完全绝缘可以使用专用绝缘材料（依照各个实施例例如加强层压片）和工艺来实现。因此，封装工艺（例如模制工艺）和绝缘工艺二者都可以被优化。如在本文中使用的术语“完全绝缘”或“完全绝缘的”可以例如被理解为包括功率封装装置的后侧隔离。
依照各个实施例，可以在要电绝缘的芯片（例如功率芯片）与半导体器件的载体（例如引线框架的管芯焊盘）之间设置包括多个电绝缘层的多绝缘层叠层。这样的布置也可以称为内部绝缘。
依照各个实施例，可以在载体的与在其上安装芯片的侧面相对的一侧上设置包括多个电绝缘层的多绝缘层叠层。换言之，芯片可以设置在载体的第一侧（例如顶侧）上方，而多绝缘层叠层可以设置在载体的与第一侧相对的第二侧（例如底侧）上方。这样的布置也可以称为外部绝缘。
依照一些实施例，半导体器件可以包括内部绝缘和外部绝缘二者。
依照各个实施例，可以降低绝缘中的诸如单位面积的针孔数量之类的缺陷密度，因为产生穿透整个绝缘（即通过电绝缘层的叠层）的针孔的概率可以随着叠层中的层数的增加而降低。换言之，叠层中的层数越高，则针孔穿透整个叠层的发生概率越低。可以看出原因在于，即使在叠层的两个邻近层中存在一定数量的针孔，这两个层中的一个层中的针孔在位置上与这两个层中的另一个层中的针孔匹配的概率也将较低，从而这两个针孔形成穿透这两个层的相连针孔的概率也将较低。随着层数的增加，所有各层中的针孔在位置上匹配并且因此形成穿透整个叠层的相连针孔的概率将变得越来越低。
可以看出绝缘中的缺陷（例如针孔）数量降低的一种效果在于，与常规的单层绝缘相比，多层绝缘的阻挡能力提高。结果，依照各个实施例，可以利用多层绝缘中的更小的总层厚度来实现与常规单层绝缘中相同的阻挡能力，或者如果与常规单层绝缘中相同的总层厚度用于多层绝缘，那么可以实现比常规单层绝缘的阻挡能力更高的阻挡能力。
依照本文中描述的各个实施例，多绝缘层叠层的电绝缘层可以包括层压片或者可以由层压片制成，该层压片包含电绝缘基质材料（例如塑料材料，例如诸如环氧树脂之类的树脂材料）以及嵌入到基质材料中的机械稳定材料或成分（例如纤维材料）。依照一些实施例，用于叠层的电绝缘层的层压片可以例如以与应用于电路板（例如印刷电路板（PCB））相似的方式配置，和/或可以包括与应用于电路板（例如印刷电路板（PCB））相似的材料或者由其制成。层压片的效果或特征可以是或者可以包括3D（三维的）：层压片的可成形性或者可模制性；层压片在各种不同表面上的可加工性（例如关于温度预算或粘附）；半成品的实现（层不必完全产生）；材料属性的可修改性。
依照其他的实施例，所述电绝缘层中的一个或多个可以包括其他绝缘材料或者可以由其制成，所述绝缘材料诸如例如：氧化物，诸如例如金属氧化物（例如氧化铝、氧化铜或其他适当的金属氧化物）、诸如例如氧化硅之类的半导体氧化物或者其他适当的氧化物；氮化物，诸如例如金属氮化物（例如氮化铝或者其他适当的金属氮化物）、诸如例如氮化硅之类的半导体氮化物或者其他适当的氮化物；或者有机绝缘材料。在这种情况下，所述电绝缘层中的一个或多个可以例如借助于任何适当的沉积工艺而形成，所述沉积工艺包括例如溅射工艺（例如等离子体溅射工艺）、层压工艺以及其他适当的沉积工艺。
尽管已经参照特定实施例特别地示出和描述了本发明，但是本领域技术人员应当理解的是，可以在不脱离由所附权利要求书所限定的本发明的精神和范围的情况下在其中做出形式和细节方面的各种改变。本发明的范围因此由所附权利要求书所表示并且落入权利要求书的等效物的含义和范围内的所有改变因此预期被包含在内。

Claims (26)

1.一种半导体器件，包括：
载体；
半导体芯片，设置在载体的第一侧上方；
叠层，设置在载体与半导体芯片之间或者在载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层，该第一电绝缘层包括层压片，该层压片包括第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料。
2.权利要求1的半导体器件，
其中载体包括导电材料。
3.权利要求2的半导体器件，
其中载体包括金属板。
4.权利要求1的半导体器件，
其中第一电绝缘基质材料包括选自材料组的至少一种材料，所述材料组包括：
聚合物材料；
氧化物材料；
氮化物材料；
低k材料；
碳。
5.权利要求1的半导体器件，
其中第一机械稳定材料包括选自材料组的至少一种材料，所述材料组包括：
纤维材料；
氧化物材料；
氮化物材料；
低k材料；
碳；
金属颗粒。
6.权利要求1的半导体器件，
其中半导体芯片被配置成包括定位在面向载体的一侧上的至少一个电接触元件的功率半导体芯片。
7.权利要求1的半导体器件，
其中第一电绝缘层具有从大约1μm至大约1000μm的范围内的层厚度。
8.权利要求1的半导体器件，
其中叠层进一步包括设置在第一电绝缘层上方的第二电绝缘层。
9.权利要求8的半导体器件，
其中第二电绝缘层包括选自材料组的至少一种材料，所述材料组包括：
有机绝缘材料；
氧化物材料；
氮化物材料；
低k材料；
金刚石。
10.权利要求8的半导体器件，第二电绝缘层包括层压片，该层压片包括第二电绝缘基质材料以及嵌入到第二电绝缘基质材料中的第二机械稳定材料。
11.权利要求10的半导体器件，
其中第一电绝缘基质材料和第二电绝缘基质材料是相同的材料。
12.权利要求10的半导体器件，
其中第一电绝缘基质材料和第二电绝缘基质材料是不同的材料。
13.权利要求10的半导体器件，
其中第二电绝缘基质材料包括选自材料组的至少一种材料，所述材料组包括：
聚合物材料；
氧化物材料；
氮化物材料；
低k材料。
14.权利要求10的半导体器件，
其中第一机械稳定材料和第二机械稳定材料是相同的材料。
15.权利要求10的半导体器件，
其中第一机械稳定材料和第二机械稳定材料是不同的材料。
16.权利要求10的半导体器件，
其中第二机械稳定材料包括选自材料组的至少一种材料，所述材料组包括：
纤维材料；
氧化物材料；
氮化物材料；
低k材料；
碳；
金属颗粒。
17.权利要求8的半导体器件，
叠层进一步包括至少一个附加的电绝缘层。
18.权利要求17的半导体器件，
所述至少一个附加的电绝缘层包括层压片，该层压片包括电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
19.权利要求1的半导体器件，
其中叠层具有从大约1μm至大约10000μm的范围内的总层厚度。
20.权利要求1的半导体器件，进一步包括封装结构，其中载体和半导体芯片中的至少一个至少部分地被封装结构覆盖。
21.权利要求20的半导体器件，
其中封装结构包括模制化合物。
22.权利要求1的半导体器件，进一步包括耦合到载体和叠层中的至少一个的散热器。
23.一种半导体器件，包括：
载体；
半导体芯片，设置在载体的第一侧上方；
叠层，设置在载体与半导体芯片之间或者在载体的与半导体芯片相对的第二侧上方或者二者，该叠层包括多个电绝缘层，每个电绝缘层包括层压片，该层压片包括电绝缘基质材料以及嵌入到电绝缘基质材料中的机械稳定材料。
24.权利要求23的半导体器件，
其中载体是导电的。
25.权利要求23的半导体器件，
其中半导体芯片被配置成包括定位在面向载体的一侧上的至少一个电接触元件的功率芯片。
26.一种制造半导体器件的方法，该方法包括：
将半导体芯片设置在载体的第一侧上方；
在载体与半导体芯片之间将叠层设置在载体的第一侧上方或者将其设置在载体的与半导体芯片相对的第二侧上方或者二者，该叠层至少包括第一电绝缘层，该第一电绝缘层包括层压片，该层压片包括第一电绝缘基质材料以及嵌入到第一电绝缘基质材料中的第一机械稳定材料。
CN201210557719.6A 2011-12-20 2012-12-20 半导体器件和制造方法 Active CN103178025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/330,703 US20130154123A1 (en) 2011-12-20 2011-12-20 Semiconductor Device and Fabrication Method
US13/330703 2011-12-20

Publications (2)

Publication Number Publication Date
CN103178025A true CN103178025A (zh) 2013-06-26
CN103178025B CN103178025B (zh) 2016-05-18

Family

ID=48522227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210557719.6A Active CN103178025B (zh) 2011-12-20 2012-12-20 半导体器件和制造方法

Country Status (3)

Country Link
US (1) US20130154123A1 (zh)
CN (1) CN103178025B (zh)
DE (1) DE102012112682A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342275A (zh) * 2016-04-29 2017-11-10 台达电子工业股份有限公司 基板、功率模块封装及图案化的绝缘金属基板的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
JP6281897B2 (ja) * 2013-10-30 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US9865531B2 (en) * 2016-04-29 2018-01-09 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
US10056319B2 (en) 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
DE102019104010A1 (de) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
JP2022144711A (ja) * 2021-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034113A1 (en) * 1998-12-18 2003-02-20 Butler Edwin G. Method of manufacturing a ceramic matrix composite
US20030178627A1 (en) * 2000-10-16 2003-09-25 Werner Marchl Led module
US20080191339A1 (en) * 2007-02-09 2008-08-14 Infineon Technologies Ag Module with silicon-based layer
CN201119218Y (zh) * 2006-04-28 2008-09-17 丛林网络公司 可再使用的散热器附着组件
US20080296782A1 (en) * 2007-06-04 2008-12-04 Infineon Technologies Ag Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69706587T2 (de) * 1996-03-29 2002-07-11 Toshiba Kawasaki Kk Keramikmatrix-Verbundwerkstoff und Verfahren zur Herstellung desselben
US6211016B1 (en) * 1998-03-23 2001-04-03 Texas Instruments-Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
FR2861887B1 (fr) * 2003-11-04 2006-01-13 Commissariat Energie Atomique Element de memoire a changement de phase a cyclabilite amelioree
KR101177664B1 (ko) * 2011-05-11 2012-08-27 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034113A1 (en) * 1998-12-18 2003-02-20 Butler Edwin G. Method of manufacturing a ceramic matrix composite
US20030178627A1 (en) * 2000-10-16 2003-09-25 Werner Marchl Led module
CN201119218Y (zh) * 2006-04-28 2008-09-17 丛林网络公司 可再使用的散热器附着组件
US20080191339A1 (en) * 2007-02-09 2008-08-14 Infineon Technologies Ag Module with silicon-based layer
US20080296782A1 (en) * 2007-06-04 2008-12-04 Infineon Technologies Ag Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342275A (zh) * 2016-04-29 2017-11-10 台达电子工业股份有限公司 基板、功率模块封装及图案化的绝缘金属基板的制造方法

Also Published As

Publication number Publication date
CN103178025B (zh) 2016-05-18
DE102012112682A1 (de) 2013-06-20
US20130154123A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN103178025B (zh) 半导体器件和制造方法
US10366924B2 (en) Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
TWI283553B (en) Thermal enhanced low profile package structure and method for fabricating the same
CN103426873B (zh) 多芯片封装及其制造方法
US8299590B2 (en) Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US20130062743A1 (en) Power module package and method for manufacturing the same
US20140077354A1 (en) Semiconductor module and an inverter mounting said semiconductor module
US8792239B2 (en) Power module package and method for manufacturing the same
CN103329265A (zh) 包括具有导热通路的基片的电子器件次粘着基台
US8680673B2 (en) Integrated heat pillar for hot region cooling in an integrated circuit
WO2009002381A3 (en) Mold compound circuit structure for enhanced electrical and thermal performance
CN105023920A (zh) 包括多个半导体芯片和多个载体的器件
WO2014132397A1 (ja) モジュール、モジュール組合体及びモジュールの製造方法
CN105575954A (zh) 系统和方法
US9589904B2 (en) Semiconductor device with bypass functionality and method thereof
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
CN104701308B (zh) 电子器件
CN103579188A (zh) 嵌入式集成电路封装及其制造方法
CN110211931A (zh) 一种三维封装结构及其制造方法
CN111106078A (zh) 一种多芯片集成封装结构
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
KR20140094081A (ko) 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법
US11646258B2 (en) Electronic devices including electrically insulated load electrodes
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
CN102403268A (zh) 用于在芯片封装装置中填充接触孔的方法以及芯片封装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant