CN103165812B - 氧化钨阻变存储器的制造方法 - Google Patents
氧化钨阻变存储器的制造方法 Download PDFInfo
- Publication number
- CN103165812B CN103165812B CN201110423213.1A CN201110423213A CN103165812B CN 103165812 B CN103165812 B CN 103165812B CN 201110423213 A CN201110423213 A CN 201110423213A CN 103165812 B CN103165812 B CN 103165812B
- Authority
- CN
- China
- Prior art keywords
- tungsten
- tungsten oxide
- titanium
- hole
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种氧化钨阻变存储器的制造方法，包括步骤：1)制作钨通孔；2)干法刻蚀掉钨通孔顶部侧壁的钛层和钛氮化合物阻挡层；3)用有机酸洗掉残留聚合物；4)高温热氧化处理，在钨通孔顶部形成氧化钨；5)光刻和干法刻蚀，形成氧化钨阻变存储单元；6)淀积金属，通过光刻和干法刻蚀形成顶层金属布线。该方法通过在钨通孔氧化前，去除钨通孔侧壁的部分钛层和钛氮化合物阻挡层，使钨通孔氧化后，在钨通孔侧壁能形成部分氧化钨，隔离开顶层金属与钨通孔的钛层和钛氮化合物阻挡层，从而避免了漏电通路的产生，提高了氧化钨阻变存储器的可靠性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种氧化钨阻变存储器的制造方法。
背景技术
氧化钨阻变存储器是利用氧化钨材料在电场作用下电阻值会发生可逆转变而达到存储目的的半导体元件。
目前，氧化钨阻变存储器一般是通过钨通孔氧化的方法来制备的，即在钨通孔内侧的钛层和钛氮化合物阻挡层与顶部金属电极之间形成氮化硅或氧化硅等绝缘材料的边墙。这种工艺方法除了成本高以外，还存在下述问题：在制备氧化钨存储单元的过程中，钨通孔内侧的钛层和钛氮化合物阻挡层很容易与顶部金属电极接触，形成一个与氧化钨存储单元并联的漏电通路，这会导致氧化钨起不到阻变的作用，进而对氧化钨存储单元的读写操作产生干扰。
发明内容
本发明要解决的技术问题是提供一种氧化钨阻变存储器的制造方法，它可以提高氧化钨阻变存储器的性能。
为解决上述技术问题，本发明的氧化钨阻变存储器的制造方法，包括以下步骤：
1)制作钨通孔；
2)干法刻蚀掉钨通孔顶部侧壁的钛层和钛氮化合物阻挡层；
3)用有机酸清洗掉干法刻蚀后残留的聚合物；
4)高温热氧化处理，在钨通孔顶部形成氧化钨；
5)通过光刻和干法刻蚀，形成氧化钨阻变存储单元；
6)淀积金属，通过光刻和干法刻蚀，形成顶层金属布线。
本发明通过在钨通孔氧化前，先用高选择比的干法刻蚀工艺，把钨通孔侧壁的钛层和钛氮化合物阻挡层去除掉一部分，这样，钨通孔氧化后，在钨通孔侧壁形成的氧化钨就会隔离开顶层金属层与钨通孔钛氮化合物阻挡层，从而防止了漏电通路的产生，达到了提高氧化钨阻变存储器擦写操作窗口及可靠度的目的，同时，还简化了氧化钨阻变存储器的制造工艺。
附图说明
图1是本发明实施例的方法示意图。
图中附图标记说明如下：
1：钨通孔
2：钛层和钛氮化合物阻挡层
3：底层金属线或硅
4：绝缘介质层
5：氧化钨
6、8：光刻抗蚀剂
7：顶层金属层
9：基底
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
请参阅图1所示，本实施例的氧化钨阻变存储器的制造方法，其具体工艺流程为：
步骤1，在底层金属线或硅3上形成钨通孔1结构，如图1(a)所示。
步骤2，用干法刻蚀方法，部分刻蚀掉钨通孔1侧壁的钛层和钛氮化合物阻挡层2，如图1(b)所示。钛层和钛氮化合物阻挡层2的去除量一般在300埃米左右，只要能阻断其与后面制作的顶层金属层7接触即可。
本步干法刻蚀条件为：采用以氯气(Cl2)和三氯化硼(BCl3)气体为主的刻蚀气体，压力5～20毫托，上部电极功率500～1500W，下部电极功率100～200W。刻蚀时间根据刻蚀速率调整(一般在10～20秒之间)，由于钛和钛氮化合物的刻蚀量较低，因此一般用低刻蚀速率，以保证高工艺窗口。
在上述刻蚀条件下，钛和钛氮化合物对钨具有高刻蚀选择比(一般在100以上)，同时由于一般钛层和钛氮化合物阻挡层2的厚度也就在300埃米左右，且刻蚀时间比较短，因此本步骤在部分刻蚀钛和钛氮化合物过程中，不会导致钨损失。
步骤3，用有机酸(一般可以用氟化物有机化学药液)把干法刻蚀后残留的聚合物清洗干净。由于高选择比的干法刻蚀会引进聚合物，考虑到无机酸会腐蚀金属，因此，这里使用有机酸对聚合物进行清洗。
步骤4，在氧气气氛下，对基底9进行一次温度为400～800摄氏度的高温热氧化处理，将钨通孔1顶部的金属钨氧化，形成一层厚度为200～2000埃米的氧化钨5，作为信息存储层，如图1(c)所示。
由于钨通孔1顶部侧壁的钛和钛氮化合物已经被干法刻蚀去除了，因此顶部的金属钨侧壁也会被氧化，从而阻断了钨通孔内钛层和钛氮化合物阻挡层2与后面制作的顶层金属层7形成漏电通路。
步骤5，在需要保留氧化钨5的区域涂布光刻抗蚀剂6，如图1(d)所示。
步骤6，光刻并干法刻蚀，去除没有光刻抗蚀剂6覆盖区域的氧化钨5层，形成氧化钨5阻变存储单元；刻蚀后，用干法或湿法去除残留的光刻抗蚀剂6，如图1(e)所示。
本步干法刻蚀条件为：采用以SF6(六氟化硫)、Ar(氩气)和O2(氧气)为主的刻蚀气体，压力5～10毫托，上部电极功率300～1000W，下部电极功率10～200W，刻蚀时间和刻蚀速率根据氧化钨的厚度决定。氧化钨对钨的刻蚀选择比在4左右。
步骤7，在绝缘介质层4上淀积一层金属(一般是铝)，用光刻抗蚀剂8定义出顶层金属层7的图形，如图1(f)所示。
步骤8，通过光刻和干法刻蚀，形成顶层金属层7的布线，如图1(g)所示。
本步干法刻蚀条件为：采用以Cl2(氯气)、BCl3(氯化硼)和CHF3(三氟甲烷)为主的刻蚀气体，压力5～10毫托，上部电极功率700～1000W，下部电极功率70～200W，刻蚀时间和刻蚀速率根据金属层的厚度决定。
Claims (7)
1.氧化钨阻变存储器的制造方法，其特征在于，包括以下步骤：
1)制作钨通孔；
2)干法刻蚀掉钨通孔顶部侧壁的钛层和钛氮化合物阻挡层，同时将钨通孔顶部的钨保留；干法刻蚀条件为：采用以氯气和三氯化硼气体为主的刻蚀气体，压力5～20毫托，上部电极功率500～1500W，下部电极功率100～200W；钛和钛氮化合物对钨的刻蚀选择比在100以上；
3)用有机酸清洗掉干法刻蚀后残留的聚合物；
4)高温热氧化处理，在钨通孔顶部形成氧化钨；
5)通过光刻和干法刻蚀，形成氧化钨阻变存储单元；
6)淀积金属，通过光刻和干法刻蚀，形成顶层金属布线。
2.根据权利要求1所述的方法，其特征在于，步骤2)，所述钛层和钛氮化合物阻挡层的去除量为300埃米。
3.根据权利要求1所述的方法，其特征在于，步骤4)，高温热氧化处理的温度为400～800摄氏度。
4.根据权利要求3所述的方法，其特征在于，步骤4)，所述氧化钨的厚度为200～2000埃米。
5.根据权利要求1所述的方法，其特征在于，步骤5)，干法刻蚀条件为：采用以六氟化硫、氩气和氧气为主的刻蚀气体，压力5～10毫托，上部电极功率300～1000W，下部电极功率10～200W。
6.根据权利要求5所述的方法，其特征在于，步骤5)，氧化钨对钨的刻蚀选择比为4。
7.根据权利要求1所述的方法，其特征在于，步骤6)，干法刻蚀条件为：采用以氯气、氯化硼和三氟甲烷为主的刻蚀气体，压力5～10毫托，上部电极功率700～1000W，下部电极功率70～200W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110423213.1A CN103165812B (zh) | 2011-12-16 | 2011-12-16 | 氧化钨阻变存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110423213.1A CN103165812B (zh) | 2011-12-16 | 2011-12-16 | 氧化钨阻变存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165812A CN103165812A (zh) | 2013-06-19 |
| CN103165812B true CN103165812B (zh) | 2015-02-04 |
Family
ID=48588722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110423213.1A Active CN103165812B (zh) | 2011-12-16 | 2011-12-16 | 氧化钨阻变存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165812B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572291A (zh) * | 2009-06-12 | 2009-11-04 | 中国科学院上海微系统与信息技术研究所 | 一种实现多级存储的存储器单元结构及其制作方法 |
| CN101572246A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 电阻存储器、含有电阻存储器的集成电路的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382738B1 (ko) * | 2001-04-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 메탈 컨택 형성 방법 |
| JP2006156886A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
-
2011
- 2011-12-16 CN CN201110423213.1A patent/CN103165812B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572246A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 电阻存储器、含有电阻存储器的集成电路的制作方法 |
| CN101572291A (zh) * | 2009-06-12 | 2009-11-04 | 中国科学院上海微系统与信息技术研究所 | 一种实现多级存储的存储器单元结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165812A (zh) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100414683C (zh) | 用于制造具有金属线的半导体器件的方法 | |
| CN101770977B (zh) | 半导体器件导线的绝缘方法 | |
| CN100449731C (zh) | 双镶嵌结构的形成方法 | |
| KR20140140746A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| CN100468690C (zh) | 高深宽比自对准接触刻蚀中减低接触电阻的方法 | |
| CN103165812B (zh) | 氧化钨阻变存储器的制造方法 | |
| KR20090090003A (ko) | 상변화 메모리 소자 제조 방법 | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| KR20050074081A (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN102543843A (zh) | 互连结构的制造方法 | |
| CN104701242A (zh) | 接触孔的刻蚀方法 | |
| CN102543878B (zh) | 存储器的制造方法 | |
| CN102569089B (zh) | 半导体器件的形成方法 | |
| CN104979468A (zh) | 一种半导体器件及其制造方法 | |
| CN103794545B (zh) | 一种制作金属互连线的方法 | |
| CN103515353B (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
| CN103000634B (zh) | Nor快闪存储器及其形成方法和接触孔的形成方法 | |
| CN103426745B (zh) | 半导体结构的形成方法 | |
| CN103531460B (zh) | 倒梯形替代栅极的制作方法 | |
| KR100953022B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100936805B1 (ko) | 오픈불량 및 펀치 방지를 위한 반도체소자의 제조 방법 | |
| CN103151256B (zh) | 去除栅极边墙下残留多晶硅的干法刻蚀方法 | |
| CN103474334B (zh) | 半导体工艺 | |
| CN102097359B (zh) | 接触孔的刻蚀方法 | |
| CN103094473A (zh) | 氧化钨阻变存储器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |