CN103165638B - 层叠型半导体存储器件 - Google Patents

层叠型半导体存储器件 Download PDF

Info

Publication number
CN103165638B
CN103165638B CN201210274234.6A CN201210274234A CN103165638B CN 103165638 B CN103165638 B CN 103165638B CN 201210274234 A CN201210274234 A CN 201210274234A CN 103165638 B CN103165638 B CN 103165638B
Authority
CN
China
Prior art keywords
layer
gate electrode
wordline
type memory
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210274234.6A
Other languages
English (en)
Other versions
CN103165638A (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103165638A publication Critical patent/CN103165638A/zh
Application granted granted Critical
Publication of CN103165638B publication Critical patent/CN103165638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种层叠型存储器件，所述层叠型存储器件包括：半导体衬底；多个位线，所述多个位线被布置并层叠在所述半导体衬底上；多个字线，所述多个字线形成在所述多个位线上；多个互连单元，所述多个互连单元中的每个从相应的字线向所述多个位线中的相应的一个延伸；以及多个存储器单元，所述多个存储器单元分别连接在所述多个位线与从所述多个字线延伸的互连单元之间。

Description

层叠型半导体存储器件
相关申请的交叉引用
本申请要求2011年12月15日向韩国专利局提交的申请号为10-2011-0135698的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及半导体集成电路技术，更具体而言，涉及一种具有三维层叠单元的层叠型存储器件。
背景技术
随着移动和数字信息通信行业以及家用电器行业的发展，现有的基于电子电荷控制的器件将达到其物理极限。因而，已经发展出具有新构造的新的功能性存储器件。尤其，具有大容量、超高速以及超低功耗的下一代存储器件的发展可以包括用于主要信息家用电器中的大容量存储器的特点。
当前，已经建议使用利用阻变器件作为存储介质的阻变存储器件作为下一代存储器件。这些下一代存储器件可以包括相变存储器件、阻变存储器件以及磁阻存储器件。
阻变存储器件可以包括开关器件和阻变器件，并且阻变存储器件根据阻变器件的状态来储存数据“0”或“1”。
另外，阻变存储器件可以改善集成密度，而在有限的区域中提高容量是重要的。
另外，相变存储器件利用与字线连接的二极管作为开关器件，并将字线形成为具有尽可能窄的线宽以降低集成密度。因而，字线的电阻值增加导致字线跳跃(bouncing)，并且字线电压可能不稳定。
发明内容
根据一个示例性实施例的一个方面，一种层叠型存储器件包括：半导体衬底；多个位线，所述多个位线被布置并层叠在所述半导体衬底上；多个字线，所述多个字线形成在所述多个位线上；多个互连单元，所述多个互连单元中的每个从相应的字线向所述多个位线中的相应的一个延伸；多个存储器单元，所述多个存储器单元分别连接在所述多个位线与从所述多个字线延伸的互连单元之间。
根据一个示例性实施例的另一方面，一种层叠型存储器件包括：半导体衬底；多个有源区，所述多个有源区中的每个包括层叠在所述半导体衬底上并彼此绝缘的多个有源层；多个栅电极，所述多个栅电极形成在所述多个有源区的每个中，并且所述多个栅电极包围所述多个有源层的最上层有源层的上部以及所述多个有源层的侧部；多个源极，所述多个源极中的每个在所述栅电极的第一侧形成在所述多个有源层的每个中；多个漏极，所述多个漏极中的每个在所述栅电极的第二侧形成在所述多个有源层的每个中；多个位线，所述多个位线中的每个与设置在同一层中的漏极共同地连接；多个阻变器件层，所述多个阻变器件层中的每个与所述多个源极中的相应的一个连接；以及公共源极线，所述公共源极线与所述阻变器件层共同地连接。
根据一个示例性实施例的又一方面，一种层叠型存储器件包括：半导体衬底；多个有源区，所述多个有源区中的每个包括层叠在所述半导体衬底上并彼此绝缘的多个有源层；多个栅电极，所述多个栅电极形成在所述多个有源区的每个中，并且所述多个栅电极包围所述多个有源层的最上层有源层的上部以及所述多个有源层的侧部；多个源极，所述多个源极中的每个在栅电极的第一侧形成在所述多个有源层的每个中；多个漏极，所述多个漏极中的每个在栅电极的第二侧形成在所述多个有源层的每个中；多个阻变器件层，所述多个阻变器件层中的每个布置在所述多个漏极中的相应一个的第一侧；多个位线，所述多个位线中的每个与布置在同一层中的阻变器件层共同地连接；公共源极线，所述公共源极线与所述多个源极共同地连接；以及字线，所述字线中的每个与所述多个栅电极中的相应一个电连接。
在以下标题为“具体实施方式”的部分描述这些和其它的特征、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明主题的上述和其它方面、特征和其它优点，其中：
图1是说明根据本发明一个示例性实施例的层叠型存储器件的立体图；
图2至图9是说明制造根据本发明一个示例性实施例的层叠型存储器件的方法的工艺的截面图；
图10至图17是说明制造根据本发明一个示例性实施例的层叠型存储器件的方法的工艺的平面图；
图18是根据本发明一个示例性实施例的层叠型存储器件的电路图；以及
图19至图21是说明根据本发明另一个示例性实施例的层叠型存储器件的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本发明参照截面图来描述示例性实施例，截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应被解释为限于本发明所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。相同的附图标记在附图中表示相同的元件。还要理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或还可以存在中间层。
图1是说明根据本发明一个示例性实施例的层叠型存储器件的立体图。
参见图1，具有线形的多个有源层110层叠在半导体衬底100上，绝缘层(未示出)插入在多个有源层110之间。层叠的有源层110通过沿z方向延伸的绝缘插塞(plug)125而被划分成单位有源区UNIT。
在层叠的单位有源区UNIT中的每个的中央部分形成栅电极G。栅绝缘层(未示出)插入在栅电极G与有源层110之间。栅电极G可以形成为“U”形，以包围层叠的单位有源区UNIT中的最上层单位有源区的上表面以及层叠的单位有源区UNIT的侧壁。栅电极G与字线160电连接。例如，栅电极包括与层叠的单位有源区UNIT的前侧FS重叠的第一部分g1、与层叠的单位有源区UNIT的后侧BS重叠的第二部分g2、以及与层叠的单位有源区UNIT的顶侧重叠的第三部分g3。
在栅电极G的两侧的多个有源层的每个中形成源极S和漏极D，使得在每个单位有源区UNIT中形成晶体管。位线120可以沿z方向延伸，并与漏极D的第一侧接触。在每个源极S的第二侧可以形成阻变器件层145。
此时，位线120可以与被布置成在同一层(同一平面)中沿图1的z方向与位线120重叠的漏极D共同地连接。位线沿与字线160相交叉的方向延伸。
另外，阻变器件层145是被配置成根据晶体管的开关操作来储存位线120的信号的储存介质。阻变器件层145可以包括下列中的任何一种：作为用于阻变随机存取存储器(ReRAM)的材料的镨钙锰氧化物(PCMO)层、作为用于相变随机存取存储器(PCRAM)的材料的硫族化合物层、作为用于磁随机存取存储器(MRAM)的材料的磁性层、作为用于自旋转移力矩MRAM(STTMRAM)的材料的磁化开关器件层、以及作为用于聚合物随机存取存储器(PoRAM)的材料的聚合物层。
阻变器件层145可以共同地连接到公共源极线150，例如，公共源极线150可以是用于接地电压的端子。
所述层叠型存储器件能够通过有源区和位线的层叠布置而在有限的区域中集成多个存储器单元。
图2至图9是说明制造图1的层叠型存储器件的方法的工艺的截面图。图10至图17是说明制造图1的层叠型存储器件的方法的工艺的平面图。这里，图10至图17是x-z平面的平面图。图2至图9是沿图10至图17的线a-a’截取的截面图。
参见图2和图10，在半导体衬底100上形成绝缘层105。重复地形成有源层110和层间绝缘层115，使得多个有源层110和多个层间绝缘层115交替地层叠，由此形成层叠的有源结构SA。有源层110可以包括诸如硅(Si)、硅锗(SiGe)以及砷化镓(GaAs)的半导体层，并且有源层110可以包括选自Si、SiGe以及GaAs中的单层或多层。例如，绝缘层105和层间绝缘层115可以包括氧化硅材料。
参见图3和图11，将层叠的有源结构SA的第一部分图案化以暴露绝缘层105。此图案化工艺形成第一孔H1。随后，通过从层间绝缘层115的侧表面将经由第一孔H1暴露出的有源层110回拉(pull back)的刻蚀工艺来形成第二孔H2。第一孔H1是用于将位线分开的孔，第二孔H2是限定位线区域的区域。此时，通过第一孔H1和第二孔H2将层叠的有源结构SA沿z方向左右分开。
参见图4和图12，导电材料填充第二孔H2以形成分别与层叠的有源层接触的位线120。用于位线120的导电材料可以包括选自下列中的至少一种：诸如钨(W)、铜(Cu)、钛(Ti)、钼(Mo)以及钽(Ta)的金属层；诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAlN)、氮化钽硅(TaSiN)以及氮化钽铝(TaAlN)的金属氮化物层；诸如硅化钛(TiSi)的金属硅化物层；诸如钛钨(TiW)的异质金属层；以及诸如氮氧化钛(TiON)、氮氧化钨(WON)以及氮氧化钽(TaON)的金属氮氧化物层。另外，位线120与布置在同一平面上的有源层110共同地连接。接着，绝缘层填充第一孔H1以形成绝缘插塞125。通过层叠的层间绝缘层115和绝缘插塞125将沿y方向层叠并沿x方向设置在同一层中的位线120彼此分开。
参见图5和图13，刻蚀层叠的有源结构SA的第二部分以暴露绝缘层105，使得层叠的有源结构SA沿图13的x方向分开。图13的区域P表示其中层叠的有源结构SA被刻蚀以沿x方向被分开的区域。经由此刻蚀工艺，将层叠的有源结构SA分成具有沿x方向延伸的矩形形状的多个层叠的有源图案SAP。这里，层叠的有源图案中的每个可以被称作为层叠的有源区，并且构成层叠的有源区的一个层可以是形成有一个存储器单元的单位有源区。
在形成有多个层叠的有源图案SAP的半导体衬底100的所得结构上形成栅绝缘层130和栅电极层135。与位线相似，栅电极层135可以包括选自下列中的至少一种：诸如钨(W)、铜(Cu)、钛(Ti)、钼(Mo)以及钽(Ta)的金属层；诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAlN)、氮化钽硅(TaSiN)以及氮化钽铝(TaAlN)的金属氮化物层；诸如硅化钛(TiSi)的金属硅化物层；诸如钛钨(TiW)的异质金属层；以及诸如氮氧化钛(TiON)、氮氧化钨(WON)以及氮氧化钽(TaON)的金属氮氧化物层。
栅电极层135和栅绝缘层130首先被图案化以包围每个层叠的有源图案SAP。
参见图6和图14，另外地刻蚀首先被图案化的栅电极层135和栅绝缘层130以在层叠的有源图案SAP上形成栅电极G。在层叠的有源图案SAP中的每个上形成栅电极G的每个。更具体地，由图14可见，将栅电极G的每个布置成沿与层叠的有源图案SAP中的每个的延伸方向(x方向)相垂直的方向。然而，如图1所示，栅电极G实质地形成为包围层叠的有源图案SAP的上表面和侧面。因此，即使将栅电极G布置成与层叠的有源图案SAP一一对应，但是栅电极G对于构成层叠的有源图案SAP中的每个的单位有源区实质上用作共享的栅电极。
接着，在利用栅电极G作为掩模的单位有源区的每个中形成源极和漏极。经由步进式离子注入工艺在层叠的单位有源层110的每个中形成源极S和漏极D。在这个工艺中，可以将漏极D形成为与位线120接触。源极S可以具有比漏极D更大的宽度，从而确保要在随后的工艺中形成阻变器件层(未示出)的空间。
参见图7和图15，在包括栅电极G的半导体衬底100的所得结构上形成上绝缘层140。接着，刻蚀上绝缘层140和层叠的有源图案SAP以暴露层叠的有源图案SAP的源极S的侧壁，从而形成第三接触孔H3。将暴露的源极S的部分回拉指定的长度以形成第四孔H4。这里，将第四孔H4的深度确定成与漏极D的宽度基本相等。
参见图8和图16，阻变材料填充第四孔H4以形成阻变器件层145。阻变器件层145可以包括选自下列中的任一种：作为用于阻变随机存取存储器(ReRAM)的材料的镨钙锰氧化物(PCMO)层、作为用于相变随机存取存储器(PCRAM)的材料的硫族化合物层、作为用于磁随机存取存储器(MRAM)的材料的磁性层、作为用于自旋转移力矩MRAM(STTMRAM)的材料的磁化开关器件层、以及作为用于聚合物随机存取存储器(PoRAM)材料的聚合物层。通过形成阻变器件层145，形成了与阻变器件层145连接的晶体管。
导电材料填充第三孔H3以形成与连接到相应源极S的阻变器件层145共同连接的公共源极线150。
参见图9和图17，在包括公共源极线150的半导体衬底100的所得结构上形成层间绝缘层155，随后，在层间绝缘层155内形成与栅电极G接触的导电插塞157。在层间绝缘层155上形成字线160以与导电插塞157接触。字线160可以沿与有源层110的延伸方向相同的方向延伸。图17所示的接触CT是字线160与导电插塞157之间的接触。
可以用图18所示的电路来实现根据上述示例性实施例的层叠型存储器件。
参见图18，层叠型存储器件1000包括多个字线WL0、WL1和WL2，多个位线BL0、BL1和BL2，以及多个存储器单元mc。
多个位线BL0、BL1和BL2层叠并沿第一方向延伸。多个字线WL0、WL1和WL2包括向层叠的位线BL0、BL1和BL2延伸的互连单元L。这里，互连单元L可以与图9的接触插塞157相对应。
多个存储器单元mc连接在从多个字线WL0、WL1和WL2到多个位线BL0、BL1和BL2延伸的互连单元L之间。多个存储器单元mc中的每个可以包括晶体管Tr和可变电阻器Rv。在晶体管Tr中，栅极与对应的互连单元L连接，漏极与对应的位线连接，源极与可变电阻器Rv连接。可变电阻器Rv可以与公共源极线150连接，并且与示例性实施例的阻变器件层145相对应。
位线BL3、BL4和BL5是布置在相邻的层叠有源区中的位线。
所述层叠型存储器件被配置成层叠多个存储器单元并且层叠位线以改善集成密度。因此，可以确保字线形成区域并防止字线跳跃。
图19是说明根据另一个示例性实施例的层叠型阻变存储器件的截面图。在所述示例性实施例中，利用NMOS晶体管作为晶体管。可以通过注入高浓度n型杂质来形成NMOS晶体管的源极和漏极。
另外，如图20所示，可以利用硅化物层118作为晶体管的源极和漏极。通过利用硅化物层，可以改善晶体管的结电阻。
另外，如图21所示，可以将阻变器件层146设置在漏极D和位线120之间。通过这个实施例，可以获得与上述示例性实施例相同的特点。
尽管在上述示例性实施例中未详细描述，但是晶体管的源极和漏极可以形成为一般的轻掺杂漏极(LDD)类型。
如以上详细描述的，根据示例性实施例，阻变存储器件被配置成三维结构，因而，可以改善集成密度并防止字线跳跃。
尽管以上已经描述了某些实施例，但是可以理解的是描述的实施例仅仅是实例。因此，不应基于所描述的实施例来限定本发明描述的器件和方法。更确切地说，应当仅根据结合以上描述和附图的所附权利要求来限定本发明描述的系统和方法。

Claims (16)

1.一种层叠型存储器件，包括：
半导体衬底；
第一层叠结构和第二层叠结构，其中，所述第一层叠结构和第二层叠结构中的每一个都包括多个层叠在所述半导体衬底上的存储器单元，且所述第一层叠结构和第二层叠结构通过绝缘插塞分开；
多个位线，所述多个位线分别形成于所述第一层叠结构和第二层叠结构中的存储器单元的一侧，并层叠在所述半导体衬底上；以及
多个字线结构，所述多个字线结构包括：
多个栅绝缘层，所述栅绝缘层形成在多个所述存储器单元上方；
第一栅电极和第二栅电极，其中，所述第一栅电极和第二栅电极中的每一个都具有U形的形状并与所述栅绝缘层直接接触，其中，所述U形的形状由第一部分、第二部分、以及第三部分形成，所述第一部分用于覆盖第一层叠结构或第二层叠结构中的每个相应存储器单元的前侧，所述第二部分用于覆盖第一层叠结构或第二层叠结构中的每个相应存储器单元的后侧，所述第三部分用于覆盖第一层叠结构和第二层叠结构中的相应存储器单元的顶侧；其中，所述栅绝缘层插入在第一栅电极及第二栅电极与第一层叠结构及第二层叠结构的相应存储器单元之间，且第一至第三部分彼此电连接，
字线，所述字线形成在所述层叠结构和多个位线上，其中字线构造为选择多个字线结构的栅电极中的一个，以及
互连单元，所述互连单元电连接在所述栅电极的第三部分与字线之间，
其中，多个形成第一层叠结构和第二层叠结构的所述存储器单元并联连接。
2.如权利要求1所述的层叠型存储器件，其中，多个所述存储器单元中的每个包括：
开关晶体管，所述开关晶体管与对应的位线以及对应的字线电连接；以及
可变电阻器，所述可变电阻器与所述开关晶体管连接。
3.如权利要求2所述的层叠型存储器件，其中，所述多个存储器单元的可变电阻器共同地连接到公共源极线。
4.一种层叠型存储器件，包括：
半导体衬底；
层叠结构，其中，所述层叠结构包括多个层叠在所述半导体衬底上并彼此绝缘的有源层；
栅绝缘层，所述栅绝缘层形成在多个所述有源层上方；
栅电极，所述栅电极具有U形的形状并与所述栅绝缘层直接接触，其中，所述U形的形状由第一部分、第二部分、以及第三部分形成，所述第一部分与所述层叠结构的相应有源层的前侧重叠，所述第二部分与所述层叠结构的相应有源层的后侧重叠，所述第三部分与所述层叠结构的相应有源层的顶侧重叠；其中，所述栅绝缘层插入在栅电极与层叠结构的相应有源层之间，且第一至第三部分彼此电连接；
多个源极，所述多个源极中的每个在所述栅电极的第一部分与第二部分的第一侧形成在所述多个有源层的每个中；
多个漏极，所述多个漏极中的每个在所述栅电极的第一部分与第二部分的第二侧形成在所述多个有源层的每个中；
多个位线，所述多个位线中的每个与设置在同一层中的漏极共同地连接；
多个阻变器件层，所述多个阻变器件层中的每个与所述多个源极的相应的一个连接；以及
公共源极线，所述公共源极线与所述阻变器件层共同地连接。
5.如权利要求4所述的层叠型存储器件，其中，所述多个有源区被平行地布置在所述半导体衬底上并彼此分开。
6.如权利要求5所述的层叠型存储器件，其中，所述位线层叠并沿第一方向延伸，使得所述位线与所述有源层一一对应。
7.如权利要求6所述的层叠型存储器件，其中，所述位线形成在所述漏极的第一侧。
8.如权利要求4所述的层叠型存储器件，还包括多个字线，所述多个字线形成在所述栅电极上以与所述栅电极电连接。
9.如权利要求8所述的层叠型存储器件，其中，所述多个字线沿与所述位线相交叉的第二方向延伸。
10.如权利要求4所述的层叠型存储器件，其中，所述源极和所述漏极包括高浓度n型杂质区域。
11.如权利要求4所述的层叠型存储器件，其中，所述源极和所述漏极包括硅化物层。
12.如权利要求4所述的层叠型存储器件，其中，所述阻变器件层包括选自镨钙锰氧化物层、硫族化合物层、磁性层、磁化开关器件层、以及聚合物层中的任何一种。
13.如权利要求12所述的层叠型存储器件，其中，所述阻变器件层形成在每个源极的第一侧。
14.一种层叠型存储器件，包括：
半导体衬底；
多个有源区，所述多个有源区中的每个包括层叠在所述半导体衬底上并彼此绝缘的多个有源层；
多个栅电极，所述多个栅电极形成在所述多个有源区的每个中，并且所述多个栅电极包围所述多个有源层的最上层有源层的上部以及所述多个有源层的侧部；
多个源极，所述多个源极中的每个在所述栅电极的第一侧形成在所述多个有源层的每个中；
多个漏极，所述多个漏极中的每个在所述栅电极的第二侧形成在所述多个有源层的每个中；
多个阻变器件层，所述多个阻变器件层中的每个被布置在所述多个漏极中的相应一个的第一侧；
多个位线，所述多个位线中的每个与布置在同一层中的阻变器件层共同地连接；
公共源极线，所述公共源极线与所述多个源极共同地连接；以及
字线，所述字线中的每个与所述多个栅电极中的相应的一个电连接。
15.如权利要求14所述的层叠型存储器件，其中，所述多个有源区被平行地布置在所述半导体衬底上并彼此分开。
16.如权利要求15所述的层叠型存储器件，其中，所述位线被布置并层叠成与所述有源区一一对应。
CN201210274234.6A 2011-12-15 2012-08-03 层叠型半导体存储器件 Active CN103165638B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110135698A KR20130068144A (ko) 2011-12-15 2011-12-15 적층형 메모리 장치
KR10-2011-0135698 2011-12-15

Publications (2)

Publication Number Publication Date
CN103165638A CN103165638A (zh) 2013-06-19
CN103165638B true CN103165638B (zh) 2016-12-21

Family

ID=48588580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210274234.6A Active CN103165638B (zh) 2011-12-15 2012-08-03 层叠型半导体存储器件

Country Status (3)

Country Link
US (1) US9245588B2 (zh)
KR (1) KR20130068144A (zh)
CN (1) CN103165638B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
KR20150066789A (ko) * 2013-12-09 2015-06-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150124517A (ko) * 2014-04-28 2015-11-06 에스케이하이닉스 주식회사 전자 장치
CN105489754B (zh) * 2014-10-08 2019-07-26 华邦电子股份有限公司 自整流电阻式随机存储器存储单元结构
US9443910B1 (en) * 2015-07-09 2016-09-13 Sandisk Technologies Llc Silicided bit line for reversible-resistivity memory
US9825093B2 (en) * 2015-08-21 2017-11-21 Globalfoundries Inc. FinFET PCM access transistor having gate-wrapped source and drain regions
US9583624B1 (en) 2015-09-25 2017-02-28 International Business Machines Corporation Asymmetric finFET memory access transistor
US9859338B2 (en) * 2016-03-21 2018-01-02 Winbond Electronics Corp. Three-dimensional resistive memory
US9917138B1 (en) * 2016-09-14 2018-03-13 Toshiba Memory Corporation Semiconductor device and semiconductor memory device
US10374013B2 (en) * 2017-03-30 2019-08-06 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
CN110800107B (zh) * 2017-06-29 2023-09-22 美光科技公司 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法
KR102375588B1 (ko) * 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111052377B (zh) * 2017-09-06 2023-09-22 美光科技公司 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
CN111048130B (zh) * 2018-10-12 2022-03-04 中电海康集团有限公司 磁性随机存储器
KR102634622B1 (ko) * 2019-02-28 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
FR3105579A1 (fr) 2019-12-23 2021-06-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comprenant des transistors à grille enrobante et procédé de fabrication d’un tel dispositif
FR3105578B1 (fr) * 2019-12-23 2021-12-24 Commissariat Energie Atomique Mémoire 3D et procédé de fabrication
WO2021162856A1 (en) * 2020-02-10 2021-08-19 Applied Materials, Inc. 3-d dram structures and methods of manufacture
JP2022051040A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
KR20220041332A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 반도체 메모리 장치
CN117177578B (zh) * 2023-11-02 2024-01-19 北京超弦存储器研究院 存储器及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462478A (zh) * 2000-09-22 2003-12-17 三因迪斯克公司 非易失性存储器单元阵列和形成方法
US20100244119A1 (en) * 2009-03-24 2010-09-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN102237368A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 非易失性存储器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028993B1 (ko) * 2009-06-30 2011-04-12 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101073074B1 (ko) 2010-01-11 2011-10-12 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101734204B1 (ko) * 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462478A (zh) * 2000-09-22 2003-12-17 三因迪斯克公司 非易失性存储器单元阵列和形成方法
US20100244119A1 (en) * 2009-03-24 2010-09-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
CN102237368A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
US9245588B2 (en) 2016-01-26
CN103165638A (zh) 2013-06-19
US20130153851A1 (en) 2013-06-20
KR20130068144A (ko) 2013-06-25

Similar Documents

Publication Publication Date Title
CN103165638B (zh) 层叠型半导体存储器件
CN103633108B (zh) 三维层叠存储器件
US10043817B2 (en) Semiconductor memory device
JP5542550B2 (ja) 抵抗変化メモリ
US8901009B2 (en) Methods of manufacturing semiconductor devices
US8513064B2 (en) Methods of forming memory arrays
US9362225B2 (en) Data storage device and methods of manufacturing the same
US9018610B2 (en) Resistive memory device and method of manufacturing the same
US8890110B2 (en) Vertical memory device and method of fabricating the same
CN103872067A (zh) 可变电阻存储器件及其制造方法
CN110660822A (zh) 可变电阻存储器装置
US9960082B2 (en) Stack type semiconductor memory device
CN115867038A (zh) 存储器器件及其制造方法
KR20190063094A (ko) 자기 기억 소자
WO2022159406A1 (en) Non-volatile memory device having pn diode
CN117794251A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant