CN103165554A - 栅格阵列lga封装模块 - Google Patents

栅格阵列lga封装模块 Download PDF

Info

Publication number
CN103165554A
CN103165554A CN2011104242542A CN201110424254A CN103165554A CN 103165554 A CN103165554 A CN 103165554A CN 2011104242542 A CN2011104242542 A CN 2011104242542A CN 201110424254 A CN201110424254 A CN 201110424254A CN 103165554 A CN103165554 A CN 103165554A
Authority
CN
China
Prior art keywords
lga
module
radome
grid array
mainboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104242542A
Other languages
English (en)
Other versions
CN103165554B (zh
Inventor
何祥宇
张淑慧
韩正渭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110424254.2A priority Critical patent/CN103165554B/zh
Publication of CN103165554A publication Critical patent/CN103165554A/zh
Application granted granted Critical
Publication of CN103165554B publication Critical patent/CN103165554B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Details Of Aerials (AREA)
  • Waveguide Aerials (AREA)

Abstract

栅格阵列LGA封装模块，包括印刷电路板，印刷电路板包括顶面和底面，顶面布局有较矮器件，并采用一套独立的顶面屏蔽罩进行屏蔽；底面布局个别较高器件，并采用一套底面屏蔽罩屏蔽；底面具有底部焊盘。发明的技术方案在传统LGA封装形式基础上进行了优化，通过灵活的布局，即保留了LGA封装模块接口丰富、稳定可靠的特点，一定程度降低了LGA封装模块的厚度，并且在与客户主板适配过程中具有高度上的优势，还可减小LGA封装模块的面积。

Description

栅格阵列LGA封装模块
技术领域
本发明涉及通信技术领域，更具体地，涉及栅格阵列LGA封装模块。
背景技术
随着3G无线通信技术的飞速发展和联网产业的不断壮大，行业用户对于3G功能的需求也日趋增多。
LGA(栅格阵列)封装模块在行业用户强烈需求的呼声中应运而生，相比B2B、mini-PCIE等封装形式，以其丰富的接口，良好的机械稳定性、良好的散热特性等优势已经成为物联网时代的新宠儿。LGA模块可以满足车载、手持终端等行业对于接口稳定、重量轻的特点的需求。
请参考图1到图3所示，传统LGA封装形式采用顶面布器件，底面为封装接口的形式，底部有功能引脚分布在模块底部的四个板边附近，这些功能引脚提供了常用的非常丰富的通讯接口，同时在模块底部的中央处分布有接地焊盘，用于提高模块的散热性能和机械强度。传统LGA明显优势的背后我们也能看到其不足之处：采用单面布局形式，器件集中在主板的一侧，比双面布局的形式占用更大的面积，板上个别高器件会限制整机厚度。
行业很多用户对LGA模块的尺寸的小型化有非常大的渴求。减小模块面积，降低模块与客户主板适配厚度是模块发展过程中遇到的严峻课题，其中的厚度问题是多数行业客户最关心，也是模块厂家设计过程中最难解决的问题。
发明内容
本发明目的是提出栅格阵列LGA封装模块。
为实现上述目的，本发明提出一种栅格阵列LGA封装模块，其包括印刷电路板，所述印刷电路板包括顶面和底面，所述顶面布局有较矮器件，并采用一套独立的顶面屏蔽罩进行屏蔽；所述底面布局个别较高器件，并采用一套底面屏蔽罩屏蔽；所述底面具有底部焊盘。
进一步地，所述个别高器件在与主板适配时可以将主板上相应于LGA模块底面屏蔽罩区域位置开孔，开孔区域与底面屏蔽罩对应。
进一步地，所述LGA模块底面的屏蔽罩卡在主板上起到一定的机械固定作用。
进一步地，所述底部焊盘的四边设有信号焊盘，靠近信号焊盘内部位置设有较大面积的地热焊盘。
本发明还提出一种栅格阵列LGA封装模块，其包括印刷电路板，所述印刷电路板包括顶面和底面，所述顶面不布局器件；所述底面布局所有器件，并采用一套底面屏蔽罩屏蔽；所述底面具有底部焊盘。
进一步地，所述底面屏蔽罩在与主板适配时可以将主板上相应于LGA模块底面屏蔽罩区域位置开孔，开孔区域与底面屏蔽罩对应。
进一步地，所述LGA模块底面的屏蔽罩卡在主板上起到一定的机械固定作用。
进一步地，所述底部焊盘的四边设有信号焊盘，靠近信号焊盘内部位置设有较大面积的地热焊盘。
综上所述，采用本发明具有如下有益效果：
与现有技术相比，降低应用模块的客户整机适配的厚度，可以有效缩小LGA模块整机面积，同时保持了良好的机械和散热特性。
附图说明
图1现有栅格阵列LGA封装模块侧视图；
图2现有栅格阵列LGA封装模块仰视图；
图3现有栅格阵列LGA封装模块焊接到主板侧视图；
图4是本发明实施例栅格阵列LGA封装模块侧视图；
图5是本发明实施例栅格阵列LGA封装模块仰视图；
图6是本发明实施例栅格阵列LGA封装模块焊接到主板侧视图；
图7是本发明另一实施例栅格阵列LGA封装模块侧视图；
图8是本发明另一实施例栅格阵列LGA封装模块仰视图；
图9是本发明另一实施例栅格阵列LGA封装模块焊接到主板侧视图。
具体实施方式
本发明技术方案把LGA模块底面的一部分地热焊盘区域用来布放一部分器件并用屏蔽罩罩起来，有效减小整机面积，同时，把高器件布局在底面的屏蔽罩内，这样可以有效降低顶面厚度；还可以把全部器件移到底面，这样与主板适配高度会进一步降低。
在与主板适配时可以将主板上相应于LGA模块底面屏蔽罩区域位置开孔，开孔区域与底面屏蔽罩对应。
主板顶面的高度因LGA模块高器件的转移而可以控制非常小，LGA模块底面有高器件，但是主板对应位置有开孔，LGA模块在主板底面外露部分不高。与传统LGA模块方案相比，主板整体高度降低(请参考图6所示)。
LGA模块底面除了布放器件外，还预留一部分地热焊盘，预留的地热焊盘面积可根据实际需要保留，一般情况下散热焊盘面积能达到模块面积的1/4-1/3就可以有非常好的散热效果与机械强度，LGA模块底面的屏蔽罩卡在主板上也起到一定的机械固定作用。
请参考图4到图6所示，是本发明实施例LGA封装模块示意图，所述LGA封装模块包括：
LGA模块上第一器件1、LGA模块上第二器件2、LGA模块上第三器件3、LGA顶面屏蔽罩4、LGA模块的PCB5、LGA底部焊盘6、LGA底部焊盘中的信号焊盘7、LGA底部焊盘中的地热焊盘8、PCB板9、主板上的第一器件10、主板上的第二器件11、主板上的第三器件12、LGA的底面屏蔽罩13。
在该实施例中，布局上把较矮器件如第一器件1和第三器件3布局在顶面，把个别较高器件如第二器件2布局放在底面，如图4所示，顶面采用一套独立的LGA顶面屏蔽罩4进行屏蔽。
底面的四边为LGA底部焊盘中的信号焊盘7，靠近信号焊盘7内部位置有较大面积的地热焊盘8，如图5所示，底面中间位置留有一块区域，布局部分高器件如第二器件2，此区域用一套LGA底面屏蔽罩13进行屏蔽。
请参考图7到图9所示，是本发明另一实施例LGA封装模块示意图，所述LGA封装模块和上述实施例不同之处在于把顶面的所有器件移到底面，即器件和封装焊盘都在底面，LGA的底面屏蔽罩14相比较上述实施例的LGA的底面屏蔽罩13更大，可以将顶面的所有器件都移到底面屏蔽起来，对于其焊接到客户的AP侧主板来说顶面只有一层PCB的厚度，可适用在对高度要求更高的场合应用。
本发明的技术方案在传统LGA封装形式基础上进行了优化，通过灵活的布局，即保留了LGA封装模块接口丰富、稳定可靠的特点，一定程度降低了LGA封装模块的厚度，并且在与客户主板适配过程中具有高度上的优势，还可减小LGA封装模块的面积。
当然，本发明还可有多种实施方式，在不背离本发明精神及其实质的情况，熟悉本领域的技术人员当可根据本发明做出各种相应的更改或变化，但凡在本发明的精神和原则之内所作的任何修改、等同替换、改进，均应包含在本发明的保护范围之内。

Claims (8)

1.一种栅格阵列LGA封装模块，其包括印刷电路板，所述印刷电路板包括顶面和底面，其特征在于，所述顶面布局有较矮器件，并采用一套独立的顶面屏蔽罩进行屏蔽；所述底面布局较高器件，并采用一套底面屏蔽罩屏蔽；所述底面具有底部焊盘。
2.如权利要求1所述的LGA封装模块，其特征在于，所述个别高器件在与主板适配时可以将主板上相应于LGA模块底面屏蔽罩区域位置开孔，开孔区域与底面屏蔽罩对应。
3.如权利要求2所述的LGA封装模块，其特征在于，所述LGA模块底面的屏蔽罩卡在主板上起到一定的机械固定作用。
4.如权利要求1所述的LGA封装模块，其特征在于，所述底部焊盘的四边设有信号焊盘，靠近信号焊盘内部位置设有较大面积的地热焊盘。
5.一种栅格阵列LGA封装模块，其包括印刷电路板，所述印刷电路板包括顶面和底面，其特征在于，所述顶面不布局器件；所述底面布局所有器件，并采用一套底面屏蔽罩屏蔽；所述底面具有底部焊盘。
6.如权利要求5所述的LGA封装模块，其特征在于，所述底面屏蔽罩在与主板适配时可以将主板上相应于LGA模块底面屏蔽罩区域位置开孔，开孔区域与底面屏蔽罩对应。
7.如权利要求5所述的LGA封装模块，其特征在于，所述LGA模块底面的屏蔽罩卡在主板上起到一定的机械固定作用。
8.如权利要求1所述的LGA封装模块，其特征在于，所述底部焊盘的四边设有信号焊盘，靠近信号焊盘内部位置设有较大面积的地热焊盘。
CN201110424254.2A 2011-12-16 2011-12-16 栅格阵列lga封装模块 Expired - Fee Related CN103165554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110424254.2A CN103165554B (zh) 2011-12-16 2011-12-16 栅格阵列lga封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110424254.2A CN103165554B (zh) 2011-12-16 2011-12-16 栅格阵列lga封装模块

Publications (2)

Publication Number Publication Date
CN103165554A true CN103165554A (zh) 2013-06-19
CN103165554B CN103165554B (zh) 2017-09-22

Family

ID=48588523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110424254.2A Expired - Fee Related CN103165554B (zh) 2011-12-16 2011-12-16 栅格阵列lga封装模块

Country Status (1)

Country Link
CN (1) CN103165554B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107920416A (zh) * 2017-11-07 2018-04-17 晶晨半导体(上海)股份有限公司 一种印制电路板及其焊接设计
WO2019024058A1 (zh) * 2017-08-03 2019-02-07 华为技术有限公司 一种栅格阵列封装模块及终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212074A1 (en) * 2003-04-24 2004-10-28 Divakar Mysore Purushotham DC-DC converter implemented in a land grid array package
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
CN1780057A (zh) * 2004-11-25 2006-05-31 富士康(昆山)电脑接插件有限公司 平面栅格阵列电连接器
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US20040212074A1 (en) * 2003-04-24 2004-10-28 Divakar Mysore Purushotham DC-DC converter implemented in a land grid array package
CN1780057A (zh) * 2004-11-25 2006-05-31 富士康(昆山)电脑接插件有限公司 平面栅格阵列电连接器
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019024058A1 (zh) * 2017-08-03 2019-02-07 华为技术有限公司 一种栅格阵列封装模块及终端
CN107920416A (zh) * 2017-11-07 2018-04-17 晶晨半导体(上海)股份有限公司 一种印制电路板及其焊接设计

Also Published As

Publication number Publication date
CN103165554B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US8829667B2 (en) Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same
CN204720447U (zh) 一种凹槽基板的电磁屏蔽模组封装结构
CN101562176B (zh) 包含扩频器件的芯片组件的装置和方法
JP5730159B2 (ja) アンテナ基板およびアンテナモジュール
CN109390324A (zh) 半导体封装及其制造方法
US20130113088A1 (en) Chip packaging structure, chip packaging method, and electronic device
CN103094256A (zh) 一种封装系统
CN102194769A (zh) 芯片封装结构及方法
CN105870106A (zh) 一种射频滤波模块的封装结构及其封装工艺
CN105376938A (zh) 一种通讯设备及其电路板组件
CN106409774A (zh) 屏蔽罩、封装结构及封装结构制作方法
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
KR20130105151A (ko) 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
CN103165554A (zh) 栅格阵列lga封装模块
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
CN203733790U (zh) 一种内部去耦的集成电路封装
CN102612307A (zh) 一种易焊接屏蔽罩
CN207116781U (zh) Usb组件及其移动终端
CN105529312A (zh) 封装结构
CN106503690B (zh) 分层式指纹识别模组
CN102543936B (zh) 一种无腔体双界面智能卡载带
JP2019080046A (ja) プリント基板、半導体パッケージ及び半導体パッケージの製造方法
US20220394853A1 (en) Circuit Board Assembly, Electronic Device, and Method for Processing Circuit Board Assembly
CN104681544A (zh) 多芯片qfn封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170922

Termination date: 20201216