CN103164552B - 芯片版图的检测方法 - Google Patents

Abstract

一种芯片版图的检测方法，根据设计规则对芯片版图相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；选择违反值中最小的违反值、与最小违反值对应的违反所述设计规则的图形，对与最小违反值对应的图形按图形结构分类；选择所述类中一类的一个图形，进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。采用本发明实施例的检测方法，能够高效、准确的找出并修改不满足制造工艺条件的图形，使芯片成功量产并提高产品的良率。

Description

芯片版图的检测方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种芯片版图的检测方法。

背景技术

为了保证集成电路芯片在生产中成功量产，并得到高的良率，芯片制造工厂要求版图设计者在版图设计的时候按照一定的设计规则(Design Rule，DR)来设计芯片版图，所述设计规则包括导线交叉条件、最小线宽、多晶硅在场区的最小伸出长度等等。

由于集成电路芯片的芯片版图设计需要遵守若干条设计规则，并且所述芯片版图包括若干图形，版图设计软件设计的图形不可避免会存在一些误差或者版图设计者在设计过程中可能会出现失误。因此，当版图设计完成后，在进入工厂开始制造以前，首先需要根据每一设计规则，对设计的芯片版图中与所述设计规则相关的图形进行检测，即设计规则检查(Design Rule Check，DRC)，获得与若干图形对应的多个违反值(不满足设计规则的这些违反结果)。

然而并不是每个违反值都是需要修改的，通常需要根据工厂的工艺水平对所述违反值对应的图形进行分析，判断这些违反值对应的图形中是否存在不能满足工厂的图形设计需求的情况，找出不满足工厂的图形设计需求的违反值对应的图形，由版图设计者更改版图中这些不满足工厂的图形设计需求的违反值对应的图形后，芯片才能进入生产环节进行生产。因此，所述设计规则检查是确保芯片版图布局满足设计规则的一个检查过程。

但是随着超大规模集成电路(Ultra Large Scale Integration，ULSI)的快速发展，电路在设计端的复杂性增加，版图的复杂性也随之增加，这使得芯片制造工厂对于先进工艺的设计要求更加严格，设计规则复杂，使得设计的版图经设计规则检测后，得到的违反值的数量成倍的增长。同一条设计规则在版图中可能会检查出成千上万甚至上千万条的违反值，例如某条设计规则的违反值的个数为1000个，其中的999个违反值可以根据生产线的经验将其忽略，版图设计者没有必要对版图中的进行修改，另外1个违反值则必须由版图设计者修改版图中该违反值对应的图形，否则产品会有质量问题。

由于传统设计的版图结构以及设计规则相对简单，设计规则检查得到的违反值相对较少，可以通过人工的方法对违反值逐一审查。目前半导体制造业对设计规则检测的审查仍然停留在传统的水平，当违反某条设计规则的违反值多达上千万时，只能根据抽样法则随机查看一定比例的违反值。例如，以5％的抽样频率随机抽取1000个违反值中的50个进行检测，这样虽然节省了检测的时间，然而却有高达95％的概率无法检测到最需要修改的那1个违反值对应的图形，直到产品出现低良率的时候才发现版图设计存在问题。需要重新修改版图，制作芯片，不仅增加了工厂的制造成本，还大大延长了产品流向最终客户端的周期，为芯片制造工厂带来巨大的无法计算的损失。

如何快速准确的对众多的违反值进行分析，判断是否存在不满足工厂的图形设计需求情况，对这些不能满足工厂的图形设计需求的违反值对应的图形作出修改，使芯片成功量产并提高产品的良率，成为亟需解决的问题。

更多关于芯片版图的检测方法请参考公开号为“US20060117283A1”的美国专利。

发明内容

本发明解决的问题是提供一种芯片版图的检测方法，能够快速准确的判断是否存在不满足工厂的图形设计需求情况，修改这些不能满足工厂的图形设计需求的违反值对应的图形，使芯片成功量产并提高产品的良率。

为解决上述问题，本发明的实施例提供了一种芯片版图的检测方法，包括：

步骤S1：提供芯片版图，所述芯片版图包括若干图形；所述芯片版图具有与所述图形尺寸相关的设计规则；

步骤S2：根据所述设计规则对相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；

步骤S3：选择违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形，并对与最小违反值对应的图形按图形结构分类；

步骤S4：选择所述类中一类的一个图形，进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则循环执行步骤S4，选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。

可选地，所述图形结构为图形形状，或者违反设计规则的图形的形状、所述违反设计规则的图形的周边图形的形状、及两者的位置关系。

可选地，对与最小违反值对应的图形按图形结构分类的方法包括：获得与最小违反值对应的违反所述设计规则的图形，选取一个违反所述设计规则的图形为参考图形，逐一比较剩余的违反所述设计规则的图形与所述参考图形的重叠率，将重叠率大于等于95％的违反所述设计规则的图形与参考图形归为一类。

可选地，将重叠率等于100％的违反所述设计规则的图形与参考图形归为一类。

可选地，对与最小违反值对应的多个图形按图形结构分类的方法包括：获得与最小违反值对应的违反所述设计规则的图形，以每一所述违反设计规则的图形的中心为中心，形成若干个大小、形状相同的参考区域，每一所述参考区域至少包括所述违反设计规则的图形、部分与所述违反设计规则的图形相邻的周边图形；选取任一个参考区域作为标准参考区域，逐一比较剩余的参考区域中的违反设计规则的图形和周边图形、与标准参考区域中的违反设计规则的图形和周边图形的重叠率，将重叠率大于等于95％的参考区域中的违反设计规则的图形归为一类。

可选地，所述参考区域的形状为方形、圆形、椭圆形、扇形或三角形。

可选地，所述参考区域的形状为正方形，所述正方形的边长为0.2-1μm。

可选地，所述图形设计需求包括：违反值对应的图形的安全距离内没有MOS晶体管、金属线、导电插塞中的一种或多种。

与现有技术相比，本发明的实施例具有以下优点：

根据科学有效的分类方法，对每一设计规则下违反设计规则的图形和基于违反所述设计规则的图形的违反值进行了筛选，仅对每一设计规则下与最小违反值对应的图形按图形结构进行分类，对所述类中一类的一个图形进行图形检测，判断选择的图形是否满足制造工艺条件，若存在制造工艺条件的图形，则修改与所述设计规则相关的所有图形，提高了检测效率，且不易漏掉不满足图形设计需求的图形，利于后续形成的芯片成功量产，并提高产品的良率。

进一步的，对与最小违反值对应的多个图形按图形结构分类时，以每一所述违反所述设计规则的图形的中心为中心，形成若干个大小、形状相同的参考区域，比较每一参考区域中违反所述设计规则的图形、周边图形的形状和两者的位置关系，将每一参考区域中违反所述设计规则的图形、周边图形的形状和两者的位置关系相同或相近的归为一类，然后进行基于制造工艺条件的第二图形检测，得到的检测结果更加准确，更有利于后续形成的芯片成功量产，进一步提高了产品的良率。

附图说明

图1是本发明实施例的芯片版图的检测方法的流程示意图；

图2-图4是本发明第一实施例的芯片版图的检测过程的结构示意图；

图5是本发明第二实施例的芯片版图的检测过程的结构示意图；

图6是本发明第二实施例的比较两个参考区域中图形的重叠率的方法示意图。

具体实施方式

正如背景技术所述，现有技术难以快速准确的对众多的违反值进行分析，判断是否存在不满足工厂的图形设计需求情况，对这些不能满足工厂的图形设计需求的违反值对应的图形作出修改，芯片无法成功量产，产品的良率低。

经过研究后，发明人发现，设计规则大多与图形尺寸有关，例如图形沿某一方向的尺寸、相邻图形之间的距离、图形的线宽等。在这些与图形尺寸有关的设计规则中，真正影响图形设计需求的是与最小违反值对应的那类图形。因此，当选择与图形尺寸相关的设计规则时，无需对该设计规则下的每一违反值对应的图形进行检测，而是只需对具有最小违反值的那类图形进行检测，这样可以大大提高检测的效率。

更进一步的，发明人发现，在集成电路或超大规模集成电路芯片中，即使只对最小违反值的那类图形进行检测，仍然有成千上万个图形。因此需要根据图形结构进行再次分类，然后逐一对所述类中的一类中的一个图形进行检测，判断是否存在不满足工厂的图形设计需求情况，对这些不能满足工厂的图形设计需求的违反值对应的图形作出修改，可以更加高效准确的检测所述芯片版图，使芯片成功量产，提高产品的良率。

经过进一步研究后，请参考图1，发明人提供了一种芯片版图的检测方法，包括：

步骤S1：提供芯片版图，所述芯片版图包括若干图形；所述芯片版图具有与所述图形尺寸相关的设计规则；

步骤S2：根据所述设计规则对相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；

步骤S3：选择违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形，并对与最小违反值对应的图形按图形结构分类；

步骤S4：选择所述类中一类的一个图形，进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则循环执行步骤S4，选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

第一实施例

本发明第一实施例的芯片版图的检测方法，包括：

步骤S1’：提供芯片版图，所述芯片版图包括若干图形；所述芯片版图具有与所述图形尺寸相关的设计规则；

步骤S2’：根据所述设计规则对相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；

步骤S3’：选择违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形，并对与最小违反值对应的图形按图形形状分类；

步骤S4’：选择所述类中一类的一个图形，进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则循环执行步骤S4，选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。

具体的请参考图2-图4，图2-图4示出了本发明第一实施例的芯片版图的检测过程的结构示意图。

请参考图2，提供芯片版图200，所述芯片版图200包括若干图形(未标示)；所述芯片版图具有与所述图形尺寸相关的设计规则。

所述芯片版图200为大规模集成电路的设计版图，用于后续形成流片(即制作芯片时的模板)，以在工程中批量生产芯片。所述芯片版图通常由专门的版图设计者根据芯片制造工厂的需求和设计规则设计而成。

所述芯片版图200中的图形用于形成实际电路中的金属线、导电插塞、焊盘、晶体管等。

所述设计规则为芯片行业需要共同遵守的一个准则，用于保证半导体行业生产的半导体器件的良率。所述设计规则涉及多个方面，例如图形的宽度、相邻图形之间的距离、相邻两个导线的交叉条件、图形的最小线宽、多晶硅在场区的最小伸出长度等。其中，大多数的设计规则与图形尺寸相关，例如图形的宽度、相邻图形之间的距离、图形的最小线宽、多晶硅在场区的最小伸出长度等。在本发明的实施例中，所述与尺寸有关的设计规则有若干个，例如，第一设计规则(Rule 1)和第二设计规则(Rule 2)。其中第一设计规则是图形沿Y方向的尺寸为0.72μm，第二设计规则是图形沿x方向的尺寸为0.5μm(图2所示)。

需要说明的是，在本发明的实施例中，仅用第一设计规则和第二设计规则进行示范性说明，实际的芯片版图通常有成千上万甚至更多条设计规则，需要按照每一所述设计规则分别进行检测。

请继续参考图2，根据所述设计规则对相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值(未图示)。

虽然版图设计者是根据芯片的众多设计规则来设计芯片版图的，但是由于设计规则较多，比较复杂，尤其是超大规模集成电路的版图设计，更是为版图设计者增加了不少难度，而且可能由于人为或设计软件的原因，设计出的芯片版图跟理想的(即严格按照设计规则设计出的芯片版图)存在出入，有可能会影响后续工艺。因此，工厂在获得版图设计者设计的芯片版图后，需要对所述芯片版图进行第一图形检测，即将版图设计者设计的芯片版图导入到专门用于检测芯片版图的软件中，根据每一设计规则，对与所述设计规则相关的图形进行检测，判断检测的图形是否满足该设计规则，获得违反设计规则的图形和基于违反所述设计规则的图形的违反值。

例如，根据第一设计规则(每一图形沿Y方向的尺寸为0.72μm)对相关的图形第一图形检测的方法为：检测得到每一图形沿Y方向的尺寸，将其与第一设计规则相比较，若检测的图形沿Y方向的尺寸大于或小于0.72μm，则认为所述检测的图形不满足第一设计规则。获得所有沿Y方向的尺寸不等于0.72μm的图形，这些图形即为违反第一设计规则的图形，这些图形沿Y方向的尺寸即为基于违反所述第一设计规则的图形的违反值。

需要说明的是，在现有的集成电路设计的芯片版图中，每一个设计规则下均存在成千上万甚至上百万个违反值。但是并非所有不符合设计规则的图形都需要修改，这些不符合设计规则的图形中，有一部分是可以满足工厂的制造工艺条件的，所述满足工厂的制造工艺条件的图形即使不经过修改，也不会影响到后续芯片的量产和产品的良率；而另一部受工厂的制造工艺条件的限制，如果不进行修改，就会使得后续芯片无法成功量产，形成的产品的良率低。

其中，所述制造工艺条件包括：不符合设计规则的图形的安全距离(即不会影响产品良率的最大距离)内没有MOS晶体管、金属线、导电插塞中的一种或多种。这些不符合设计规则的图形能否满足工厂的制造工艺条件，指的是所述不符合设计规则的图形的安全距离内是否存在MOS晶体管、金属线、导电插塞中的一种或多种。

需要说明的是，受不同工厂的工艺水平限制，不同工厂制造工艺条件的标准并不相同，需要根据工厂的实际工艺水平确定。例如，A工厂要求，在距离不符合第一设计规则的图形10μm内，不存在MOS晶体管、金属线、导电插塞中的一种或多种，则满足A工厂的制造工艺条件；B工厂要求，在距离不符合第一设计规则的图形15μm内，不存在MOS晶体管、金属线、导电插塞中的一种或多种，则满足B工厂的制造工艺条件。

在本发明的实施例中，首先根据第一设计规则(Rule 1)对所述芯片版图200进行第一图形检测后，得到多个不符合所述第一设计规则的图形和基于违反所述第一设计规则的图形的违反值，所述不符合第一设计规则的图形和基于违反所述第一设计规则的图形的违反值包括成千上万甚至更多个，例如第一图形和第一违反值、第二图形和第二违反值、第三图形和第三违反值、第四图形和第四违反值等。

需要说明的是，为了绘图方便和便于理解，图2中仅示出了部分不符合第一设计规则的图形。

请参考图3，选择该设计规则下，违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形。

发明人发现，由于在每一设计规则下检测得到的不符合所述设计规则的图形较多，如果对不符合所述设计规则的图形逐一进行是否满足制造工艺条件的检查，花费的时间和精力较大，而如果采用抽样的方式则又可能漏掉一些不满足制造工艺条件的违反值，造成后续芯片无法成功量产和产品的良率低。

经过研究，发明人发现，与图形尺寸有关的设计规则下，如果最小违反值对应的那类图形能满足图形设计需求，则意味着该设计规则下的这些违反值所对应的图形都是可以满足图形设计需求的，无需对该设计规则下的图形进行修改。因此，当选择与图形尺寸相关的设计规则时，无需对该设计规则下的每一违反值对应的图形进行检测，而是只需对具有最小违反值的那类图形进行检测，这样可以大大提高检测的效率。

本发明的实施例中，在第一设计规则下，获得违反第一设计规则的图形和基于违反所述第一设计规则的图形的违反值；将所述违反值的数值相同的违反第一设计规则的图形分为一类，例如将违反值为0.5μm的违反第一设计规则的图形归为第一类a1，将违反值为0.6μm的违反第一设计规则的图形归为第二类a2，将违反值为0.7μm的违反第一设计规则的图形归为第三类a3，所述第一类a1、第二类a2和第三类a3各类的违反值数值相同，各自对应的图形均具有各种形状，例如三角形、长方形、平行四边形、多边形等；然后根据违反值数值的大小对第一类a1、第二类a2和第三类a3进行排序，找出违反值最小的一类，即第一类a1。

需要说明的是，在本发明的其他实施例中，也可以直接找出违反值的数值最小的多个图形，将其归为一类。

需要说明的是，实际检测过程中，需要先排除掉由于软件中程序错误，排除得到的违反值数值明显小于其他违反值数值的那些违反值所对应的图形，然后再进行检测。例如，根据第一设计规则对相关的图形进行第一图形检测后，获得多个违反值，包括0.01μm、0.5μm、0.6μm、0.7μm、0.8μm，0.01μm明显小于其他几个违反值，需要将违反值0.01μm排除，然后再剩下的违反值中找出违反值中最小的违反值。

发明人发现，在集成电路或超大规模集成电路芯片中，即使只对最小违反值对应的那类图形进行检测，仍然有成千上万个图形。因此，需要根据图形结构对最小违反值对应的图形进行科学有效的分类，然后逐一对所述类中的一类中的一个图形进行检测，判断是否存在不满足工厂的制造工艺条件的情况，对这些不能满足工厂的制造工艺条件的图形作出修改，可以更加高效准确的检测所述芯片版图，使芯片成功量产，提高产品的良率。在本发明的第一实施例中，所述图形结构为图形形状，将与最小违反值对应的图形中图形形状相同或相似的归为一类。

请参考图4，在最小违反值对应的图形中，选取一个图形为参考图形，逐一比较剩余的图形与所述参考图形的重叠率，将重叠率大于等于95％的图形与参考图形归为一类。

在本发明的实施例中，第一类a1(图3所示)中的违反值最小，为0.5μm。选取第一类a1中的一个违反第一设计规则的图形为参考图形，逐一比较剩余的违反第一设计规则的图形与所述参考图形的重叠率，将重叠率等于100％的违反所述设计规则的图形与参考图形归为一类，即将图形形状相同的归为一类，得到多个子类，例如第一子类b1中图形全部为长方形、第二子类b2中的图形全部为三角形、第三子类b3中的图形全部为多边形、第四子类b4中的图形全部为平行四边形。

请继续参考图4，选择所述类中一类的一个图形，进行基于制造工艺条件的第二图形检测，判断该图形是否满足制造工艺条件，即在所述图形的安全距离内是否存在MOS晶体管、金属线、导电插塞中的一种或多种，在本发明的第一实施例中，对所述类中的一个图形进行基于制造工艺条件的第二图形检测时，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形。

例如，在本发明的第一实施例中，首先在第一子类b1中任选一个图形进行基于制造工艺条件的第二图形检测，发现选择的所述图形的安全距离内存在MOS晶体管、金属线、导电插塞中的一种或多种，则表示该图形不能满足工厂的制造工艺条件，后续会影响到芯片的成功量产和产品的良率，需要对所述图形进行修改。在本发明的实施例中，发明人发现，可以直接修改与所述设计规则相关的所有图形。

若选择的图形满足制造工艺条件，则选择下一类的一个图形进行基于制造工艺条件的第二图形检测，直至所检测的类中选择的图形不满足制造工艺条件，修改与所述设计规则相关的所有图形。

例如，首先在第一子类b1中任选一个图形进行基于制造工艺条件的第二图形检测，发现选择的所述图形的安全距离内并不存在MOS晶体管、金属线和导电插塞中的一种或多种，该图形满足工厂的制造工艺条件，则检测第二子类b2，在所述第二子类b2中任选一个图形进行基于制造工艺条件的第二图形检测，只有当检测的类即第二子类b2中选择的图形的安全距离内存在MOS晶体管、金属线和导电插塞中的一种或多种时，才需要修改该设计规则下相关的所有图形，进入下一设计规则下的第一图形检测，否则继续对下一类中的图形进行基于制造工艺条件的第二图形检测，直至检测完所有类，例如图4中检测完第一子类b1、第二子类b2、第三子类b3均满足图形设计需求，该设计规则下的基于制造工艺条件的第二图形检测结束，违反所述设计规则的图形均满足工厂的制造工艺条件，违反所述设计规则的图形无需修改。

当一个设计规则下的第一图形检测结束后，则开始下一设计规则(第二设计规则)下的第一图形检测和基于制造工艺条件的第二图形检测，直至对所有规则下的第一图形检测和基于制造工艺条件的第二图形检测完毕，则芯片版图的检测过程结束。

所述下一设计规则下的第一图形检测和基于制造工艺条件的第二图形检测的方法和步骤，可以参考本发明实施例中有关第一设计规则下的第一图形检测和基于制造工艺条件的第二图形检测的方法和步骤，在此不再赘述。

本发明第一实施例中，对最小违反值所对应的图形按照图形形状进行分类，将图形形状相同或者相似(即重叠率大于等于95％)的图形归为一类，只需对所述类中一类中的一个图形进行基于制造工艺条件的第二图形检测，就可以判断出所述类中选择的图形是否满足工厂的制造工艺条件，大大提高了芯片版图的检测效率，并且能够较准确的找出所述设计规则下是否存在不满足工厂的制造工艺条件的图形，修改与所述设计规则相关的所有图形，使得后续芯片能够成功量产，并提高了产品的良率。

第二实施例

与本发明的第一实施例不同，发明人发现，违反设计规则的图形是否满足工厂的制造工艺条件，不仅与违反设计规则的图形本身有关，还与其周边图形或结构存在关联，如果能够综合违反设计规则的图形的形状、其周边图形的形状以及违反设计规则的图形与其周边图形的位置关系，将违反设计规则的图形形状相同、且其周边图形的形状以及违反设计规则的图形与周边图形的位置关系也相同或者相似的违反值归为一类，则检测人员的检测的结果会更加准确。

本发明第二实施例的芯片版图的检测方法，包括：

步骤S1”：提供芯片版图，所述芯片版图包括若干图形；所述芯片版图具有与所述图形尺寸相关的设计规则；

步骤S2”：根据所述设计规则对与所述设计规则相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；

步骤S3”：选择违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形，并对与最小违反值对应的图形按违反设计规则的图形形状、其周边图形的形状以及违反设计规则的图形与其周边图形的位置关系分类；

步骤S4”：选择所述类中一类的一个图形进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则循环执行步骤S4，选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。

具体请参考图2-图3、图5-图6，图2-图3、图5-图6示出了本发明第二实施例的芯片版图的检测过程的结构示意图。

请参考图2，提供芯片版图200，所述芯片版图200包括若干图形(未标示)；提供若干与所述图形尺寸相关的设计规则；选择一个设计规则，并根据所述设计规则对相关的图形进行检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值(未图示)。

更多详细的关于芯片版图200、设计规则、违反值的说明，请参考本发明的第一实施例中的相关描述，在此不再赘述。

请参考图3，选择该设计规则下，违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形。

在本发明的第二实施例中，第一类a1中图形的违反值最小，为0.5μm。选择违反值为0.5μm的图形进行下一步骤。所述选择该设计规则下，违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形的方法，请参考本发明第一实施例中的方法，在此不再赘述。

请参考图5，对最小违反值对应的图形按违反设计规则的图形形状、其周边图形的形状以及违反设计规则的图形与其周边图形的位置关系分类，将违反设计规则的图形形状相同、且其周边图形的形状以及违反值对应的图形与周边图形的位置关系也相同或者相似的图形归为一类。

在本发明的第二实施例中，所述按违反设计规则的图形形状、其周边图形的形状以及违反设计规则的图形与其周边图形的位置关系分类的具体方法包括：获得与最小违反值对应的违反所述设计规则的图形，以每一所述违反设计规则的图形的中心为中心，形成若干个大小、形状相同的参考区域，每一所述参考区域至少包括所述违反设计规则的图形、部分与所述违反设计规则的图形相邻的周边图形；选取任一个参考区域作为标准参考区域，逐一比较剩余的参考区域中的违反设计规则的图形和周边图形、与标准参考区域中的违反设计规则的图形和周边图形的重叠率，将重叠率大于等于95％的参考区域中的违反设计规则的图形归为一类。

其中，所述参考区域的形状不受限制，可以为方形、圆形、椭圆形、扇形或三角形等；所示参考区域的大小根据实际情况进行确定，只要保证每个违反设计规则的图形所对应的参考区域是大小和形状相同的即可。

在本发明的第二实施例中，请参考图6，比较两个参考区域中的图形的重叠率的方法为：找出第一参考区域305中的两个顶点，例如A1和B1，找出第二参考区域311中与第一参考区域305中的顶点A1和B1相对应的顶点A2和B2；分别将顶点A1和顶点A2重合，将顶点B1和顶点B2重合，即第一参考区域305和第二参考区域311重叠；计算两个参考区域中图形的重叠率。

需要说明的是，发明人发现，当两个参考区域中的图形的重叠率大于等于95％时，可以认为两个参考区域中违反设计规则的图形形状相同或相似，其周边图形形状相同或相似，且违反设计规则的图形与周边图形的位置关系相同或相似。

与最小违反值对应的图形均在第一类a1(图3所示)中，因此，在本发明的第二实施例中，只需对第一类a1中的图形按照上述方法进行分类。

具体请参考图5，图5示出了根据某条设计规则(第一设计规则)检测得到的部分违反设计规则的图形。为方便起见，图5中仅选取了第一类a1中的三个图形，例如第一图形301、第二图形307、第三图形313，进行示范性说明。

首先，以第一图形301的中心为中心，形成第一参考区域305，所述第一参考区域305中还包括与第一图形301相邻的周边图形303；以第二图形307的中心为中心，形成第二参考区域311，所述第二参考区域311中还包括与第二图形307相邻的周边图形309；以第三图形313的中心为中心，形成第三参考区域317，所述第三参考区域317中还包括与第三图形313相邻的周边图形315。

其中，所述第一参考区域305、第二参考区域311和第三参考区域317的大小和形状均相同。所述第一参考区域305、第二参考区域311和第三参考区域317为边长为0.2-1μm正方形，在本发明的实施例中，正方形的边长为0.5μm。

其次，选取第一参考区域305、第二参考区域311和第三参考区域317中的一个作为标准参考图形。例如，在本发明的实例2中，选取第一参考区域305作为标准参考区域。

然后，分别比较第一参考区域305、第二参考区域311和第三参考区域317与标准参考区域中的违反设计规则的图形和周边图形的重叠率，得到第一重叠率、第二重叠率和第三重叠率。

本发明实施例中，由于第一参考区域305为标准参考区域，因此所述第一重叠率为100％；所述第二重叠率由比较第二参考区域311中的第二图形307和周边图形309与作为标准参考区域的第一参考区域305中的第一图形301和周边图形303的重叠率后得到；所述第三重叠率由比较第三参考区域317中的第三图形313和周边图形315与作为标准参考区域的第一参考区域305中的第一图形301和周边图形303的重叠率后得到。若得到的第二重叠率和/或第三重叠率大于等于95％，则将相应的图形归为一类。

采用本发明第二实施例中的方法对与最小违反值对应的图形进行分类，由于考虑了最小违反值对应的图形的周边图形的影响，将违反设计规则的图形形状、其周边图形和两者的位置关系均相同或相近的归为一类，检测人员采用本发明第二实施例的检测方法得到的结果更加精确。

需要说明的是，所述周边图形指的是除违反设计规则的图形外，位于所述违反设计规则的图形对应的参考区域内的那些图形。

需要说明的是，在本发明的其他实施例中，如果最小违反值对应的图形的数量很多，还可以在按照图形结构进行分类前，根据不同的分类规则，例如违反值对应的图形的周长、面积等进行多次分类。

需要说明的是，如果设计规则与尺寸无关，例如设计规则为导线的交叉情况时，若违反了设计规则，主要看违反设计规则的图形(导线)周围是否存在MOS晶体管，若其安全距离内存在MOS晶体管，则该违反设计规则的图形(导线)不能满足工厂的制造工艺条件，需要对所述违反设计规则的图形即导线进行修改；若其安全距离内不存在MOS晶体管，则该违反设计规则的图形满足工厂的制造工艺条件，不需要对对应的导线进行修改。

综上，本发明实施例的芯片版图的检测方法中，根据科学有效的分类方法，对每一设计规则下违反设计规则的图形和基于违反所述设计规则的图形的违反值进行了筛选，仅对每一设计规则下与最小违反值对应的图形按图形结构进行分类，对所述类中一类的一个图形进行图形检测，判断选择的图形是否满足制造工艺条件，若存在制造工艺条件的图形，则修改与所述设计规则相关的所有图形，提高了检测效率，且不易漏掉不满足图形设计需求的图形，利于后续形成的芯片成功量产，并提高产品的良率。

进一步的，对与最小违反值对应的多个图形按图形结构分类时，以每一所述违反所述设计规则的图形的中心为中心，形成若干个大小、形状相同的参考区域，比较每一参考区域中违反所述设计规则的图形、周边图形的形状和两者的位置关系，将每一参考区域中违反所述设计规则的图形、周边图形的形状和两者的位置关系相同或相近的归为一类，然后进行基于制造工艺条件的第二图形检测，得到的检测结果更加准确，更有利于后续形成的芯片成功量产，进一步提高了产品的良率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种芯片版图的检测方法，其特征在于，包括：

步骤S1：提供芯片版图，所述芯片版图包括若干图形；所述芯片版图具有与所述图形尺寸相关的设计规则；

步骤S2：根据所述设计规则对相关的图形进行第一图形检测，获得违反所述设计规则的图形和基于违反所述设计规则的图形的违反值；

步骤S3：选择违反值中最小的违反值及与最小违反值对应的违反所述设计规则的图形，并对与最小违反值对应的图形按图形结构分类；

步骤S4：选择所述分类中一类的一个图形，进行基于制造工艺条件的第二图形检测，若选择的图形不满足制造工艺条件，则修改与所述设计规则相关的所有图形；若选择的图形满足制造工艺条件，则循环执行步骤S4，选择下一类的一个图形，进行基于制造工艺条件的第二图形检测，直至检测完所有类。

2.如权利要求1所述的芯片版图的检测方法，其特征在于，所述图形结构为违反设计规则的图形形状；或者所述图形结构为违反设计规则的图形的形状、所述违反设计规则的图形的周边图形的形状、及两者的位置关系。

3.如权利要求1所述的芯片版图的检测方法，其特征在于，对与最小违反值对应的图形按图形结构分类的方法包括：获得与最小违反值对应的违反所述设计规则的图形，选取一个违反所述设计规则的图形为参考图形，逐一比较剩余的违反所述设计规则的图形与所述参考图形的重叠率，将重叠率大于等于95％的违反所述设计规则的图形与参考图形归为一类。

4.如权利要求3所述的芯片版图的检测方法，其特征在于，将重叠率等于100％的违反所述设计规则的图形与参考图形归为一类。

5.如权利要求1所述的芯片版图的检测方法，其特征在于，对与最小违反值对应的多个图形按图形结构分类的方法包括：获得与最小违反值对应的违反所述设计规则的图形，以每一所述违反设计规则的图形的中心为中心，形成若干个大小、形状相同的参考区域，每一所述参考区域至少包括所述违反设计规则的图形、部分与所述违反设计规则的图形相邻的周边图形；选取任一个参考区域作为标准参考区域，逐一比较剩余的参考区域中的违反设计规则的图形和周边图形、与标准参考区域中的违反设计规则的图形和周边图形的重叠率，将重叠率大于等于95％的参考区域中的违反设计规则的图形归为一类。

6.如权利要求5所述的芯片版图的检测方法，其特征在于，所述参考区域的形状为方形、圆形、椭圆形、扇形或三角形。

7.如权利要求5所述的芯片版图的检测方法，其特征在于，所述参考区域的形状为正方形，所述正方形的边长为0.2-1μm。

8.如权利要求1所述的芯片版图的检测方法，其特征在于，所述图形设计需求包括：违反值对应的图形的安全距离内没有MOS晶体管、金属线、导电插塞中的一种或多种。