CN106682344B - 版图的非矩形区域层次检测方法 - Google Patents

版图的非矩形区域层次检测方法 Download PDF

Info

Publication number
CN106682344B
CN106682344B CN201710004022.9A CN201710004022A CN106682344B CN 106682344 B CN106682344 B CN 106682344B CN 201710004022 A CN201710004022 A CN 201710004022A CN 106682344 B CN106682344 B CN 106682344B
Authority
CN
China
Prior art keywords
layout
area
boundary
client
graphs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710004022.9A
Other languages
English (en)
Other versions
CN106682344A (zh
Inventor
张兴洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710004022.9A priority Critical patent/CN106682344B/zh
Publication of CN106682344A publication Critical patent/CN106682344A/zh
Application granted granted Critical
Publication of CN106682344B publication Critical patent/CN106682344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Analysis (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种版图的非矩形区域层次检测方法，包括步骤：步骤一、确定客户区域边界；步骤二、计算出位于客户区域边界内的最大内置矩形并计算出位于最大内置矩形区域内的版图的所有图形的层次；步骤三、计算出位于客户区域边界外的最小外置矩形并计算出位于最小外置矩形区域外的版图的所有图形的层次；步骤四、计算出边角区域内的所有图形的层次并对图形进行布尔运算，判断边角区域内的所有图形在客户区域边界内外的位置。本发明能实现对版图的非矩形区域层次的更准确的识别且识别速度很快，能提高客户芯片数据版图检测的工作效率。

Description

版图的非矩形区域层次检测方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种版图的非矩形区域层次检测方法。
背景技术
客户版图的数据检查是制作光罩前的必要步骤，不同区域的图形层次有着不同的要求；比如某些层次在某些区域如密封环形(seal ring)区域禁止出现。现有进行版图数据检测时，通常采用EDA验证工具进行检测，现有版图的数据检测中，通过只能对矩形区域内的图形层次进行准确的识别，而随着工艺向深亚微米发展，在客户数据检测的过程中，会碰到越来越多的区域，这些区域可能不是矩形区域，比如环形区域。在集成电路中，深亚微米工艺对应于0.25微米以下的工艺，客户数据检测过程中的区域对应于客户区域，也即客户需要对版图的图形层次进行检测的区域，使出现在客户区域内的图形层次都要满足客户要求。
由于现有方法只能实现对矩形区域内的图形层次进行检测，而随着工艺尺寸的缩小，越来越多的区域不再是矩形或者不能再近似为矩形。如图1所示，是现有版图的层次检测方法无法正确识别的密封环形角(Seal Ring Corner)的示意图，图1中显示了密封环形101的一个角，该角在图1中用虚线圈102标出，这种如虚线圈102所示的角区域的出现，使得对版图的图形层次的检测变得不准确。所以，如何实现对非矩形区域内的图形层次进行准确的检测，以适应工艺尺寸越来越小、非矩形区域出现的几率越来越低的情形成为了一个重要的研究课题。
发明内容
本发明所要解决的技术问题是提供一种版图的非矩形区域层次检测方法，能实现对版图的非矩形区域层次的更准确的识别。
为解决上述技术问题，本发明提供的版图的非矩形区域层次检测方法包括如下步骤：
步骤一、根据芯片的版图上的客户区域确定客户区域边界。
步骤二、根据所述客户区域边界计算出位于所述客户区域边界内的最大内置矩形并计算出位于所述最大内置矩形区域内的所述版图的所有图形的层次。
步骤三、根据所述客户区域边界计算出位于所述客户区域边界外的最小外置矩形并计算出位于所述最小外置矩形区域外的所述版图的所有图形的层次。
步骤四、将所述最小外置矩形和所述最大内置矩形之间的区域设置为边角区域，计算出所述边角区域内的所有图形的层次并对对所述边角区域内的所有图形分别和所述边角区域内的所述客户区域进行布尔运算，通过布尔运算判断所述边角区域内的所有图形是位于所述客户区域边界内还是外。
进一步的改进是，所述客户区域边界为非矩形。
进一步的改进是，多边形、圆形或环形。
进一步的改进是，步骤二中采用EDA验证工具计算位于所述最大内置矩形区域内的所述版图的所有图形的层次。
进一步的改进是，步骤三中采用EDA验证工具计算位于所述最小外置矩形区域外的所述版图的所有图形的层次。
进一步的改进是，步骤四中的布尔运算包括用对应的图形对所述边角区域内的所述客户区域进行SUB运算，如果SUB运算结果为0，则对应的所述图形位于所述客户区域内。
进一步的改进是，步骤四中，如果所述SUB运算的结果为1，则还需用对应的图形对所述边角区域内的所述客户区域进行AND运算，如果所述AND运算的结果为0，则对于的所述图形位于所述客户区域外；如果所述AND运算的结果为1，则对于的所述图形和所述客户区域有交叠。
进一步的改进是，位于所述最小外置矩形区域外的所述版图的所有图形为位于所述芯片的边界内以及所述最小外置矩形外的所述版图的所有图形。
进一步的改进是，所述版图为深亚微米级工艺的版图。
进一步的改进是，所述版图的图形的层次包括：N阱、P阱、有源层、P型扩散层、N型扩散层、多晶硅、金属层或接触孔。
本发明通过计算最大内置矩形和最小外置矩形，能够通过现有矩形区域的层次检测方法对最大内置矩形内和最小外置矩形外的图形层次进行准确且快速识别；本发明仅需对边角区域的图形层次进行布尔运算就能对识别出边角区域内的图形是位于客户区域边界内还是外，所以本发明最后能实现对版图的非矩形区域层次的更准确的识别。
另外，由于本发明仅需对边角区域的图形层次进行布尔运算，其它区域都简化为矩形区域，故本发明的识别速度很快，并能提高客户芯片数据版图检测的工作效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有版图的层次检测方法无法正确识别的密封环形角的示意图；
图2是本发明实施例方法的流程图；
图3A-图3E是本发明实施例方法各步骤中版图示意图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中版图示意图；本发明实施例版图的非矩形区域层次检测方法包括如下步骤：
步骤一、如图3A所示，根据芯片的版图上的客户区域确定客户区域边界2。图3A中，标记1表示整个芯片的边界，客户区域边界2内部的为客户区域，该客户区域内的图形层次为检测方法所要准确检测的图形层次。所述客户区域边界2为非矩形，如多边形、圆形或环形。
较佳为，图3A中客户边界区域2为密闭环形(sealring)，整个芯片内的版图的图形层次包括位于客户区域内(inside sealring)的图形层次、位于客户区域外(outsealring)的图形层次以及横跨客户区域的图形层次。
较佳为，本发明实施例的所述版图为深亚微米级工艺的版图。深亚微米级工艺为小于等于0.25微米的工艺。当然本发明实施例方法也能适用于大于0.25微米的工艺如亚微米级工艺，但是亚微米级工艺中非矩形区域出现的几率较少，故使用本发明实施例方法的几率也较少。
所述版图的图形的层次包括：N阱、P阱、有源层、P型扩散层、N型扩散层、多晶硅、金属层或接触孔。其中多晶硅可能包括由多层，每一层多晶硅对应于一个图形的层次；金属层也可能包括多层，每一层金属对应于一个图形的层次；同样接触孔也可能包括多层。这里列出的所述版图的图形的层次仅是为了更清楚的说明本发明实施例方法，并不用于对本发明实施例方法的限制，具体的版图的图形的层次需要根据具体工艺所对应的版图确定。
步骤二、如图3B所示，根据所述客户区域边界2计算出位于所述客户区域边界2内的最大内置矩形3并计算出位于所述最大内置矩形3区域内的所述版图的所有图形的层次。由于最大内置矩形3为矩形区域，故最大内置矩形3内的图形层次能够采用现有图形检测方法直接识别，因为现有图形检测方法能直接对矩形区域内的图形层次进行准确和快速识别。
较佳为，采用EDA验证工具计算位于所述最大内置矩形3区域内的所述版图的所有图形的层次。
步骤三、如图3C所示，根据所述客户区域边界2计算出位于所述客户区域边界2外的最小外置矩形4并计算出位于所述最小外置矩形4区域外的所述版图的所有图形的层次。由于最小外置矩形4为矩形区域，故最小外置矩形4内的图形层次能够采用现有图形检测方法直接识别，所述最小外置矩形4区域外的所述版图的所有图形的层次则为最小外置矩形4所不包含的图形层次；由图3C所示可知，位于所述最小外置矩形4区域外的所述版图的所有图形为位于所述芯片的边界1内以及所述最小外置矩形4外的所述版图的所有图形。
较佳为，采用EDA验证工具计算位于所述最小外置矩形4区域外的所述版图的所有图形的层次。
步骤四、如图3D所示，将所述最小外置矩形4和所述最大内置矩形3之间的区域设置为边角区域。图3D中将边角区域的角落的情形用虚线圈201圈出，并给出了放大的角落的图形，放大的角落的图形如虚线圈202所示。
计算出所述边角区域内的所有图形的层次并对对所述边角区域内的所有图形分别和所述边角区域内的所述客户区域进行布尔运算，通过布尔运算判断所述边角区域内的所有图形是位于所述客户区域边界2内还是外。
现结合图3E对本发明实施例步骤四中的布尔运算进行如下说明：
图3E中标记203所示区域为所述边角区域内的所述客户区域，图3E中显示了3个有代表性的图形层次，分别为图形A、图形B和图形C。
布尔运算包括用对应的图形对所述边角区域内的所述客户区域进行SUB运算，如果SUB运算结果为0，则对应的所述图形位于所述客户区域内。在图3E中SUB运算后，图形A和区域203的SUB运算结果为0，故图形A位于所述客户区域内；而图形B和C和区域203的SUB运算结果都分别为1，故图形B和C都不是完全位于所述客户区域内。
由于图形B和C不是位于所述客户区域内，故还需要判断图形B和C是否为位于所述客户区域外还是为横跨所述客户区域，故还需要进行如下步骤：
如果所述SUB运算的结果为1，则还需用对应的图形对所述边角区域内的所述客户区域进行AND运算，如果所述AND运算的结果为0，则对于的所述图形位于所述客户区域外；如果所述AND运算的结果为1，则对于的所述图形和所述客户区域有交叠。图3E中图形B和区域203的AND运算结果为1，故图形B和所述客户区域有交叠；图形C和区域203的AND运算结果为0，故图形C位于所述客户区域外。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种版图的非矩形区域层次检测方法，其特征在于，包括如下步骤：
步骤一、根据芯片的版图上的客户区域确定客户区域边界；
步骤二、根据所述客户区域边界计算出位于所述客户区域边界内的最大内置矩形并计算出位于所述最大内置矩形区域内的所述版图的所有图形的层次；
步骤三、根据所述客户区域边界计算出位于所述客户区域边界外的最小外置矩形并计算出位于所述最小外置矩形区域外的所述版图的所有图形的层次；
步骤四、将所述最小外置矩形和所述最大内置矩形之间的区域设置为边角区域，计算出所述边角区域内的所有图形的层次并对对所述边角区域内的所有图形分别和所述边角区域内的所述客户区域进行布尔运算，通过布尔运算判断所述边角区域内的所有图形是位于所述客户区域边界内还是外。
2.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：所述客户区域边界为非矩形。
3.如权利要求2所述的版图的非矩形区域层次检测方法，其特征在于：所述客户区域边界为多边形、圆形或环形。
4.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：步骤二中采用EDA验证工具计算位于所述最大内置矩形区域内的所述版图的所有图形的层次。
5.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：步骤三中采用EDA验证工具计算位于所述最小外置矩形区域外的所述版图的所有图形的层次。
6.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：步骤四中的布尔运算包括用对应的图形对所述边角区域内的所述客户区域进行SUB运算，如果SUB运算结果为0，则对应的所述图形位于所述客户区域内。
7.如权利要求6所述的版图的非矩形区域层次检测方法，其特征在于：步骤四中，如果所述SUB运算的结果为1，则还需用对应的图形对所述边角区域内的所述客户区域进行AND运算，如果所述AND运算的结果为0，则对应的所述图形位于所述客户区域外；如果所述AND运算的结果为1，则对应的所述图形和所述客户区域有交叠。
8.如权利要求1或5所述的版图的非矩形区域层次检测方法，其特征在于：位于所述最小外置矩形区域外的所述版图的所有图形为位于所述芯片的边界内以及所述最小外置矩形外的所述版图的所有图形。
9.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：所述版图为深亚微米级工艺的版图。
10.如权利要求1所述的版图的非矩形区域层次检测方法，其特征在于：所述版图的图形的层次包括：N阱、P阱、有源层、P型扩散层、N型扩散层、多晶硅、金属层或接触孔。
CN201710004022.9A 2017-01-04 2017-01-04 版图的非矩形区域层次检测方法 Active CN106682344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710004022.9A CN106682344B (zh) 2017-01-04 2017-01-04 版图的非矩形区域层次检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710004022.9A CN106682344B (zh) 2017-01-04 2017-01-04 版图的非矩形区域层次检测方法

Publications (2)

Publication Number Publication Date
CN106682344A CN106682344A (zh) 2017-05-17
CN106682344B true CN106682344B (zh) 2019-12-10

Family

ID=58850062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710004022.9A Active CN106682344B (zh) 2017-01-04 2017-01-04 版图的非矩形区域层次检测方法

Country Status (1)

Country Link
CN (1) CN106682344B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN103164552A (zh) * 2011-12-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 芯片版图的检测方法
CN104572682A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 对集成电路版图数据进行区域索引的方法
CN104570584A (zh) * 2013-10-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种缺口线端的opc修正方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI448916B (zh) * 2009-07-30 2014-08-11 United Microelectronics Corp 修正佈局圖案的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164552A (zh) * 2011-12-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 芯片版图的检测方法
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN104570584A (zh) * 2013-10-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种缺口线端的opc修正方法
CN104572682A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 对集成电路版图数据进行区域索引的方法

Also Published As

Publication number Publication date
CN106682344A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US8595666B2 (en) Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program
US9646220B2 (en) Methods and media for averaging contours of wafer feature edges
TW201915816A (zh) 二維碼定位方法及裝置
CN101213489A (zh) 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
JP5068591B2 (ja) 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
US9836565B2 (en) Electronic design automation method and apparatus thereof
US20060235663A1 (en) Method and device for checking lithography data
TWI641961B (zh) 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統
US10885261B2 (en) Systems and methods of fabricating semiconductor devices
US8826193B1 (en) Detection and removal of self-aligned double patterning artifacts
JP2007286915A (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
US20110289472A1 (en) Layout quality evaluation
CN106682344B (zh) 版图的非矩形区域层次检测方法
US8661393B2 (en) Method for analyzing placement context sensitivity of standard cells
US9646129B2 (en) Notch detection and correction in mask design data
CN113376954B (zh) Opc检测方法、计算机设备及计算机可读存储介质
US8671381B1 (en) System for optimizing number of dies produced on a wafer
JP2010079063A (ja) パターン形成不良領域算出方法およびパターンレイアウト評価方法
Kagalwalla et al. Design-aware mask inspection
CN109271668B (zh) 版图设计规则检查中区分多边形长宽度方向的方法
JP5061422B2 (ja) パターン補正方法及びパターン補正装置
CN102955363A (zh) 光学临近效应修正在线监控的方法
CN113283291B (zh) 一种版图中Finger晶体管的识别方法
CN103901714A (zh) 提高光刻工艺窗口的光学临近修正处理方法
US20170178934A1 (en) Adaptive Alignment Methods and Systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant