CN103151393A - 一种pin二极管的电极结构 - Google Patents
一种pin二极管的电极结构 Download PDFInfo
- Publication number
- CN103151393A CN103151393A CN2013100653520A CN201310065352A CN103151393A CN 103151393 A CN103151393 A CN 103151393A CN 2013100653520 A CN2013100653520 A CN 2013100653520A CN 201310065352 A CN201310065352 A CN 201310065352A CN 103151393 A CN103151393 A CN 103151393A
- Authority
- CN
- China
- Prior art keywords
- doped layer
- pin diode
- electrode
- layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种PIN二极管的封装结构,该结构为:在封装基板上具有穿透该基板的第一和第二贯通孔,在该第一和第二贯通孔中填充有由导电金属材料构成的第一焊盘和第二焊盘;PIN二极管放置在所述基板上,使得PIN二极管的p电极与第一焊盘电连接,所述PIN二极管的n电极与第二焊盘电连接;在基板上还具有树脂外壳,PIN二极管位于基板与树脂外壳共同构成的空间中。
Description
技术领域
本发明属于二极管技术领域,特别涉及一种PIN二极管的封装结构。
背景技术
目前电力半导体逆变器装置用的关键器件一般采用二极管,具体来分,有PN型和PIN型。
PIN二极管的常规结构为:本征半导体层夹在p型和n型半导体层之间,构成三文治式的横向三层结构。这种常规的横向PIN二极管在小型化方面受到限制,因为在横向形成的PIN二极管的情况下,降低特征尺寸导致p层、i层和n层之间的结面积受到限制。中国已授权专利CN100583460C公开了一种PIN二极管,其采用的结构在一定程度上能够改善降低特征尺寸而限制的结面积。但是该专利公开的PIN二极管的灵敏度还是不足。
而且现有技术中PIN二极管的电极一般都仅在P掺杂层和N掺杂层的部分表面上形成,这种结构在封装时,往往仅能以垂直方式放置在封装体中,从而限制了封装的便利性。
发明内容:
本发明提出了一种PIN二极管的封装结构,本发明的封装结构采用一种新颖结构的PIN二极管,通过对该PIN二极管进行封装,从而得到解决现有技术中灵敏度不足的二极管封装体,并且该PIN二极管能够以卧倒的方式进行封装。
本发明提出的PIN二极管的封装结构为:在封装基板上具有穿透该基板的第一和第二贯通孔,在该第一和第二贯通孔中填充有由导电金属材料构成的第一焊盘和第二焊盘;PIN二极管放置在所述基板上,使得PIN二极管的p电极与第一焊盘电连接,所述PIN二极管的n电极与第二焊盘电连接;在基板上还具有树脂外壳,PIN二极管位于基板与树脂外壳共同构成的空间中,其中,所述树脂为环氧树脂。
其中,所述PIN二极管由p电极、P+掺杂层、P-掺杂层、本征层I、绝缘层、N-掺杂层、N+掺杂层以及n电极构成。
其中,N+掺杂层由基底部分和鳍型突出部分构成,呈T型结构;
其中,N-掺杂层包括第一部分和第二部分,所述第一部分在N+掺杂层的基底部分的表面形成,所述第二部分在所述N+掺杂层的鳍型突出部分的表面形成;
其中,绝缘层,其在N-掺杂层的第一部分的表面形成;
其中,本征半导体层,其在绝缘层和N-掺杂层的表面形成,以包围所述N-掺杂层;
其中,P-掺杂层,其在绝缘层和本征半导体层的表面形成,以包围所述本征半导体层;
其中,P+掺杂层,其在绝缘层和P-掺杂层的的表面形成,以包围所述P-掺杂层。
其中,P+掺杂层、P-掺杂层以及本征半导体层通过绝缘层与N-掺杂层的第一部分隔离。
P电极形成在所述PIN二极管的P+掺杂层的表面,以包围所述P+掺杂层,所述N电极形成在所述N+掺杂层的表面,以包围N-掺杂层的第一部分的侧面与N+掺杂层;所述P电极和N电极由绝缘层隔离。其中P电极和N电极可以采用与半导体能形成良好欧姆接触的金属材料构成,这种材料例如Al、Mo、Ta、Ti、W等金属或其合金。
本发明提出的PIN二极管的电极结构包括具有的P+P-IN-N+结构(I即为本征半导体层)的PIN二极管,其能够降低导通压降。而P电极形成在PIN二极管的P+掺杂层上方的整个外围表面,N电极形成在所述PIN二极管的N+掺杂层与N-掺杂层下方的整个外围表面,因此在封装的过程中,PIN二极管可以以各种放置方式而置入到封装体中,这给封装带来极大的便利。
附图说明
图1为本发明提出的PIN二极管的封装结构示意图。
具体实施方式:
如图1所示,本发明提出的PIN二极管的封装结构为:在封装基板200上具有穿透该基板200的第一和第二贯通孔,在该第一和第二贯通孔中填充有由导电金属材料构成的第一焊盘401和第二焊盘402;PIN二极管放置在所述基板200上,使得PIN二极管的p电极与第一焊盘401电连接,所述PIN二极管的n电极与第二焊盘402电连接;在基板200上还具有树脂外壳300,PIN二极管位于基板200与树脂外壳300共同构成的空间中,其中,所述树脂为环氧树脂。
PIN二极管由p电极、P+掺杂层106、P-掺杂层105、本征半导体层104、绝缘层101、N-掺杂层103、N+掺杂层102以及n电极构成;
其中,N+掺杂层102,其由基底部分和鳍型突出部分构成,呈T型结构,N+掺杂层102通过向硅、锗等材料内掺入高浓度的n型杂质来形成,该n型杂质例如磷(P)或砷(As),在本发明中,优选采用磷作为n型杂质,其掺杂浓度大约为1×1019cm-3至1×1021cm-3之间;N-掺杂层103包括第一部分和第二部分,所述第一部分在N+掺杂层102的基底部分的表面上形成,所述第二部分在所述N+掺杂层102的鳍型突出部分的表面上形成,N-掺杂层同样可以通过向硅、锗等半导体材料内掺入例如磷(P)或砷(As)的n型杂质来形成,在本发明中,优选采用磷作为n型杂质,其掺杂浓度大约为5×1015cm-3至5×1016cm-3之间。
绝缘层101,其在N-掺杂层103的第一部分的表面形成,该绝缘层为浅沟槽绝缘层(STI)结构;绝缘层101使得N-掺杂层103与P-掺杂层105和P+掺杂层106隔离,从而可以避免不期望的电子泄漏和短路;
本征半导体层104,其在绝缘层101和N-掺杂层103的表面形成,以包围所述N-掺杂层103;本征半导体层104可以采用与N-掺杂层103同样的材料来形成。
P-掺杂层105,其在绝缘层101和本征半导体层104的表面形成,以包围所述本征半导体层104;P-掺杂层105通过向硅、锗等半导体材料掺入p型杂质来形成,p型杂质例如为硼(B),该P-掺杂层的掺杂浓度大约为:1×1015cm-3至1×1016cm-3;
P+掺杂层106,其在绝缘层101和P-掺杂层105的表面形成,以包围所述P-掺杂层105,P+掺杂层106通过向硅、锗等半导体材料掺入p型杂质来形成,p型杂质例如为硼(B),该P+掺杂层106的掺杂浓度大约为:5×1018cm-3至1×1020cm-3。
P电极形成在所述PIN二极管的P+掺杂层106的表面,以包围所述P+掺杂层106,所述N电极形成在所述N+掺杂层102的表面,以包围N-掺杂层的第一部分1031的侧面与N+掺杂层102;所述P电极和N电极由绝缘层隔离。其中P电极和N电极可以采用与半导体能形成良好欧姆接触的金属材料构成,这种材料例如Al、Mo、Ta、Ti、W等金属或其合金。
需要特别说明的是,虽然本实施方式中指出了N+掺杂层、N-掺杂层、本征半导体层、P-掺杂层以及P+掺杂层可有硅或锗等半导体材料构成,但这并不是说N+掺杂层、N-掺杂层、本征半导体层、P-掺杂层以及P+掺杂层的材料可互不相同,本发明中,上述各层在采用相同材料的前提下,可选择硅或锗等半导体材料构成。
以上实施方式已经对本发明进行了详细的介绍,但上述实施方式并非为了限定本发明的范围,本发明的保护范围由所附的权利要求限定。
Claims (5)
1.一种PIN二极管的封装结构,其特征在于:
在封装基板上具有穿透该基板的第一和第二贯通孔,在该第一和第二贯通孔中填充有由导电金属材料构成的第一焊盘和第二焊盘;PIN二极管放置在所述基板上,使得PIN二极管的p电极与第一焊盘电连接,所述PIN二极管的n电极与第二焊盘电连接;在基板上还具有树脂外壳,PIN二极管位于基板与树脂外壳共同构成的空间中。
2.如权利要求1所述的PIN二极管的封装结构,其特征在于:
所述PIN二极管由p电极、P+掺杂层、P-掺杂层、本征层I、绝缘层、N-掺杂层、N+掺杂层以及n电极构成;
其中,N+掺杂层由基底部分和鳍型突出部分构成,呈T型结构;N-掺杂层包括第一部分和第二部分,所述第一部分在N+掺杂层的基底部分的表面形成,所述第二部分在所述N+掺杂层的鳍型突出部分的表面形成;绝缘层在N-掺杂层的第一部分的表面形成;本征半导体层在绝缘层和N-掺杂层的表面形成,以包围所述N-掺杂层;P-掺杂层在绝缘层和本征半导体层的表面形成,以包围所述本征半导体层;P+掺杂层在绝缘层和P-掺杂层的的表面形成,以包围所述P-掺杂层;P+掺杂层、P-掺杂层以及本征半导体层通过绝缘层与N-掺杂层的第一部分隔离;P电极形成在所述PIN二极管的P+掺杂层的表面,以包围所述P+掺杂层,所述N电极形成在所述N+掺杂层的表面,以包围N-掺杂层的第一部分的侧面与N+掺杂层;所述P电极和N电极由绝缘层隔离。
3.如权利要求1或2所述的PIN二极管的封装结构,其特征在于:
N+掺杂层的掺杂浓度大约为1×1019cm-3至1×1021cm-3之间;N-掺杂层的掺杂浓度大约为5×1015cm-3至5×1016cm-3之间;P-掺杂层的掺杂浓度大约为:1×1015cm-3至1×1016cm-3之间;P+掺杂层的掺杂浓度大约为:5×1018cm-3至1×1020cm-3之间。
4.如权利要求1-3任意之一所述的PIN二极管的封装结构,其特征在于:
所述N+掺杂层、N-掺杂层、本征半导体层、P-掺杂层以及P+掺杂层由相同的半导体材料构成,例如硅或锗。
5.如权利要求1-4任意之一所述的PIN二极管的封装结构,其特征在于:
其中所述树脂外壳由环氧树脂形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310065352.0A CN103151393B (zh) | 2013-02-28 | 2013-02-28 | 一种pin二极管的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310065352.0A CN103151393B (zh) | 2013-02-28 | 2013-02-28 | 一种pin二极管的封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103151393A true CN103151393A (zh) | 2013-06-12 |
CN103151393B CN103151393B (zh) | 2015-04-15 |
Family
ID=48549358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310065352.0A Active CN103151393B (zh) | 2013-02-28 | 2013-02-28 | 一种pin二极管的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103151393B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4571559A (en) * | 1983-10-14 | 1986-02-18 | Thomson-Csf | High-power waveguide limiter comprising PIN diodes for millimeter waves |
US20020070388A1 (en) * | 2000-12-12 | 2002-06-13 | Greenberg David R. | Lateral polysilicon pin diode and method for so fabricating |
CN1515033A (zh) * | 2001-06-08 | 2004-07-21 | �����ɷ� | 横向pin二极管及其处理方法 |
CN101236995A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法 |
CN102122693A (zh) * | 2010-01-08 | 2011-07-13 | 台湾积体电路制造股份有限公司 | 二极管 |
-
2013
- 2013-02-28 CN CN201310065352.0A patent/CN103151393B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4571559A (en) * | 1983-10-14 | 1986-02-18 | Thomson-Csf | High-power waveguide limiter comprising PIN diodes for millimeter waves |
US20020070388A1 (en) * | 2000-12-12 | 2002-06-13 | Greenberg David R. | Lateral polysilicon pin diode and method for so fabricating |
CN1515033A (zh) * | 2001-06-08 | 2004-07-21 | �����ɷ� | 横向pin二极管及其处理方法 |
CN101236995A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法 |
CN102122693A (zh) * | 2010-01-08 | 2011-07-13 | 台湾积体电路制造股份有限公司 | 二极管 |
Also Published As
Publication number | Publication date |
---|---|
CN103151393B (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8089134B2 (en) | Semiconductor device | |
CN105932023B (zh) | 瞬态电压抑制器 | |
CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
CN113299786B (zh) | 半导体器件及其制造方法 | |
CN104425401A (zh) | 功率半导体封装 | |
US8963202B2 (en) | Electrostatic discharge protection apparatus | |
CN204130542U (zh) | 功率半导体器件 | |
CN104995740A (zh) | 半导体二极管组合件 | |
CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
JP2018181955A (ja) | 半導体装置 | |
CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
CN111668210A (zh) | 一种单向高电压瞬态电压抑制保护器件及其制备方法 | |
CN105679836A (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
CN103165682B (zh) | 一种pin二极管的电极结构 | |
US7968908B2 (en) | Bidirectional electrostatic discharge protection structure for high voltage applications | |
CN103151393B (zh) | 一种pin二极管的封装结构 | |
CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
US7755102B2 (en) | High breakdown voltage diode and method of forming same | |
CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
CN107527907A (zh) | 瞬态电压抑制器及其制造方法 | |
CN107301996A (zh) | 瞬态电压抑制器及其制造方法 | |
US20200227402A1 (en) | Zener diodes and methods of manufacture | |
CN207068851U (zh) | 瞬态电压抑制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190104 Address after: 213300 Hongkou Road 218, Zhongguancun Science and Technology Industrial Park, Liyang City, Changzhou City, Jiangsu Province Patentee after: Liyang High-tech Venture Center Address before: 213300 No. 86 Beimen East Road, Liyang City, Changzhou City, Jiangsu Province Patentee before: Liyang Hongda Motors Co., Ltd. |