CN103111698A - 在接合工艺中实施回流的方法 - Google Patents

在接合工艺中实施回流的方法 Download PDF

Info

Publication number
CN103111698A
CN103111698A CN201210074975XA CN201210074975A CN103111698A CN 103111698 A CN103111698 A CN 103111698A CN 201210074975X A CN201210074975X A CN 201210074975XA CN 201210074975 A CN201210074975 A CN 201210074975A CN 103111698 A CN103111698 A CN 103111698A
Authority
CN
China
Prior art keywords
potted element
covering
base plate
packaging
reflectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210074975XA
Other languages
English (en)
Other versions
CN103111698B (zh
Inventor
林修任
林志伟
陈正庭
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103111698A publication Critical patent/CN103111698A/zh
Application granted granted Critical
Publication of CN103111698B publication Critical patent/CN103111698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

一种在接合工艺中实施回流的方法包括：将覆盖件置于下部封装元件的上方，其中，覆盖件包括与下部封装元件对准的开口。将上部封装元件置于下部封装元件的上方。上部封装元件与开口对准，在上部封装元件和下部封装元件之间设置焊料区域。将覆盖件和上部封装元件暴露在辐射中，以回流焊料区域。本发明还公开了在接合工艺中实施回流的方法。

Description

在接合工艺中实施回流的方法
技术领域
本发明一般地涉及半导体领域，更具体地来说，涉及在接合工艺中实施回流方法。
背景技术
集成电路形成在半导体晶圆上方，然后，将晶圆切割成半导体芯片。可以将半导体芯片接合到封装基板上方。在接合工艺中，对半导体芯片和封装基板之间的焊料区域进行回流。常规的回流方法包括：对流式回流和热压缩回流。由于可以通过回流同时接合多个封装基板和上层的管芯，所以对流式回流具有相对较高的产量。然而，对流式回流需要较长的时间周期加热焊料凸块。由此产生的高热预算(high thermal budget)可以导致半导体芯片和封装基板具有显著的翘曲。因此，可能产生虚焊，并且因此导致半导体芯片与相应的封装基板的电连接可能具有缺陷。焊料区域也可以具有桥接(bridge)。由于翘曲产生的应力也可以导致芯片中的低-k介电层之间的分层。
与对流式回流相比，热压缩接合要求较低的热预算。然而，热压缩接合具有非常低的产量。在热压缩接合工艺期间，焊头(bond head)拾取芯片、翻转芯片并且将芯片附接至封装基板。然后，焊头经过升温过程，以加热芯片和焊料凸块，该焊料凸块将芯片与其底层的封装基板接合。在焊料凸块熔化后，焊头经过冷却过程，从而使焊料凸块凝固。由于对每个芯片都重复这个过程，因此热压缩接合的产量非常低，有时可能只有对流式回流的产量的1/15。
发明内容
为了解决现有技术中的缺陷，根据本发明的一方面，提供了一种方法，包括：将覆盖件置于下部封装元件的上方，其中，所述覆盖件包括与所述下部封装元件对准的开口；将上部封装元件置于所述下部封装元件的上方，其中，所述上部封装元件与所述开口对准，以及其中，将焊料区域设置在所述上部封装元件和所述下部封装元件之间；以及将所述覆盖件和所述上部封装元件暴露在辐射中，以回流所述焊料区域。
在该方法中，将所述覆盖件和所述上部封装元件暴露在辐射中的步骤包括：在所述覆盖件和所述上部封装元件的上方辐射红外光。
在该方法中，所述红外光的波长在大约750nm和大约3000nm之间。
在该方法中，封装元件带包括所述下部封装元件，所述封装元件带进一步包括多个下部封装元件，其中，所述覆盖件进一步包括与多个所述下部封装元件对准的多个开口，以及其中，所述方法进一步包括将多个上部封装元件置于所述多个下部封装元件的上方，其中，所述上部封装元件中的每个都与所述多个开口中的一个对准。
在该方法中，所述覆盖件的顶面具有第一反射率，以及其中，所述上部封装元件的顶面具有第二反射率，所述第二反射率低于所述第一反射率。
在该方法中，所述第一反射率以大于大约10％高于所述第二反射率。
在该方法中，在暴露所述覆盖件和所述上部封装元件的步骤期间，暴露在所述辐射中的所述覆盖件的顶面层包括：从基本上由银、铝、金、铜、锡、铁、氧化铝(Al2O3)及其组合所构成的组中选择的材料。
在该方法中，所述下部封装元件包括封装基板，以及其中，所述上部封装元件包括器件管芯。
根据本发明的另一方面，提供了一种方法，包括：将覆盖件置于其中具有多个封装基板的封装基板带的上方，其中，所述覆盖件包括多个开口，每个开口都与所述多个封装基板中的一个对准；将多个器件管芯置于所述多个开口中，其中，将所述多个器件管芯中每个都置于所述多个封装基板中的一个的上方；通过将所述覆盖件和所述多个器件管芯暴露在红外光中，回流所述多个器件管芯和所述多个封装基板之间的焊料区域；以及在回流步骤之后，从所述封装基板带的上方移除所述覆盖件。
在该方法中，在放置所述多个器件管芯的步骤之后，基本上封装基板带没有暴露在所述红外光中。
在该方法中，所述覆盖件包括顶层，以及其中，所述顶层包括银。
在该方法中，所述覆盖件具有对所述红外光的第一反射率，所述多个器件管芯的暴露表面具有对所述红外光的第二反射率，以及其中，所述第一反射率大于所述第二反射率。
在该方法中，所述第一反射率和所述第二反射率之间的差大于大约10％。
根据本发明的又一方面，提供了一种方法，包括：将上部封装元件置于下部封装元件的上方，其中，在所述上部封装元件和所述下部封装元件之间设置焊料区域；以及将所述上部封装元件暴露在辐射中，以回流所述焊料区域，其中，在暴露步骤期间，防止所述辐射到达所述下部封装元件。
在该方法中，在暴露步骤期间，将覆盖件置于所述下部封装元件的上方，以防止所述辐射到达所述下部封装元件，以及其中，所述覆盖件与所述上部封装元件的表面相比具有对所述辐射较高的反射率。
在该方法中，将所述上部封装元件暴露在所述辐射中的步骤包括：将红外光照射在所述覆盖件和所述上部封装元件上方。
在该方法中，所述红外光的波长在大约750nm和大约3000nm之间。
在该方法中，暴露在所述辐射中的所述覆盖件的顶面层包括：从基本上由银、铝、金、铜、锡、铁、氧化铝(Al2O3)及其组合所构成的组中选择的材料。
该方法进一步包括：在将所述上部封装元件暴露在所述辐射中的步骤之后，将所述覆盖件从所述下部封装元件的上方移除。
在该方法中，所述下部封装元件包括封装基板，以及其中，所述上部封装元件包括器件管芯。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1A至图5是根据各个实施例处于制造封装件的中间阶段的俯视图和截面图。
具体实施方式
下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为示例性的，而不用于限制本公开的范围。
根据实施例，提供了用于形成封装件的方法。提供了制造封装件期间的中间阶段。讨论了实施例的变型例。在各个附图和说明性实施例中，相同的附图编号用于指定相同的元件。应当理解，图1A至图5中所示的实施例仅仅是示例性实施例，以及可以基于示例性实施例的教导发展更多的实施例。
图1A示出了封装元件10的部分的俯视图，该封装元件进一步包括多个封装元件12。封装元件10可以是封装基板带，并且因此，封装元件此后可以被称为封装基板带10，但是封装元件10可以是另一种类型的封装元件，例如中间晶圆。此后，封装元件12可以相应地被称为封装基板12。根据实施例，封装基板带10在其中包括多个封装基板12。封装基板12可以彼此相同。封装基板之间的介电材料将封装基板12彼此分离。在一些实施例中，封装基板12均匀分布在整个封装基板带10中，并且将该封装基板12配置成阵列图案。在其他实施例中，可以将封装基板12设置成多个组，其中，各组之间的组内间距大于位于同一组中的封装基板12之间的组内间距。虽然说明性实施例示出了封装基板带10在俯视图中具有矩形形状，但是在可选实施例中，封装基板带10在俯视图中可以具有圆形形状。
图1B示意地示出了封装基板12中的一个的截面图，其中，通过图1A中的平面交线1B-1B截取该截面图。多个连接件16形成封装基板12的一面上方，该连接件16可以是焊料凸块、预焊料区域、金属焊盘、或者非可回流的金属凸块。连接件16电连接到封装基板12的相对面上方的金属部件，例如，接合焊盘18。虚线14表示在部件16和18之间电连接，并且可以包括多条金属线和互连金属线的通孔。
图2A示出了根据一些实施例的覆盖件20的俯视图。覆盖件20可以具有矩形形状，并且可以在俯视图中具有与封装基板带10(图1A)大致相同的尺寸和/或相同的形状。可选地，覆盖件20在俯视图中的尺寸可以大于封装元件10在俯视图中的尺寸。覆盖件20可以包括多个穿透开口(through-openings)22，当将覆盖件20置于封装基板带10上方时，以穿透开口22可以与封装基板12对准的方式来设置该穿透开口22。穿透开口22的每个的尺寸足够大以使其中能容纳一个封装元件40(图3A和3B)。此外，穿透开口22的尺寸和形状可以与随后放置的封装元件40(图3A和3B)的尺寸和形状相似。
图2B示出了覆盖件20的截面图，其中，由图2A中的平面交线2B-2B得出该截面图。在示例性实施例中，覆盖件20包括顶面层20A，该顶面层20A具有对来自辐射源28的辐射30的高反射率。在图2B中示意性地示出了辐射源28。顶面层20A可以扩大到覆盖件20整个顶面或基本上整个顶面。在一些实施例中，覆盖件20的顶面层20A和底层20B由不同的材料形成。例如，顶面层20A可以包括：银、铝、金、铜、锡、铁、氧化铝(Al2O3)及其组合和/或由其组成的多层。另一方面，20B层可以包括不同于顶面层20A的金属、有机材料、陶瓷等。例如，可以通过电镀或化学镀，或通过物理汽相沉积(PVD)在层20B上方涂覆顶面层20A。在可选实施例中，整个覆盖件20由同质的材料形成，该材料也可以包括银、铝、金、铜、锡、铁、氧化铝(Al2O3)及其组合和/或由其组成的多个层。
顶面层20A对辐射30的反射率可以大于大约90％、大于大约95％或大于大约98％。辐射源28可以是红外灯，例如，辐射源28可以发出波长为大约750nm至大约3000nm之间的红外光30。可选地，也可以使用其他类型的辐射源，例如，卤素灯。应当理解，顶面层20A的反射率与辐射30的波长相关。因此，为了实现高反射率，顶面层20A的材料可以根据辐射源28的类型进行选择。例如，当顶面层20A是银层时，顶面层20A对红外光30的反射率大于大约98％。
图3A和3B分别示出了将封装元件40放置到封装基板12的上方的俯视图和截面图。在一些实施例中，将覆盖件20放置在封装基板带10的上方并与该封装基板带对准。在封装基板带10中的封装基板12与穿透开口22(图3B)对准。然后，将封装元件40放置在封装基板12的上方。在通篇描述中，封装基板带10可选地被称为下部封装元件带，封装基板12被称为下部封装元件。封装元件40也被称为上部封装元件。在一些实施例中，封装元件40是器件管芯，此后，可选地被称为器件管芯40，但是封装元件40也可以是封装件、中间板等。将器件管芯40放置到覆盖件20的穿透开口22中，其中，每个器件管芯40都被放置到其中一个穿透开口22中。器件管芯40在俯视图中的尺寸(图3A)可以大致接近于，也可以略小于，穿透开口22在俯视图中的尺寸，从而使器件管芯40可以放置到穿透开口22中。在放置器件管芯40之后，封装基板带10大致完全被覆盖件20和器件管芯40覆盖。
图3B示出了3A所示的结构的截面图，其中，由图3A中的平面交线3B-3B截取该截面图。可以将焊料区域42设置在器件管芯40和封装基板12之间。焊料区域42可以是形成在金属柱上方的焊球、焊帽(solder cap)等。焊料区域42可以预先形成在器件管芯40上方、封装基板12上方，或者器件管芯40和封装基板12这两者的上方。在放置器件管芯40中的每个之后，可以应用较小的压力，从而将器件管芯40压在相应的下层封装基板12上。
参考图4，通过放置有器件管芯40的所有覆盖件20的穿透开口22，器件管芯40和覆盖件20暴露于来自辐射源28的辐射30下。器件管芯40的背面材料可以具有低于大约40％，或低于大约30％的反射率(对于辐射30)。器件管芯40的背面材料的反射率可以低于覆盖件20的顶面层20A的反射率。例如，当器件管芯40的背面材料包括晶体硅，以及如果发射红外光(波长在大约750nm到大约3000nm之间)时，器件管芯40的背面对辐射30的反射率可以是大约37％。器件管芯40的反射率可以小于顶面层20A的反射率，其差值大于大约10％，或大于大约20％。因此，器件管芯40可以以相当高的速率吸收辐射30的能量。因此，器件管芯40的温度迅速上升。与此同时，覆盖件20的温度的上升则慢得多。将器件管芯40吸收的热量传递给焊料区域42，并且导致焊料区域42融化。由此回流焊料区域42。
通过覆盖件20阻挡由于辐射30产生的辐射能量，不能直接到达封装基板带10，封装基板12吸收通过焊料区域42的传递的热量，而不是从辐射30直接吸收热量。因此，封装基板12的温度明显低于器件管芯40的温度。例如，器件管芯40的背面与封装基板12的温度之间的温差高达大约150℃。焊料区域42融化之后，停止能量辐射，并且融化的焊料区域42可以凝固。因此，器件管芯40通过焊料区域42接合至封装基板12。
在一些实施例中，通过使用750nm-3000nm的红外光来实施回流，回流工艺的持续时间可以小于大约30秒，也可以小于大约10秒。从而提高了回流工艺的产量。在回流工艺之后，覆盖件20可以从封装基板12的上方移走。在图5中示出了由此得到的封装件。
在上述实施例中，首先将覆盖件20放置在封装基板带10的上方，随后放置器件管芯40。在可选实施例中，可以颠倒顺序，首先将器件管芯40放置到衬底12的上方，随后，将覆盖件20放置在封装基板带10的上方。然后，实施回流。在回流之后，可以将覆盖件20从封装基板带10的上方去除。
在实施例中，在回流工艺中，通过防止辐射达到封装基板带10(图4)的，而允许通过辐射能量加热器件管芯40，使封装基板12的温度远低于器件管芯40的温度。因此，减少了封装基板12的翘曲、并且减少了焊料区域42与封装基板12和/或器件管芯40的虚焊(故障接合)。此外，随着封装基板12的翘曲的减少，对器件管芯40中的低-k介电层(如果有的话)产生的应力也随之减小，低-k介电层的分层也减少。通过覆盖件20具有较高反射率，在回流工艺期间和之后，覆盖件20仍然保持较低的温度。
根据实施例，一种方法包括：将覆盖件置于下部封装元件的上方，其中，该覆盖件包括与下部封装元件对准的开口。在下部封装元件的上方放置上部封装元件。上部封装元件与开口对准，在上部封装元件和下部封装元件之间设置焊料区域。覆盖件和上部封装元件暴露在辐射中以回流焊料区域。
根据其他的实施例，将覆盖件放置在其中包括多个封装基板的封装基板带的上方。覆盖件包括多个开口，每个开口都与多个封装基板中一个对准。将多个器件管芯放置在多个开口中。将该多个器件管芯中每个都放置到多个封装基板中一个的上方。通过将覆盖件和多个器件管芯暴露在红外光中，使在多个器件管芯和多个封装基板之间的焊料区域回流。在回流步骤之后，将覆盖件从封装基板带移除。
根据又一些实施例，方法包括在下部封装元件的上方放置上部封装元件。在上部封装元件和下部封装元件之间设置焊料区域。上部封装元件暴露在辐射中以回流焊料区域。在暴露步骤期间，防止辐射到达下部封装元件。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求都构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种方法，包括：
将覆盖件置于下部封装元件的上方，其中，所述覆盖件包括与所述下部封装元件对准的开口；
将上部封装元件置于所述下部封装元件的上方，其中，所述上部封装元件与所述开口对准，以及其中，将焊料区域设置在所述上部封装元件和所述下部封装元件之间；以及
将所述覆盖件和所述上部封装元件暴露在辐射中，以回流所述焊料区域。
2.根据权利要求1所述的方法，其中，将所述覆盖件和所述上部封装元件暴露在辐射中的步骤包括：在所述覆盖件和所述上部封装元件的上方辐射红外光。
3.根据权利要求2所述的方法，其中，所述红外光的波长在大约750nm和大约3000nm之间。
4.根据权利要求1所述的方法，其中，封装元件带包括所述下部封装元件，所述封装元件带进一步包括多个下部封装元件，其中，所述覆盖件进一步包括与多个所述下部封装元件对准的多个开口，以及其中，所述方法进一步包括将多个上部封装元件置于所述多个下部封装元件的上方，其中，所述上部封装元件中的每个都与所述多个开口中的一个对准。
5.根据权利要求1所述的方法，其中，所述覆盖件的顶面具有第一反射率，以及其中，所述上部封装元件的顶面具有第二反射率，所述第二反射率低于所述第一反射率。
6.根据权利要求5所述的方法，其中，所述第一反射率以大于大约10％高于所述第二反射率。
7.根据权利要求1所述的方法，其中，在暴露所述覆盖件和所述上部封装元件的步骤期间，暴露在所述辐射中的所述覆盖件的顶面层包括：从基本上由银、铝、金、铜、锡、铁、氧化铝(A12O3)及其组合所构成的组中选择的材料。
8.根据权利要求1所述的方法，其中，所述下部封装元件包括封装基板，以及其中，所述上部封装元件包括器件管芯。
9.一种方法，包括：
将覆盖件置于其中具有多个封装基板的封装基板带的上方，其中，所述覆盖件包括多个开口，每个开口都与所述多个封装基板中的一个对准；
将多个器件管芯置于所述多个开口中，其中，将所述多个器件管芯中每个都置于所述多个封装基板中的一个的上方；
通过将所述覆盖件和所述多个器件管芯暴露在红外光中，回流所述多个器件管芯和所述多个封装基板之间的焊料区域；以及
在回流步骤之后，从所述封装基板带的上方移除所述覆盖件。
10.一种方法，包括：
将上部封装元件置于下部封装元件的上方，其中，在所述上部封装元件和所述下部封装元件之间设置焊料区域；以及
将所述上部封装元件暴露在辐射中，以回流所述焊料区域，其中，在暴露步骤期间，防止所述辐射到达所述下部封装元件。
CN201210074975.XA 2011-11-16 2012-03-20 用于形成半导体封装件的方法 Active CN103111698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/298,056 2011-11-16
US13/298,056 US8440503B1 (en) 2011-11-16 2011-11-16 Methods for performing reflow in bonding processes

Publications (2)

Publication Number Publication Date
CN103111698A true CN103111698A (zh) 2013-05-22
CN103111698B CN103111698B (zh) 2016-08-03

Family

ID=48225429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210074975.XA Active CN103111698B (zh) 2011-11-16 2012-03-20 用于形成半导体封装件的方法

Country Status (2)

Country Link
US (1) US8440503B1 (zh)
CN (1) CN103111698B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429037A (zh) * 2013-12-13 2019-11-08 台湾积体电路制造股份有限公司 处理半导体器件的工具和系统以及处理半导体器件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853002B2 (en) 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
US9209149B2 (en) 2013-11-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with high assembly yield
US9927397B1 (en) 2013-11-26 2018-03-27 Stc.Unm Innovative nanopore sequencing technology including a self-assembled porous membrane
US9373603B2 (en) 2014-02-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reflow process and tool
WO2022165276A1 (en) 2021-01-29 2022-08-04 Armonica Technologies, Inc. Enhancement structures for surface-enhanced raman scattering

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548330B1 (en) * 1999-11-17 2003-04-15 Sony Corporation Semiconductor apparatus and method of fabricating semiconductor apparatus
CN1434498A (zh) * 2002-01-24 2003-08-06 恩益禧电子股份有限公司 倒装片型半导体器件及其制造方法
US20040238402A1 (en) * 2003-05-30 2004-12-02 Texas Instruments Incorporated Method and system for flip chip packaging
TW200504960A (en) * 2003-07-22 2005-02-01 Advanced Semiconductor Eng Method for fabricating flip chip ball grid array package
CN1577798A (zh) * 2003-07-10 2005-02-09 株式会社瑞萨科技 制造半导体器件的方法和使用该方法的半导体器件制造装置
CN1229857C (zh) * 2000-06-12 2005-11-30 先进微装置公司 用红外线加热的焊锡凸块和引线接合

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
JP5493853B2 (ja) * 2007-04-10 2014-05-14 住友ベークライト株式会社 エポキシ樹脂組成物、プリプレグ、積層板、多層プリント配線板、半導体装置、絶縁樹脂シート、多層プリント配線板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548330B1 (en) * 1999-11-17 2003-04-15 Sony Corporation Semiconductor apparatus and method of fabricating semiconductor apparatus
CN1229857C (zh) * 2000-06-12 2005-11-30 先进微装置公司 用红外线加热的焊锡凸块和引线接合
CN1434498A (zh) * 2002-01-24 2003-08-06 恩益禧电子股份有限公司 倒装片型半导体器件及其制造方法
US20040238402A1 (en) * 2003-05-30 2004-12-02 Texas Instruments Incorporated Method and system for flip chip packaging
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
CN1577798A (zh) * 2003-07-10 2005-02-09 株式会社瑞萨科技 制造半导体器件的方法和使用该方法的半导体器件制造装置
TW200504960A (en) * 2003-07-22 2005-02-01 Advanced Semiconductor Eng Method for fabricating flip chip ball grid array package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429037A (zh) * 2013-12-13 2019-11-08 台湾积体电路制造股份有限公司 处理半导体器件的工具和系统以及处理半导体器件的方法

Also Published As

Publication number Publication date
CN103111698B (zh) 2016-08-03
US20130122652A1 (en) 2013-05-16
US8440503B1 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
US7629188B2 (en) Flip chip type LED lighting device manufacturing method
CN103111698B (zh) 用于形成半导体封装件的方法
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
JP6629290B2 (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP2019062199A (ja) 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
TW201218468A (en) Semiconductor chip assembly with bump/base heat spreader and cavity in bump
CN111491462A (zh) 固晶结构及其制造方法
CN105938790A (zh) 制造半导体器件的方法
CN103839897B (zh) 集成电路封装及制造方法
TW201403801A (zh) 半導體裝置及其製造方法
CN106653626A (zh) 用于半导体封装件的再制工艺和工具设计
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
JP2007243106A (ja) 半導体パッケージ構造
CN105990304A (zh) 芯片封装结构及其制造方法
EP1524705A2 (en) Flip chip type led lighting device manufacturing method
WO2021082898A1 (zh) Cof封装方法
CN107978535B (zh) 半导体组件的回焊方法
JP2007294560A (ja) 半導体装置およびその製造方法
CN104465427A (zh) 封装结构及半导体工艺
CN110429037A (zh) 处理半导体器件的工具和系统以及处理半导体器件的方法
CN100353577C (zh) 具倒装发光二极管的发光装置制造方法
JP2006237057A (ja) 半導体装置の製造方法
TWI752595B (zh) 自發光畫素裝置
KR20240033314A (ko) 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant