CN110429037A - 处理半导体器件的工具和系统以及处理半导体器件的方法 - Google Patents

处理半导体器件的工具和系统以及处理半导体器件的方法 Download PDF

Info

Publication number
CN110429037A
CN110429037A CN201910645742.2A CN201910645742A CN110429037A CN 110429037 A CN110429037 A CN 110429037A CN 201910645742 A CN201910645742 A CN 201910645742A CN 110429037 A CN110429037 A CN 110429037A
Authority
CN
China
Prior art keywords
package parts
tool
reflectivity
package
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910645742.2A
Other languages
English (en)
Inventor
黄贵伟
林修任
洪艾蒂
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110429037A publication Critical patent/CN110429037A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11422—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75651—Belt conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了用于处理半导体器件的工具和系统以及处理半导体器件的方法。在一些实施例中，用于处理半导体器件的工具包括设置在第一材料上方的第二材料以及设置在第一材料和第二材料内的多个孔。第二材料包括比第一材料更高的反射率。每个孔均被用来将封装部件保持在支撑件上方。

Description

处理半导体器件的工具和系统以及处理半导体器件的方法
本申请是于2014年02月21日提交的申请号为201410059753.X的名称为“处理半导体器件的工具和系统以及处理半导体器件的方法”的中国发明专利申请的分案申请。
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及处理半导体器件的工具和系统以及处理半导体器件的方法。
背景技术
半导体器件被用于多种电子应用中，诸如个人计算机、手机、数码相机以及其他电子设备。通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层以及半导体材料层并且使用光刻图案化各种材料层从而在其上形成电路部件和元件来制造半导体器件。
通常将数十个或数百个集成电路制造在单个半导体晶圆上。通过沿着划线切割集成电路来分割各个管芯。然后例如，以多芯片模块或其他类型的封装形式来独立地封装各个管芯。
在集成电路的一些封装方法中，将器件管芯或封装件封装在封装衬底上，该封装衬底包括用于在封装衬底的相对面之间传送电信号的金属连接。可以使用倒装接合将器件管芯接合在封装衬底的一个面上，并且可以执行回流工艺来熔化互连管芯和封装衬底的焊球。
发明内容
根据本发明的一个方面，提供了一种用于处理半导体器件的工具，包括：第二材料，设置在第一材料上方；以及多个孔，设置在第一材料和第二材料内，其中，第二材料包括比第一材料更高的反射率，并且多个孔中的每个孔均被用来将封装部件保持在支撑件上方。
优选地，第二材料包括金属。
优选地，金属包括选自于基本由Au、Ag、Cu、Cr、Zn、Sn及它们的组合所构成的组的材料。
优选地，第二材料包括厚度大约为1μm或更小的薄膜材料。
优选地，薄膜材料包括选自于基本由掺TiO2环氧树脂、掺TiO2聚合物及它们的组合所构成的组的材料。
优选地，第一材料包括选自于基本由金属、金属合金、陶瓷材料以及它们的组合所构成的组的材料。
优选地，第一材料包括第一反射率，第二材料包括第二反射率，并且第二材料的第二反射率对于辐射能量包括比第一材料的第一反射率更高的反射率。
根据本发明的另一方面，提供了一种用于处理半导体器件的系统，包括：辐射能量源；支撑件；以及工具，设置在支撑件和辐射能量源之间，工具包括第一材料和设置在第一材料上方的第二材料，第一材料包括对辐射能量的第一反射率而第二材料包括对辐射能量的第二反射率，第二反射率大于第一反射率，工具包括设置在第一材料和第二材料内的多个孔，并且多个孔中的每个孔均被用来将封装部件保持在支撑件上方。
优选地，工具包括夹具。
优选地，封装部件包括第一封装部件，并且支撑件包括用来支撑第二封装部件的板或船形物。
优选地，支撑件被用来支撑多个第二封装部件，多个孔被用来在共晶材料接合工艺过程中将第一封装部件支撑在多个第二封装部件的每个的上方。
优选地，共晶材料接合工艺包括大约240摄氏度至大约260摄氏度的温度。
优选地，第二材料被用来反射由辐射能量源发射出的预定波长范围内的辐射能量。
优选地，预定波长范围包括大约800nm至大约100000μm。
优选地，第二材料被用来反射大于预定波长范围内的辐射能量的约70％。
根据本发明的又一方面，提供了一种处理半导体器件的方法，包括：提供工具，工具包括第一材料和设置在第一材料上方的第二材料，第二材料对辐射能量具有高于第一材料的反射率，工具包括设置在第一材料和第二材料内的孔；提供第一封装部件；将工具的多个孔中的一个孔设置在第一封装部件上方；将第二封装部件设置在第一封装部件上方的工具的多个孔中的一个孔内；以及将工具和第二封装部件暴露于辐射能量，以对设置在第一封装部件和第二封装部件之间的共晶材料进行回流。
优选地，将工具和第二封装部件暴露于辐射能量包括将第二封装部件接合至第一封装部件。
优选地，提供第一封装部件包括提供多个第一封装部件的带，方法进一步包括将第二封装部件设置在多个第一封装部件之一上方的工具的多个孔的每个孔内，并且将工具和第二封装部件暴露于辐射能量包括对设置在多个第二封装部件的每个上的共晶材料进行回流。
优选地，该方法进一步包括：去除工具，并且在设置在多个第二封装部件中的相邻第二封装部件之间的划线上切割多个第一封装部件的带，以形成多个封装半导体器件。
优选地，多个封装半导体器件包括选自于基本由封装半导体管芯、堆叠管芯、芯片上系统(SOC)、晶圆级封装(WLP)器件以及它们的组合所构成的组的类型。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是根据一些实施例处理半导体器件的工具的俯视图；
图2是根据一些实施例的图1所示的工具的一部分的截面图；
图3至图8示出了根据一些实施例在各个阶段处理半导体器件的方法的截面图；以及
图9是根据一些实施例的处理半导体器件的方法的流程图。
具体实施方式
以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括附加部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。
此外，为了容易描述，本文中使用诸如“在…之下”、“在…下面”、“下部的”、“在…之上”、以及“上部的”等的空间相对位置关系术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。应当理解，除附图所示的方位之外，空间相对位置关系术语意欲包括使用或操作中的装置的各种不同的方位。装置可以以其它方式进行定位(旋转90度或在其他方位)，并且因此，对本文中所使用的空间相对位置关系描述符进行相应地解释。
本发明的一些实施例涉及用于处理半导体器件的工具、实施这些工具的系统、以及使用这些工具和系统处理半导体器件的方法。在一些实施例中，这些工具包括半导体器件的焊料回流工艺过程中所使用的新颖夹具，在此将进一步对其进行描述。
首先参考图1，示出了根据本发明一些实施例的处理半导体器件的工具100的俯视图。工具100包括夹具或盖，例如在一些实施例中在焊料回流或接合工艺期间用于在焊料回流或接合工艺中将封装部件保持在期望位置。图2是根据一些实施例的在图1的2-2’处截取的工具100的一部分的截面图。
工具100包括第一材料102和设置在第一材料102上方的第二材料104。根据一些实施例，第一材料102包括：金属或金属合金，诸如铜、铝、钢等；一种或多种陶瓷材料；或它们的组合或多层。例如，在一些实施例中，第一材料102包括大约1mm至大约3mm的厚度。可选地，第一材料102可以包括其他材料和尺寸。
在一些实施例中，第二材料104包括金属。例如，金属可以包括Au、Ag、Cu、Cr、Zn、Sn或它们的组合或多层。例如，金属可以包括大约100埃至大约1μm的厚度。
在其他实施例中，第二材料104包括薄膜材料。在一些实施例中，薄膜材料的厚度为大约1μm或更小。在一些实施例中，薄膜材料包括诸如掺TiO2的环氧树脂、掺TiO2的聚合物的材料、其他材料或者它们的组合或多层。
可选地，第二材料104的金属和/或薄膜材料可以包括其他材料和尺寸。
在一些实施例中，作为另一个实例，第二材料104包括一种或多种金属以及一种或多种薄膜材料。例如，可以将一种或多种金属和/或一种或多种薄膜材料的组合或多层用于第二材料104。
可以使用涂覆工艺或沉积工艺在第一材料102上方形成第二材料104。可选地，可以使用其他方法来形成第二材料104。
在一些实施例中，第二材料104形成在工具100的整个第一材料102上方。在其他实施例中，第二材料104形成在工具100的选择区域中。
在一些实施例中，工具100的第二材料104的反射率大于第一材料102的反射率。例如，在一些实施例中，第一材料102包括第一反射率而第二材料104包括第二反射率，其中，第二材料104对红外线(IR)能量和/或辐射能量的反射率高于第一材料102的第一反射率。在其他实施例中，作为另一个实例，第一材料102包括对IR能量和/或辐射能量的第一反射率，而第二材料104包括对IR能量和/或辐射能量的第二反射率，第二反射率大于第一反射率。
在一些实施例中，第二材料104被用来反射从辐射能量源(图1和2中未示出，参见图7所示的辐射能量源)所放射出的预定波长范围内的IR能量或辐射能量。在一些实施例中，预定的波长范围包括大约800nm至大约100000μm。在一些实施例中，第二材料104被用来反射预定波长范围的大约70％以上。可选地，第二材料104可以被用来反射其他波长和预定波长范围的其他百分比的IR能量和/或辐射能量。
工具100包括设置在第一材料102和第二材料104内的多个孔106。多个孔106中的每个孔均被用来在支撑件(图1和图2中未示出；参见图6所示的第二封装部件120和支撑件108)上方保持封装部件。例如，根据一些实施例，在俯视图中，孔106可以包括的尺寸基本上等于或略大于第二封装部件102的大小。根据一些实施例，例如在本文中将进一步描述的共晶材料接合工艺或焊料接合工艺过程中，多个孔106被用来在封装部件(在图1和图2中也没有示出；参见图6所示的第一封装部件)上支撑多个第二封装部件120。
包括高反射率材料的第二材料104在第二封装部件120的共晶材料接合工艺过程中反射IR能量或辐射能量，这在本文中将进一步描述的很多方面都是有益的，诸如提供减小的热膨胀、减小的翘曲、以及由于更高的结点成品率(joint yields)而增加总体的产品成品率。
图3至图8示出了根据一些实施例的在各个阶段中处理半导体器件的方法的截面图。在图3中，提供了支撑件108。例如，支撑件108包括在一些实施例中被描述为用于工具100的第一材料102类似的材料。例如，支撑件108包括Fe合金、Al合金或它们的组合或多层的大约5mm至大约10mm的厚度。例如，支撑件108以及还有工具100可以包括在俯视图中大约为300mm×700mm的长度和宽度。可选地，支撑件108(以及还有工具100)可以包括其他材料和尺寸。在一些实施例中，支撑件108包括用于支撑第一封装部件110(参见图4)的板或船形物。
在图4中，提供了封装部件110。封装部件110设置在支撑件108上。在一些实施例中，封装部件110包括封装器件。本文中，封装部件110还被称为第一封装部件110、多个第一封装部件110或多个第一封装部件110的带。在一些实施例中，第一封装部件110包括具有中介衬底的封装器件，该中介衬底具有通孔、其他电路和/或设置在其上或形成在其中的一个或多个再分布层(RDL)(未示出)。在其他实施例中，第一封装部件110包括封装器件，该封装器件包括有机材料。第一封装部件110可以包括层压衬底，该层压衬底包括层压在一起的多层介电膜。在又一实施例中，第一封装部件110包括多个集成电路管芯。可选地，第一封装部件110可以包括其他材料和其他类型的器件。
在一些实施例中，第一封装部件110包括多个第一封装部件110的带。例如，在俯视图中，多个第一封装部件110的带基本上可以包括与图1所示工具100相同的形状和/或尺寸。例如，带包括与工具的每个孔106接近的一个第一封装部件110。第一封装部件110可以均匀地分布在整个带上，并且可以具有阵列图案。在其他实施例中，如图1所示工具100的孔106，第一封装部件110可以按照多个组进行分布，组之间的组间间隔大于同一组中的第一封装部件之间的组内间隔。在一些实施例中，在焊料回流工艺之后，稍后沿着第一封装部件110的带的划线114来分割各个第一封装部件110。
第一封装部件110的带包括多个区域，在这些区域中第二封装部件120接合至第一封装部件110，本文中也将进一步对其进行描述。例如，第一封装部件110包括形成在其上的多个接触焊盘112。图4至图8中仅示出了均包括五个接触焊盘112的三个区域；可选地，在一些实施例中，可以在第二封装部件120接合至第一封装部件110的每个区域中设置数十个、数百个或更多接触焊盘112。接触焊盘112包括电连接件，并且例如可以包括前焊料(pre-solder)区域、金属焊盘、非可回流的金属凸块或金属部件。在一些实施例中，通过诸如设置在第一封装部件110内的金属线和通孔(未示出)的电气部件，接触焊盘112可以与第一封装部件110的相对面上的接合焊盘相连接(也未示出)。
如图5所示，本文中参考图1和图2所描述的工具100设置在第一封装部件110上方。工具100的孔106设置在第一封装部件的带的第一封装部件110上方，使得暴露出第一封装部件110。工具100的其他部件，即，包括第一材料102和第二材料104的固体部分在孔106之间设置在第一封装部件110的带的划线区域114上方及其附近。
在一些实施例中，如图5所示，工具100可以设置为与第一封装部件110直接相邻和邻接。例如，在一些实施例中，工具100可以夹至支撑件108或其他物体。在其他实施例中，工具100可设置在第一封装部件110附近，但并不与第一封装部件110相邻接(未示出)。工具100的孔106暴露出第一封装部件110的接触焊盘112。第一封装件110的接触焊盘112通过工具100的孔106暴露出来，从而允许接合工艺作用于接触焊盘112。
在一些实施例中，如图6所示，封装部件120被置于设置在第一封装部件110上方的工具100的多个孔106的至少一个孔之内。本文中，封装部件120还称为第二封装部件120。在一些实施例中，如图6所示，多个第二封装部件120被设置在工具100的多个孔106之内，其中，多个第二封装部件120之一被设置在工具100的多个孔106的每个孔之内。例如，第二封装部件120以一一对应的方式设置在第一封装部件110的上方。在其他实施例中，第二封装部件120仅被设置在工具100的多个孔106中的一些孔之内(未示出)。在又一些实施例中，两个或多个第二封装部件120可被设置在工具100的每个孔106之内(未示出)。
工具100的部分围绕着第二封装部件120。在一些实施例中，工具100的部分牢固地围绕着第二封装部件120，以在处理半导体器件(诸如执行焊料回流或接合工艺)时将第二封装部件120保持在合适位置。
在一些实施例中，第二封装部件120包括半导体管芯或半导体器件。例如，在一些实施例中，半导体管芯可以包括互补金属氧化物(CMOS)器件。可选地，半导体管芯可以包括其他类型的集成电路。在其他实施例中，第二封装部件120可以包括封装衬底。可选地，第二封装部件120可以包括其他类型的器件。在一些实施例中，例如，第二封装部件120倒装地接合至第一封装部件110。
例如，在一些权利要求中，第一封装部件110本文中也被称为第二封装部件。类似地，例如，在一些权利要求中，第二封装部件120本文中也被称为第一封装部件。根据它们被引入到一些权利要求中的顺序，封装部件110和120被称为“第一”或“第二”。
第二封装部件120每个均包括工件121。例如，工件121可以包括半导体衬底，其包括硅或其他半导体材料并且可以被绝缘层覆盖。工件121可以包括其他有源部件或电路(未示出)。例如，工件121可以包括位于单晶体硅上方的氧化硅。工件121可以包括其他导电层或其他半导体元件，例如，晶体管、二极管等。可以使用化合物半导体(例如，GaAs、InP、Si/Ge或SiC)来代替硅。例如，工件121可以包括绝缘体上硅(SOI)或绝缘体上锗(GOI)衬底。
第二封装部件120包括设置在工件121的一面上的多个接触焊盘122。在一些实施例中，多个接触焊盘122包括与第一封装部件110的接触焊盘112类似或基本上相同的占位面积(footprint)。根据一些实施例，第二封装部件120的接触焊盘122将与第一封装部件110的接触焊盘112相接合，从而在第二封装部件120和第一封装部件110之间形成电连接和机械连接，本文中将进一步对其进行描述。
共晶材料124设置在第一封装部件110的接触焊盘112和第二封装部件120的接触焊盘122之间。共晶材料124包括设置在第一封装部件110和第二封装部件120之间的焊料区域。例如，在图6中，第二封装部件120包括设置在或形成在接触焊盘122上方的共晶材料124。可选地，共晶材料124可以设置在第一封装部件的接触焊盘112上，或共晶材料124可以设置在接触焊盘112和接触焊盘122这两者上(未示出)。
共晶材料124包括在预定的升温或温度范围下进行回流的材料。在升高共晶材料的温度之后，当温度降低时，共晶材料124重新凝固，并且包括共晶材料124的结点形成在第二封装部件120的接触焊盘122和第一封装部件110的接触焊盘112之间。例如，共晶材料124可以包括导电凸块。例如，在一些实施例中，共晶材料124包括焊料并且可以包括焊料凸块或焊球。
本文使用的术语“焊料”包括铅基焊料和无铅焊料，诸如，铅基焊料的Pb-Sn组合物；包括InSb的无铅焊料；锡、银和铜(“SAC”)组合物；以及具有普通的熔点且在电气应用中形成导电焊料连接的其他共晶材料。对于无铅焊料而言，可以使用不同组分的SAC焊料，诸如SAC 105(Sn 98.5％、Ag 1.0％、Cu 0.5％)、SAC 305和SAC 405。诸如焊球的无铅共晶材料124也可以由SnCu化合物形成，但不使用银(Ag)。可选地，无铅焊料连接件可以包括锡和银，Sn-Ag，但不使用铜。在一些实施例中，共晶材料124可以是形成为栅格的导电凸块阵列中的一个，通常被称为球栅阵列(BGA)。可选地，共晶材料124可以被布置成其他形状和配置。例如，共晶材料124可以包括球形的导电连接件且还可以包括非球形的导电连接件。可以使用焊料落球工艺、焊浴工艺、浸焊工艺或其他方法在第二封装部件120上形成共晶材料124。
工具100在孔106内的预定位置中建立和保持第二封装部件120的期望位置，使得第二封装部件120的接触焊盘122上的共晶材料124与第一封装部件110上的接触焊盘112对齐且保持对齐。在一些实施例中，可以使用对准工艺和/或再对准工艺，以使用对准装置和/或第一封装部件110、工具100和/或第二封装部件120上的对准标记(未示出)来实现第二封装部件120与第一封装部件110的正确对准。
然后，在第二封装部件120上执行工艺。在一些实施例中，执行的工艺是共晶材料124回流工艺或焊料回流工艺。回流工艺促使共晶材料124回流，从而将第二封装部件120接合至相应的下方的第一封装部件110。在一些实施例中，使用包括至少一个IR能量源或辐射能量源(诸如IR辐射源)的对流型回流设备来执行回流工艺。回流工艺包括将共晶材料124加热至高于共晶材料124的熔化温度的温度，由此导致共晶材料124熔化。
例如，在一些实施例中，如图7所示，使用辐射能量源130来使共晶材料124回流。激活辐射能量源130来发射辐射能量132和132’。在一些实施例中，例如，辐射能量源130包括被用来发射IR能量的IR能量源。辐射能量132指的是到达封装部件120的能量，而辐射能量132’指的是通过高反射性的第二材料104从工具100的部分上部分或基本上全部反射的辐射能量。在一些实施例中，源于辐射能量源130的辐射能量132发射包括将封装部件120的温度提高至大约240摄氏度至大约260摄氏度的温度。可选地，可以使用其他温度。
第二封装部件120吸收辐射能量132，使得下面的共晶材料124达到熔化或回流温度，但通过工具100的第二材料104的高反射性材料来反射辐射能量132’的部分。工具100的第二材料104防止第一封装部件110的不期望的部分达到不期望的高温，从而在辐射能量共晶材料124回流工艺过程中减小第二封装部件120和第一封装部件110之间的热膨胀，并且有益地，在辐射能量共晶材料124回流工艺过程中还减少了接触焊盘122和112之间的接合(例如，在一些实施例中包括倒装接合)处的翘曲失配。
以预定时间周期持续进行辐射能量曝光工艺，这适于形成包括共晶材料124的良好的焊料结点。例如，在一些实施例中，可以大约0.8微分钟至大约100微分钟的周期激活或实施辐射能量源130。可选地，可以使用辐射能量曝光工艺的其他持续时间段。在回流工艺结束时，共晶材料124被冷却并且至少基本上或完全凝固。第二封装部件120由此接合至下方的第一封装部件110。
将工具100和第二封装部件120暴露于辐射能量132/132’导致第二封装部件120接合至第一封装部件110。将工具100和第二封装部件120暴露于辐射能量132包括对设置在多个第二封装部件120中的每个第二封装部件上(例如设置在接触焊盘122上方)的共晶材料124进行回流。
在一些实施例中，支撑件108、工具100和辐射能量源130组成系统140。系统140可以包括容纳在室中的封闭系统，或系统140可以是未封闭的。在一些实施例中，例如，系统140可以包括其他功能元件，诸如温度监控器和/或控制器、以及其他元件。焊料回流系统140可以是静态系统，其中支撑件108在回流工艺过程中保持静止。可选地，系统140可以包括传送带(未示出)，并且支撑件108可以设置在传送带上。利用传送带移动具有设置在其上的第一封装部件110、第二封装部件120以及工具100的支撑件108，并且系统140可以包括使工具100和第二封装部件120暴露于辐射能量的一个或多个辐射能量源130。可选地，系统140可以包括其他配置。
在共晶材料124使用由辐射能量源130所发射出的辐射能量132/132’进行回流工艺之后，工具100被去除，并且沿着多个第二封装部件120中相邻的第二封装部件之间的划线114来分割第一封装部件110的带。如图8所示，分割第一封装部件110的带包括形成多个封装的半导体器件150。根据一些实施例，封装的半导体器件150可以包括封装的半导体管芯、堆叠管芯、芯片上系统(SOC)、晶圆级封装(WLP)器件、其他类型的器件和/或它们的组合。
例如，在第一封装部件110包括封装衬底而第二封装部件120包括半导体管芯的实施例，或第一封装部件110包括半导体管芯而第二封装部件120包括封装系统的实施例中，封装的半导体管芯150包括封装的半导体管芯。例如，在一些实施例中，封装的半导体管芯可以包括晶圆级封装(WLP)器件。
在第一封装部件110包括半导体管芯而第二封装部件120包括半导体管芯的实施例中，形成包括堆叠管芯的封装半导体器件150。在第一封装部件110包括特定类型的半导体管芯(也未示出)的实施例中，形成了包括SOC的封装的半导体器件150，该特定类型的半导体管芯被用来与第二封装部件120共同作用，该第二封装部件也包括作为系统的半导体管芯。
图9是根据一些实施例的处理半导体器件的方法的流程图160。在步骤162中，提供了包括第一材料102和设置在第一材料102上方的第二材料104的工具100(也参见图1和图2)。第二材料104对辐射能量具有比第一材料102更高的反射率。工具100包括设置在第一材料102和第二材料104内的孔106。在步骤164中，提供了第一封装部件110(参见图4)。在步骤166中，工具100的一个孔被设置在第一封装部件110上方(参见图5)。在步骤168中，第二封装部件120设置在第一封装部件110上方的工具100的一个孔内(参见图6)。在步骤170中，工具100和封装部件120暴露于辐射能量132/132’，以使设置在第一封装部件110和封装部件120之间的共晶材料124进行回流(参见图7)。
本发明的一些实施例包括工具100，该工具包括高IR反射的第二材料104，并且还包括系统140，该系统包括具有形成在其上的第二材料104的工具100。还公开了使用新颖工具100处理半导体器件的方法。本发明的一些实施例还包括已经使用本文中所描述的新颖的工具100和系统140处理过的封装的半导体器件150。
本发明的一些实施例的优势和益处包括提供新颖的工具100，其中包括高反射率材料的第二材料104在共晶材料124回流工艺过程中反射辐射能量132’。远离工具100的预定区域反射辐射能量132’减小了热膨胀并且通过避免加热第一封装部件110的不期望的部分(例如，通过工具100的热传递)来减小翘曲，例如，第一封装部件具有与第二封装部件不同的热膨胀系数(CTE)。在工具100上实施第二材料104减小了源于第一封装部件110和第二封装部件120之间的CTE失配的应变和应力。
工具100上的第二材料104对辐射能量132’的反射有益地导致焊料回流和/或焊料接合工艺过程中第一封装部件110上出现选择性加热效应，从而减小了第一封装部件110和第二封装部件120之间的CTE失配。例如，降低CTE失配减小了不期望的膨胀(例如，第一封装部件110材料的膨胀)并且改善了在一些应用中的细间距加工能力。
由于通过在工具100中实施高反射性的第二材料104实现较高的结点成品率而提高了总体产品成品率，改善了共晶材料124结点，即，焊料结点的质量。在一些实施例中，通过在工具100中实施第二材料104来减少或消除共晶材料124的虚焊。因此，根据一些实施例，通过在工具100上实施第二材料104来实现提高的高结点成品率。例如，根据一些实施例可以实现大约99％或更大的结点成品率。另外，在半导体器件处理系统和工艺流程中容易实施本文中所描述的新颖的工具100和工艺流程。
根据本发明的一些实施例，用于处理半导体器件的工具包括设置在第一材料上方的第二材料、以及设置在第一材料和第二材料内的孔。第二材料包括比第一材料更高的反射率。每个孔均被用来将封装部件保持在支撑件上方。
根据其他实施例，用于处理半导体器件的系统包括辐射能量源、支撑件、以及可设置在支撑件和辐射能量源之间的工具。工具包括第一材料和第二材料，第一材料包括针对辐射能量的第一反射率，而设置在第一材料上方的第二材料包括针对辐射能量的第二反射率。第二反射率大于第一反射率。工具包括设置在第一材料和第二材料之间的孔。每个孔均被用来将封装部件保持在支撑件上方。
根据其他实施例，处理半导体器件的方法包括提供工具，工具包括第一材料和设置在第一材料上方的第二材料，第二材料对辐射能量具有高于第一材料的反射率。工具包括设置在第一材料和第二材料内的孔。该方法包括提供第一封装部件，将工具的多个孔之一设置在第一封装部件上方，以及将第二封装部件设置在第一封装部件上方的工具的多个孔之一内。工具和第二封装部件暴露于辐射能量，以对设置在第一封装部件和第二封装部件之间的共晶材料进行回流。
以上概述了多个实施例的特征，使得本领域技术人员能够更好地理解本发明的多个方面。本领域的技术人员应该理解，他们可以将本发明作为基础设计或更改用于实现与本文中所提供的实施例相同的目的和/或实现相同的优点的其他工艺和结构。本领域的技术人员应该还能够意识到这种等效结构并不背离本发明的理念和范围，并且他们可以在不背离本发明的理念和范围的情况下，进行各种改变、替换和变更。

Claims (20)

1.一种用于处理半导体器件的工具，包括：
第二材料，设置在第一材料上方；以及
多个孔，设置在所述第一材料和所述第二材料内，其中，所述第二材料包括比所述第一材料更高的反射率，并且所述多个孔中的每个孔均被用来将封装部件保持在支撑件上方；
其中，所述第一材料的顶面高于所述封装部件的底部并低于于所述封装部件的顶面，并且所述第二材料的顶面高于所述封装部件的顶面。
2.根据权利要求1所述的工具，其中，所述第二材料包括金属。
3.根据权利要求2所述的工具，其中，所述金属包括选自于基本由Au、Ag、Cu、Cr、Zn、Sn及它们的组合所构成的组的材料。
4.根据权利要求1所述的工具，其中，所述第二材料包括厚度大约为1μm或更小的薄膜材料。
5.根据权利要求4所述的工具，其中，所述薄膜材料包括选自于基本由掺TiO2环氧树脂、掺TiO2聚合物及它们的组合所构成的组的材料。
6.根据权利要求1所述的工具，其中，所述第一材料包括选自于基本由金属、金属合金、陶瓷材料以及它们的组合所构成的组的材料。
7.根据权利要求1所述的工具，其中，所述第一材料包括第一反射率，所述第二材料包括第二反射率，并且所述第二材料的所述第二反射率对于辐射能量包括比所述第一材料的所述第一反射率更高的反射率。
8.一种用于处理半导体器件的系统，包括：
辐射能量源；
支撑件；以及
工具，设置在所述支撑件和所述辐射能量源之间，所述工具包括第一材料和设置在所述第一材料上方的第二材料，所述第一材料包括对辐射能量的第一反射率而所述第二材料包括对辐射能量的第二反射率，所述第二反射率大于所述第一反射率，所述工具包括设置在所述第一材料和所述第二材料内的多个孔，并且所述多个孔中的每个孔均被用来将封装部件保持在所述支撑件上方；
其中，所述第一材料的顶面高于所述封装部件的底部并低于于所述封装部件的顶面，并且所述第二材料的顶面高于所述封装部件的顶面。
9.根据权利要求8所述的系统，其中，所述工具包括夹具。
10.根据权利要求8所述的系统，其中，所述封装部件包括第一封装部件，并且所述支撑件包括用来支撑第二封装部件的板或船形物。
11.根据权利要求10所述的系统，其中，所述支撑件被用来支撑多个第二封装部件，所述多个孔被用来在共晶材料接合工艺过程中将第一封装部件支撑在所述多个第二封装部件的每个的上方。
12.根据权利要求11所述的系统，其中，所述共晶材料接合工艺包括大约240摄氏度至大约260摄氏度的温度。
13.根据权利要求8所述的系统，其中，所述第二材料被用来反射由所述辐射能量源发射出的预定波长范围内的辐射能量。
14.根据权利要求13所述的系统，其中，所述预定波长范围包括大约800nm至大约100000μm。
15.根据权利要求13所述的系统，其中，所述第二材料被用来反射大于所述预定波长范围内的所述辐射能量的约70％。
16.一种处理半导体器件的方法，所述方法包括：
提供工具，所述工具包括第一材料和设置在所述第一材料上方的第二材料，所述第二材料对辐射能量具有高于所述第一材料的反射率，所述工具包括设置在所述第一材料和所述第二材料内的孔；
提供第一封装部件；
将所述工具的所述多个孔中的一个孔设置在所述第一封装部件上方；
将第二封装部件设置在所述第一封装部件上方的所述工具的所述多个孔中的所述一个孔内；以及
将所述工具和所述第二封装部件暴露于辐射能量，以对设置在所述第一封装部件和所述第二封装部件之间的共晶材料进行回流；
其中，所述第一材料的顶面高于所述第二封装部件的底部并低于于所述第二封装部件的顶面，并且所述第二材料的顶面高于所述第二封装部件的顶面。
17.根据权利要求16所述的方法，其中，将所述工具和所述第二封装部件暴露于所述辐射能量包括将所述第二封装部件接合至所述第一封装部件。
18.根据权利要求16所述的方法，其中，提供所述第一封装部件包括提供多个第一封装部件的带，所述方法进一步包括将第二封装部件设置在所述多个第一封装部件之一上方的所述工具的所述多个孔的每个孔内，并且将所述工具和所述第二封装部件暴露于辐射能量包括对设置在多个第二封装部件的每个上的共晶材料进行回流。
19.根据权利要求18所述的方法，进一步包括：去除所述工具，并且在设置在所述多个第二封装部件中的相邻第二封装部件之间的划线上切割所述多个第一封装部件的带，以形成多个封装半导体器件。
20.根据权利要求19所述的方法，其中，所述多个封装半导体器件包括选自于基本由封装半导体管芯、堆叠管芯、芯片上系统(SOC)、晶圆级封装(WLP)器件以及它们的组合所构成的组的类型。
CN201910645742.2A 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法 Pending CN110429037A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/106,507 2013-12-13
US14/106,507 US10109612B2 (en) 2013-12-13 2013-12-13 Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
CN201410059753.XA CN104716073A (zh) 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410059753.XA Division CN104716073A (zh) 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法

Publications (1)

Publication Number Publication Date
CN110429037A true CN110429037A (zh) 2019-11-08

Family

ID=53369445

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410059753.XA Pending CN104716073A (zh) 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法
CN201910645742.2A Pending CN110429037A (zh) 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410059753.XA Pending CN104716073A (zh) 2013-12-13 2014-02-21 处理半导体器件的工具和系统以及处理半导体器件的方法

Country Status (2)

Country Link
US (4) US10109612B2 (zh)
CN (2) CN104716073A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109612B2 (en) 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102402434B1 (ko) * 2019-09-09 2022-05-26 주식회사 야스 패턴 또는 구조를 가진 점착제를 이용한 점착 척

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021931A (ja) * 1998-07-06 2000-01-21 Sumitomo Metal Electronics Devices Inc 半導体パッケージの製造方法
CN103111698A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 在接合工艺中实施回流的方法
US20130143361A1 (en) * 2011-10-11 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Process Tools and Systems, and Packaging Methods for Semiconductor Devices
CN103325690A (zh) * 2012-03-19 2013-09-25 英飞凌科技股份有限公司 半导体封装及其形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US6040892A (en) * 1997-08-19 2000-03-21 Micron Technology, Inc. Multiple image reticle for forming layers
AU2001236597A1 (en) * 2000-01-31 2001-08-07 Board Of Regents, The University Of Texas System System and method for the analysis of bodily fluids
TW526380B (en) * 2000-02-04 2003-04-01 Matsushita Electric Ind Co Ltd Liquid crystal display device and producing method
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6905621B2 (en) * 2002-10-10 2005-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing the etch transfer of sidelobes in contact hole patterns
US7023955B2 (en) * 2003-08-12 2006-04-04 X-Ray Optical System, Inc. X-ray fluorescence system with apertured mask for analyzing patterned surfaces
US6986974B2 (en) * 2003-10-16 2006-01-17 Freescale Semiconductor, Inc. Attenuated phase shift mask for extreme ultraviolet lithography and method therefore
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
TW200737479A (en) 2005-11-03 2007-10-01 Koninkl Philips Electronics Nv Surface treatments for contact pads used in semiconductor chip packages and methods of providing such surface treatments
US7282391B1 (en) * 2006-03-21 2007-10-16 International Business Machines Corporation Method for precision assembly of integrated circuit chip packages
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
DE102008014121A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
KR101361130B1 (ko) * 2007-12-26 2014-02-12 삼성전자주식회사 반사형 포토마스크 및 상기 반사형 포토마스크의 층 두께최적화 방법
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
US8080436B2 (en) * 2009-07-30 2011-12-20 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
CN101805191B (zh) * 2010-02-24 2012-10-03 李永军 一种可加快热交换的光谱功能陶瓷粉体及其制备方法
US8646960B2 (en) * 2010-08-03 2014-02-11 3M Innovative Properties Company Scanning backlight with slatless light guide
US8691629B2 (en) * 2011-05-27 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging jig and process for semiconductor packaging
US9538582B2 (en) * 2012-07-26 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in the packaging of integrated circuits
US9030010B2 (en) * 2012-09-20 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods
US9773719B2 (en) * 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
DE102014019343A1 (de) * 2014-01-14 2015-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Systeme zur verarbeitung von halbleiterbauelementen und verfahren zur verarbeitung von halbleiterbauelementen
US9443835B2 (en) * 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021931A (ja) * 1998-07-06 2000-01-21 Sumitomo Metal Electronics Devices Inc 半導体パッケージの製造方法
US20130143361A1 (en) * 2011-10-11 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Process Tools and Systems, and Packaging Methods for Semiconductor Devices
CN103111698A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 在接合工艺中实施回流的方法
CN103325690A (zh) * 2012-03-19 2013-09-25 英飞凌科技股份有限公司 半导体封装及其形成方法

Also Published As

Publication number Publication date
CN104716073A (zh) 2015-06-17
US12142594B2 (en) 2024-11-12
US20240395767A1 (en) 2024-11-28
US11355471B2 (en) 2022-06-07
US20180358325A1 (en) 2018-12-13
US10109612B2 (en) 2018-10-23
US20220302079A1 (en) 2022-09-22
US20150171051A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
TWI651813B (zh) 半導體裝置結構與其形成方法
US11289399B2 (en) Package structure and manufacturing method thereof
US9455240B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20130292831A1 (en) Methods and Apparatus for Package on Package Devices
US9818678B2 (en) Semiconductor device
TW201214590A (en) Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
KR101685769B1 (ko) 반도체 패키징 및 이의 제조 방법
US12142594B2 (en) Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
US10475741B2 (en) Chip
US9142493B2 (en) Semiconductor device
TW201519392A (zh) 半導體裝置及其製造方法
TW201820574A (zh) 預先凸起的重分佈層結構及半導體封裝
TW201403801A (zh) 半導體裝置及其製造方法
US8440503B1 (en) Methods for performing reflow in bonding processes
CN103065984B (zh) 用于半导体器件的封装方法
US20180063960A1 (en) Semiconductor device, electronic device, method of manufacturing semiconductor device, and method of manufacturing electronic device
US12040282B2 (en) Electronic device including interposers bonded to each other
CN115084042A (zh) 半导体装置封装及其形成方法
CN201601129U (zh) 用于倒装芯片和贴装无源元件的带金属球焊盘的载板芯片
CN101800181A (zh) 覆晶封装结构的制造方法
CN201601124U (zh) 用于倒装芯片和贴装无源元件的带金属凸块焊盘的载板芯片
CN201601123U (zh) 带金属凸块焊盘的载板芯片
CN201601128U (zh) 在载板芯片上倒装芯片的系统及封装结构
CN201681928U (zh) 带金属球焊盘的载板芯片
CN115172180A (zh) 水平辐射方向的天线封装结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191108

RJ01 Rejection of invention patent application after publication