CN103095299A - 权重的估计方法、装置及应用其的模拟数字转换器 - Google Patents

Abstract

在此提供一种权重的估计方法、装置及模拟数字转换器。本公开通过在SAR ADC中，加入附带有参考权重的参考元素、附属数字模拟转换器以及搜寻电路，可求得以前述参考权重所表示的DAC中各组成元素的等效权重值。随后SAR ADC即可利用校正后的各等效权重值，以及对每一笔输入信号的逐次逼近结果，经计算得到数字输出值。因此，本公开免除SAR ADC中，DAC的组成元素对于相对匹配度的要求。

Description

权重的估计方法、装置及应用其的模拟数字转换器

技术领域

本公开涉及一种数字模拟转换器(Digital-to-Analog Converter，简称DAC)，且特别涉及一种数字模拟转换器的元素的权重的估计方法、装置及应用其的逐次逼近寄存器模拟数字转换器(Successive-Approximated RegisterAnalog-to-Digital Converter，简称SAR ADC)。

背景技术

近年来在集成电路设计上的趋势，对于更低功耗、更高表现、以及更少的成本有愈来愈严苛的要求，而在模拟前端电路的设计当中，一个有效率的模拟数字转换器(Analog-to-Digital Converter，简称ADC)能使系统整体表现大大地提升，ADC负责将接收的模拟信号转换为数字信号，并提供给后端的数字信号处理单元来运作，因此其动态范围、解析度、精确度、线性度、采样速度、功耗、输入级特性等等，都成为影响系统整体表现的重要环节，也成为评估转换器本身表现的重要参数。

就解析度以及采样速度的分类上来看，8～14bits及1到数百MSPS的ADC的应用层级相当广泛，包括通信系统的基频或中频前端、生医图像处理如超音波图像系统的前端、以及雷达阵列系统的前端等都在其应用范围之中。ADC的架构种类繁多，而制作符合前述规格的ADC时，可选择的架构也有相当的多样性。目前在商业应用上的主流为导管线模拟数字转换器(pipelineAnalog-to-Digital Converter，简称pipeline ADC)，然而近年来在国际先进期刊论文的发表上，可发现逐次逼近寄存器模拟数字转换器(Successive-Approximated Register Analog-to-Digital Converter，简称SAR ADC)逐渐成为热门的研发方向，原因在于SAR ADC的架构在操作上几乎不需要直流的电流偏压，且SAR ADC需要较多的数字电路来控制以及处理信号，而当工艺进入深次微米(deep sub-micron)时，其数字电路部分所需的芯片面积及功耗便能有效的降低，也因此很适合做为大型SoC(System-on-Chip)的IP(intellectual property)。许多文献显示，在同样的规格需求下，SAR ADC相较于pipeline ADC有较低功耗以及较小芯片面积的优势，也因此，对于SARADC架构的技术开发，也俨然成了一门显学。

然而，在SAR ADC架构中有一个重要的功能方块：数字模拟转换器(Digital-to-Analog Converter，简称DAC)，其直接影响了SAR ADC的表现。DAC中的各个组成元素，例如电容，由于其在相对匹配(matching)度上的需求，使得DAC在芯片面积以及功耗上，占了SAR ADC整体很大的比重，而如果DAC需要更大的面积，也代表DAC的驱动电路需要更大的驱动力，又进一步增加了面积与功耗。由于数字电路的成本相当的低廉，因此若是可以通过数字电路的处理技巧，减少或甚至免除DAC对于组成元素在相对匹配度上的需求，将有效地降低ADC整体的芯片面积与功耗。

图1为一种SAR ADC的方块图，图2A为一种SAR ADC中的DAC与比较器在采样相位时的简化电路图，图2B为图2A的戴维宁等效(ThenevinEquivelent)电路图，图2C为一种SAR ADC中的DAC与比较器在转换相位时的简化电路图，图2D为图2C的戴维宁等效电路图，请同时参考图1、图2A、图2B、图2C及图2D。此SAR ADC 10包括：DAC 12、采样保持电路14、比较器16、以及逐次逼近寄存器逻辑电路(简称SAR逻辑电路)18。图2A、图2B、图2C及图2D中的DAC皆由N个电容C₀、C₁、...、及C_N-1所组成，这些电容以2的幂次方(radix-2)做电容取值，所以：

C_n＝2ⁿ*C

其中，N为大于1的正整数，n为大于等于0且小于N的正整数。因此，由图2D可看出，经由逐次逼近后，由SAR逻辑电路18送给DAC 12的N位控制信号，即为最后的ADC数字输出值ADC_OUT，其中，控制信号的所有位(bit，又称之为位元)值K₀、K₁、...、及K_N-1等于0或1。然而由于电容的实际值与理想值之间的差异，所以直接影响了ADC线性度。

图3为图1的SAR ADC的一种典型转换函数图，请参考图3。圆形虚线32标示出一种叫做缺失判断位阶(missing decision level)的情况，此种情况代表可能有多个不同的输入电压却没有对应不同的数字输出值或是有相同的数字输出值，因此，无法以数字的方式来补偿而获得线性的转换曲线。圆形虚线34标示出另一种叫做缺失编码(missing code)的情况，此情况中相邻的两个输入电压却对应数值差异极大的两个数字输出值，但此种情况却可以数字的方式来补偿而获得线性的转换曲线。由图3可看出，传统ADC中的DAC是以2的幂次方做电容取值，因而产生缺失判断位阶的情况，此情况会无法以数字的方式来补偿。

发明内容

根据一实施范例，提供一种数字模拟转换器的元素的权重的估计方法，此数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，此估计方法包括下列步骤。步骤之一为提供一个参考元素E_ref，耦接至数字模拟转换器。步骤的另一于第0个周期的第一相位时，对E₀输入第一值V₁，对其他E₁、...、E_N-1输入第二值V₀，使得开路等效输出为V_MCW0。步骤的再一于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，根据有理数倍数K_ref，0可估计出E₀的权重值。步骤的另一于第i个周期的第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi。步骤的再一于第i个周期的第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，根据系数K_0，i、K_1，i、...、K_i-1，i及有理数倍数K_ref，i可估计出E_i的权重值，N为大于1的正整数，i为大于等于0的正整数且小于N。

根据一实施范例，提供一种数字模拟转换器的元素的权重的估计装置，此数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，此估计装置包括：参考元素E_ref、附属数字模拟转换器、比较器、以及搜寻电路。此参考元素E_ref耦接至数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。附属数字模拟转换器具有M位的数字输入，此附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数。比较器具有第一输入端、第二输入端及输出端，比较器用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端。搜寻电路耦接至比较器、附属数字模拟转换器及数字模拟转换器，搜寻电路根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，并根据比较器的输出，来改变附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值。估计装置依据附属数字模拟转换器的输入M位的二进制(也称之为二进位)数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

根据一实施范例，提供一种数字模拟转换器的元素的权重的估计装置，此数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，此估计装置包括：参考元素E_ref、附属数字模拟转换器、比较器、逐次逼近寄存器逻辑电路、以及搜寻控制电路。此参考元素E_ref耦接至数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。附属数字模拟转换器具有M位的数字输入，此附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数。比较器具有第一输入端、第二输入端及输出端，比较器用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端。逐次逼近寄存器逻辑电路耦接至比较器、附属数字模拟转换器及数字模拟转换器。搜寻控制电路耦接至逐次逼近寄存器逻辑电路，此搜寻控制电路控制逐次逼近寄存器逻辑电路，以根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，并根据比较器的输出，来改变附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值。估计装置依据附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

根据一实施范例，提供一种逐次逼近寄存器模拟数字转换器，其包括：数字模拟转换器、参考元素E_ref、附属数字模拟转换器、比较器、逐次逼近寄存器逻辑电路、以及搜寻电路。数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1。参考元素E_ref耦接至数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞w₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+w_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。附属数字模拟转换器具有M位的数字输入，此附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数。比较器具有第一输入端、第二输入端及输出端，比较器用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端。逐次逼近寄存器逻辑电路耦接至比较器及数字模拟转换器，用以根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，以获得输入电压的数字对应值。搜寻电路耦接至比较器、附属数字模拟转换器及数字模拟转换器，搜寻电路根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为V₁与V₀二者之一，并根据比较器的输出，来改变附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，此逐次逼近寄存器模拟数字转换器依据附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

根据一实施范例，提供一种逐次逼近寄存器模拟数字转换器，其包括：数字模拟转换器、参考元素E_ref、附属数字模拟转换器、比较器、逐次逼近寄存器逻辑电路、以及搜寻控制电路。数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1。参考元素E_ref耦接至数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。附属数字模拟转换器具有M位的数字输入，此附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数。比较器具有第一输入端、第二输入端及输出端，比较器用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端。逐次逼近寄存器逻辑电路耦接至比较器、附属数字模拟转换器及数字模拟转换器，用以根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，以获得输入电压的数字对应值。搜寻控制电路耦接至逐次逼近寄存器逻辑电路，搜寻控制电路控制逐次逼近寄存器逻辑电路，以根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为V₁与V₀二者之一，并根据比较器的输出，来改变附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，此逐次逼近寄存器模拟数字转换器依据附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

基于上述，本公开通过在数字模拟转换器加入一个附带有参考权重的参考元素，可求得以前述参考权重所表示的各组成元素的等效权重值。因此，本公开可能免除一个SAR ADC中，数字模拟转换器的组成元素对于相对匹配度的要求，也可能减低了数字模拟转换器驱动电路的驱动能力需求，并可能进一步减少SAR ADC整体的面积与功耗，且可能有助于降低一个需要数字模拟转换器阵列的系统成本，更因为可能会有低功耗、小面积的SAR ADCIP，而可能能助于电路的集成及便携式系统的开发。

为让本公开的上述特征和优点能更明显易懂，下文特举实施范例，并配合附图作详细说明如下。

附图说明

图1为一种SAR ADC的方块图。

图2A为一种SAR ADC的DAC与比较器在采样相位时的简化电路图。

图2B为图2A的戴维宁等效电路图。

图2C为一种SAR ADC中的DAC与比较器在转换相位时的简化电路图。

图2D为图2C的戴维宁等效电路图。

图3为图1的SAR ADC的一种典型转换函数图。

图4是一种新的SAR ADC实施范例的方块图。

图5是一种新的SAR ADC实施范例中的数字模拟转换器的简化电路图。

图6A是一种新的SAR ADC实施范例中的DAC与比较器在第0个周期的载体采样相位时的简化电路图。

图6B为图6A的戴维宁等效电路图。

图6C是一种新的SAR ADC实施范例中的DAC与比较器在第0个周期的权重估计相位时的简化电路图。

图6D为图6C的戴维宁等效电路图。

图7A是一种新的SAR ADC实施范例中的DAC与比较器在第i个周期的载体采样相位时的简化电路图。

图7B为图7A的戴维宁等效电路图。

图7C是一种新的SAR ADC实施范例中的DAC与比较器在第i个周期的权重估计相位时的简化电路图。

图7D为图7C的戴维宁等效电路图。

图8是一种新的SAR ADC实施范例的方块图。

图9为一种新的SAR ADC的典型转换函数图。

图10为一种新的数字模拟转换器的元素的权重的估计方法的流程图。

【主要元件符号说明】

10，40，80：SAR ADC

12，42，52，82：数字模拟转换器

14，45，85：采样保持电路

16，46，86：比较器

18，47，87：SAR逻辑电路

32：缺失判断位阶的情况

34，94：缺失编码的情况

41，81：估计装置

44，84，dDAC：附属数字模拟转换器

48：搜寻电路

88：搜寻控制电路

C₀、C₁、...、C_N-1：组成电容

C_ref：参考电容

E₀、E₁、...、E_N-1：组成元素

E_ref：参考元素

S110～S150：用以说明图10的实施范例的各步骤

X：节点

具体实施方式

在此公开一种新的SAR ADC，如图4所示，图4是一种新的SAR ADC实施范例的方块图，请参照图4。此SAR ADC 40包括：估计装置41、数字模拟转换器42、采样保持电路45以及逐次逼近寄存器逻辑电路47，此估计装置包括：参考元素E_ref、附属数字模拟转换器44、比较器46、以及搜寻电路48。

数字模拟转换器42包括N个组成元素，标示为E₀、E₁、...、E_N-1。参考元素E_ref耦接至数字模拟转换器42，参考元素E_ref与这些组成元素的权重值符合下列式子：

W_ref＞W₀(1)，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,---\left(2\right)$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。

在符合前述式子(1)及(2)的前提下，某种实施例的这些组成元素的权重值可以符合式子：

W_n＝α_n*W₀，其中，幂次方α小于2。

在特定的实施例下，幂次方α更可以是1.86。

本实施范例的这些组成元素及参考元素是以电容为例，因此参考元素E_ref就是参考电容C_ref，其具有第一端点及第二端点，而这些组成元素就是N个组成电容，标示为C₀、C₁、...、C_N-1，每一组成电容具有第一端点及第二端点，所有组成电容的第一端点耦接至同一个节点，参考元素E_ref的第一端点耦接至前述节点，而权重值在此例中可以理解为电容值，则下列条件必须被满足：

C_ref＞C₀(3)，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{C}_n+C_{\mathrm{ref}}>C_i---\left(4\right)$

在符合前述式子(3)及(4)的前提下，某种实施例的这些组成电容可以符合式子：

C_n＝α_n*C₀，其中，幂次方α小于2。

在特定的实施例下，幂次方α更可以是1.86。本实施范例是以电容为例，但非用以限定本公开，这些组成元素及参考元素可以是电容、电阻、及电流源三者的任一种，或是其他可以组成数字模拟转换器的元件。在组成元素不是电容的情况下，这些组成元素与参考元素的电路构成不一定如图中所示地将第一端点连接在一起，端视数字模拟转换器的构造而定。

从前述可知，图4中的数字模拟转换器42为一个以非2的幂次方来做电容取值的电容矩阵DAC。如果电容矩阵中的各组成元素的等效权重可知，亦即各组成电容的电容值或各组成电容间的电容值的比值可知，则SAR ADC依据逐次逼近方式的结果，再利用数字运算方式，可求得逼近的结果所代表的数字输出值。因此，如何利用一个快速且精确的方式，来求得各组成元素的等效权重是重点之一。

请继续参照图4。附属数字模拟转换器44具有M位的数字输入，此附属数字模拟转换器44的输出耦接至E_ref，其中，M为大于1的正整数。采样保持电路45耦接至比较器46，采样保持电路45用来采样并保持输入电压V_in。比较器46具有第一输入端、第二输入端及输出端，比较器46用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端。逐次逼近寄存器逻辑电路(简称SAR逻辑电路)47耦接至比较器46及数字模拟转换器42，SAR逻辑电路47根据比较器46的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，以获得输入电压V_in的数字对应值。在本实施例中，因为组成元素就是组成电容，所以第一值V₁与第二值V₀分别是电压值VRT与VRB，但非以限定本公开，如果组成元素是电流源，则第一值V₁与第二值V₀可能是代表1与0的控制信号。

搜寻电路48耦接至比较器46、附属数字模拟转换器44及数字模拟转换器42，搜寻电路48根据比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为V₁与V₀二者之一，并根据比较器的输出，来改变附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，此SAR ADC 40或估计装置41依据附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。其估计的详细步骤于后再详述。

图5是一种新的SAR ADC实施范例中的数字模拟转换器的简化电路图，请参照图5。数字模拟转换器52包括多个开关以及4个组成电容，标示为C₀、C₁、C₂以及C₃，所有组成电容的第一端点耦接至同一节点。参考电容C_ref的第一端点也耦接至前述节点。开关S₀、S₁、S₂、S₃、S_i以及S_g共同作用下可使SAR ADC省下采样保持电路。在采样相位时，开关S₀、S₁、S₂以及S₃都切换成导通至开关S_i，开关S_i切换成导通至输入电压V_in，开关S_g导通，使电容C₀、C₁、C₂以及C₃充电至输入电压V_in。在转换相位时，开关S_i切换成导通至参考电压V_ref，开关S_g断开，开关S₀、S₁、S₂以及S₃依据4位控制信号而切换，逐次逼近后当前述节点的电压趋近于0，也就是两个相位时的开路等效输出趋近于相等时，根据4位控制信号即可计算而获得最后的ADC数字输出值。依此相同原理，本公开中所有的SAR ADC都可省略采样保持电路而达成比较两个电压的目的，故以下不再赘述。本公开中所有的SAR ADC的实施范例中的数字模拟转换器都可以比照相同的原理来制作，并省略开关不画，以避免附图太过复杂而难以辨识。

图6A是一种新的SAR ADC实施范例中的DAC与比较器在第0个周期的载体采样(carrier sampling)相位时的简化电路图，图6B为图6A的戴维宁等效电路图，图6C为一种新的SAR ADC实施范例中的DAC与比较器在第0个周期的权重估计(weighting evaluation)相位时的简化电路图，图6D为图6C的戴维宁等效电路图，图7A是一种新的SAR ADC实施范例中的DAC与比较器在第i个周期的载体采样相位时的简化电路图，图7B为图7A的戴维宁等效电路图，图7C为一种新的SAR ADC实施范例中的DAC与比较器在第i个周期的权重估计相位时的简化电路图，图7D为图7C的戴维宁等效电路图。

请同时参考图6A及图6B。如图6A所示，在第0个周期的载体采样相位时，令电容C₀的输入等于代表输入为1的电压值VRT，其余电容C₁、...、C_N-1的输入等于代表输入为0的电压值VRB，且调整附属数字模拟转换器dDAC的输入M位的二进制数值为0，以调整对C_ref的第二端点的输入值等于代表输入为0的电压值VRB。则如图6B所示，在第0个周期的载体采样相位时，使得开路等效输出为V_MCW0。

请同时参考图6C及图6D。如图6C所示，在第0个周期的权重估计相位时，令电容C₀、C₁、...、C_N-1的输入等于代表输入为0的电压值VRB，且利用逐次逼近的二元搜寻方式，或是从最大值或是最小值起始的一元搜寻方式，来调整附属数字模拟转换器dDAC的输入M位的二进制数值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对C_ref的第二端点的输入值，亦即M位的二进制数值，来获得小于1的有理数倍数K_ref，0，其中，

C₀＝K_ref，0*C_ref，

如果参考电容的电容值定义为1的话，则M位的二进制数值的逐次逼近结果定义为电容C₀的等效电容值，且此一等效电容值为参考电容的电容值的有理数倍数K_ref，0，此有理数倍数K_ref，0由M位的二进制数值来定义。

因此，为了使C₀能够被C_ref所定义，前述式子(3)的条件必须被满足：

C_ref＞C₀    (3)

这个条件在设计上相当容易被满足，一般设计上即使考虑电容值漂移的问题，C_ref也不需太多的浪费来达到这个目的，例如：C_ref＝1.2*C₀即为很足够的取值。

请同时参考图7A及图7B。如图7A所示，在第i个周期的载体采样相位时，令电容C_i的输入等于代表输入为1的电压值VRT，其余电容C₀、...、C_i-1、C_i+1、...、C_N-1的输入等于代表输入为0的电压值VRB，且调整附属数字模拟转换器dDAC的输入M位的二进制数值为0，以调整对C_ref的第二端点的输入值等于代表输入为0的电压值VRB。则如图7B所示，在第i个周期的载体采样相位时，使得开路等效输出为V_MCWi。

请同时参考图7C及图7D。如图7C所示，在第i个周期的权重估计相位时，令标示大于等于i的电容C_i、C_i+1、...、C_N-1的输入等于代表输入为0的电压值VRB，且利用逐次逼近的二元搜寻方式，或是从最大值或是最小值起始的一元搜寻方式，来调整附属数字模拟转换器dDAC的输入M位的二进制数值，并选择对电容C₀、C₁、...、C_i-1的输入值为代表输入为1的电压值VRT与代表输入为0的电压值VRB二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对C_ref的第二端点的输入值(或M位的二进制数值)以及对C₀、C₁、...、C_i-1的第二端点的输入值，来获得获得系数K_0，i、K_1，i、...、K_{i-1， i}及小于1的有理数倍数K_ref，i，其中，

K_0j，K_1j，…K_i-1j∈{0，1}，且

$C_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*C_n+K_{\mathrm{ref},i}*C_{\mathrm{ref}}.$

如果参考电容C_ref的电容值定义为1的话，且由于C_i-1、C_i-2、...、C₁、C₀的等效电容值已知，并可表示为参考电容的电容值的有理数倍数，则C_i的等效电容值也可经计算而表示为参考电容的电容值的有理数倍数。

换句话说，在得到C₀的等效电容值之后，接下来可通过C₀、C_ref与附属数字模拟转换器dDAC，利用逐次逼近的二元搜寻方式，或是从最大值或是最小值起始的一元搜寻方式的搜寻结果，最后得到C₁的等效电容值，且由于C₀的等效电容值已知为参考电容的电容值的有理数倍数，则C₁的等效权重也可表示为参考电容的电容值的有理数倍数。同理，接下来可通过C₁、C₀、C_ref与附属数字模拟转换器dDAC，利用逐次逼近的二元搜寻方式，或是从最大值或是最小值起始的一元搜寻方式的搜寻结果，最后得到C₂的等效电容值，且由于C₁、C₀的等效电容值已知为参考电容的电容值的有理数倍数，则C₂的等效权重也可表示为参考电容的电容值的有理数倍数。以此类推，最后所有的组成电容其等效电容值皆可表示为参考电容的电容值的有理数倍数。

因此，为了使C_i能够被C_i-1、C_i-2、...、C₁、C₀以及C_ref所定义，前述式子(4)的条件必须被满足：

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{C}_n+C_{\mathrm{ref}}>C_i---\left(4\right)$

例如一个小于2的幂次方(sub-radix-2)的电容阵列所组成的DAC，再加前述的C_ref的取值，便能满足上述的条件。

前述所谓的逐次逼近(successive-approximation)方式，为一种二元搜寻(binary-search)的方式；另外亦提及另一种所谓的一元搜寻(unary-search)的方式，为一种从最大/最小值单调下降/上升的搜寻方式。但前述皆非以限定本公开。

在此公开另一种新的SAR ADC，如图8所示，图8是一种新的SAR ADC实施范例的方块图，请参照图8。此SAR ADC 80包括：估计装置81、数字模拟转换器82以及采样保持电路85，此估计装置81包括：参考元素E_ref、附属数字模拟转换器84、比较器86、逐次逼近寄存器逻辑电路87以及搜寻控制电路88。此实施范例中除了逐次逼近寄存器逻辑电路87以及搜寻控制电路88与图4的范例不同外，其他构件大致相同，故不再赘述。

与图4的范例不同，这里的逐次逼近寄存器逻辑电路87耦接至比较器86及数字模拟转换器82外，也同时耦接至附属数字模拟转换器84。因为不管是数字模拟转换器82或附属数字模拟转换器84都由此逐次逼近寄存器逻辑电路87来控制。搜寻控制电路88耦接至逐次逼近寄存器逻辑电路87，此搜寻控制电路88控制逐次逼近寄存器逻辑电路87，以根据比较器86的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，并根据比较器86的输出，来改变附属数字模拟转换器84的输入M位的二进制数值，以调整对E_ref的输入值。此SAR ADC 80或估计装置81依据附属数字模拟转换器84的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

图9为一种新的SAR ADC的典型转换函数图，请参考图9。此SAR ADC中的DAC电容矩阵是以1.86的幂次方做电容取值，亦即：

C_n＝α_n*C₀，其中，幂次方α是1.86。

由图中可知，仅出现圆形虚线94所标示的缺失编码情况，并没有缺失判断位阶的情况发生，故完全可以数字的方式来补偿而获得线性的转换曲线。

从另一个观点来看并整理以上所述，且把作为例子的组成电容与参考电容回归为组成元素与参考元素，则可以得到一种数字模拟转换器的元素的权重的估计方法，此数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1。图10为一种新的数字模拟转换器的元素的权重的估计方法的流程图，请参照图10。

步骤S110为提供一个参考元素E_ref，此E_ref耦接至数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N。

步骤S120是于第0个周期的第一相位时，例如载体采样相位时，对E₀输入第一值V₁，对其他E₁、...、E_N-1输入第二值V₀，使得开路等效输出为V_MCW0。步骤S130是于第0个周期的第二相位时，例如权重估计相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_{ref， 0}，其中，

W₀＝K_ref，0*W_ref。

步骤S140是于第i个周期的第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi。步骤S150是于第i个周期的第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，

K_0j，K_1j，…K_i-1j∈{0，1}，且

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

重复步骤S140与步骤S150，其中i由1逐次加1直到N-1，则所有的组成元素的权重值即可获得，且皆可表示为参考元素的权重值的有理数倍数。虽然实施例以上述各式子为例，但非用以限定本公开，事实上根据有理数倍数K_ref，0就可估计出E₀的权重值，且根据系数K_0，i、K_1，i、...、K_i-1，i及有理数倍数K_ref，i就可估计出E_i的权重值。

利用本公开所述的校正方式，来对SAR ADC中DAC的各组成元素进行校正，则DAC中各组成元素所附带的各等效权重可皆不相同，也就免除DAC的组成元素对于相对匹配度的需求。本公开通过在DAC中，加入一个附带有参考权重的参考元素，以及连接在此参考元素的附属数字模拟转换器，可对各组成元素的各等效权重由LSB(least-significant bit)到MSB(most-significantbit)依次校正，并求得以前述参考权重所表示的各等效权重值。随后ADC即可利用校正后的各等效权重值，以及对每一笔输入信号的逐次逼近结果，经计算得到ADC的数字输出值，使得此ADC其模拟输入信号与数字输出值之间的转换函数为线性关系。

本公开免除一个SAR ADC中，DAC的组成元素对于相对匹配度的需求，以进一步减少SAR ADC整体的面积与功耗，也减低了DAC驱动电路(此驱动电路根据DAC架构的不同，可能为前级的驱动电路，或者是参考电压驱动电路)的驱动能力需求。而在一个需要ADC阵列的系统应用当中，例如图像传感器平行处理的模拟前端，或是超音波图像系统的模拟前端等，低功耗、小面积的ADC IP更有助于电路的集成，亦即在单一芯片中整合更多的前端通道(front-end channel)，有助于降低系统成本，或是便携式系统的开发。

虽然本公开已以实施范例公开如上，然其并非用以限定本公开，本领域技术人员，在不脱离本公开的精神和范围内，当可作些许的更动与润饰，故本公开的保护范围当视所附权利要求书所界定者为准。

Claims (28)

1.一种数字模拟转换器的元素的权重的估计方法，该数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，该估计方法包括：

提供参考元素E_ref，耦接至该数字模拟转换器；

于第0个周期的第一相位时，对E₀输入第一值V₁，对其他E₁、...、E_N-1输入第二值V₀，使得开路等效输出为V_MCW0；

于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，根据有理数倍数K_ref，0可估计出E₀的权重值；

于第i个周期的该第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi；以及

于第i个周期的该第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digii趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，根据系数K_0，i、K_1，i、...、K_i-1，i及有理数倍数K_ref，i可估计出E_i的权重值，N为大于1的正整数，i为大于等于0的正整数且小于N。

2.如权利要求1所述的数字模拟转换器的元素的权重的估计方法，其中，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，n为大于等于0的正整数且小于N，则E₀的权重值为：

W₀＝K_ref，0*W_ref，

而E_i的权重值为：

K_0，i，K_1，i，...K_i-1，i∈{0，1}，

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

3.如权利要求2所述的数字模拟转换器的元素的权重的估计方法，还包括：

提供M位的附属数字模拟转换器，该附属数字模拟转换器的输出耦接至E_ref，当要调整对E_ref的输入值时，则改变该附属数字模拟转换器的输入M位的二进制数值，其中，M为大于1的正整数。

4.如权利要求2所述的数字模拟转换器的元素的权重的估计方法，其中这些组成元素的权重值符合下列：

W_n＝αⁿ*W₀，其中，幂次方α小于2。

5.如权利要求4所述的模拟转换器的元素的权重的估计方法，其中幂次方α为1.86。

6.如权利要求2所述的数字模拟转换器的元素的权重的估计方法，其中这些组成元素及该参考元素为电容、电阻、及电流源三者的任一种。

7.一种数字模拟转换器的元素的权重的估计装置，该数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，该估计装置包括：

参考元素E_ref，耦接至该数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N；

附属数字模拟转换器，具有M位的数字输入，该附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数；

比较器，具有第一输入端、第二输入端及输出端，用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端；以及

搜寻电路，耦接至该比较器、该附属数字模拟转换器及该数字模拟转换器，该搜寻电路根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，并根据该比较器的输出，来改变该附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，该估计装置依据该附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

8.如权利要求7所述的数字模拟转换器的元素的权重的估计装置，其中：

于第0个周期的第一相位时，对E₀输入该第一值V₁，对其他E₁、...、E_N-1输入该第二值V₀，使得开路等效输出为V_MCW0；

于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，

W₀＝K_ref，0*W_ref；

于第i个周期的该第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi；以及

于第i个周期的该第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，

K_0，i，K_1，i，…K_i-1，i∈{0，1}，且

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

9.如权利要求7所述的数字模拟转换器的元素的权重的估计装置，其中这些组成元素的权重值符合下列：

W_n＝αⁿ*W₀，其中，幂次方α小于2。

10.如权利要求9所述的模拟转换器的元素的权重的估计装置，其中幂次方α为1.86。

11.如权利要求7所述的数字模拟转换器的元素的权重的估计装置，其中这些组成元素及参考元素为电容、电阻、及电流源三者的任一种。

12.一种数字模拟转换器的元素的权重的估计装置，该数字模拟转换器包括N个组成元素，标示为E₀、E₁、...、E_N-1，该估计装置包括：

参考元素E_ref，耦接至该数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N；

附属数字模拟转换器，具有M位的数字输入，该附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数；

比较器，具有第一输入端、第二输入端及输出端，用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端；

逐次逼近寄存器逻辑电路，耦接至该比较器、该附属数字模拟转换器及该数字模拟转换器；以及

搜寻控制电路，耦接至该逐次逼近寄存器逻辑电路，该搜寻控制电路控制该逐次逼近寄存器逻辑电路，以根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，并根据该比较器的输出，来改变该附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，该估计装置依据该附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

13.如权利要求12所述的数字模拟转换器的元素的权重的估计装置，其中：

于第0个周期的第一相位时，对E₀输入该第一值V₁，对其他E₁、...、E_N-1输入该第二值V₀，使得开路等效输出为V_MCW0；

于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，

W₀＝K_ref，0*W_ref；

于第i个周期的该第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi；以及

于第i个周期的该第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，

K_0，i，K_1，i，…K_i-1，i∈{0，1}，且

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

14.如权利要求12所述的数字模拟转换器的元素的权重的估计装置，其中这些组成元素的权重值符合下列：

W_n＝αⁿ*W₀，其中，幂次方α小于2。

15.如权利要求14所述的模拟转换器的元素的权重的估计装置，其中幂次方α为1.86。

16.如权利要求12所述的数字模拟转换器的元素的权重的估计装置，其中这些组成元素及参考元素为电容、电阻、及电流源三者的任一种。

17.一种逐次逼近寄存器模拟数字转换器，包括：

数字模拟转换器，包括N个组成元素，标示为E₀、E₁、...、E_N-1；

参考元素E_ref，耦接至该数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N；

附属数字模拟转换器，具有M位的数字输入，该附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数；

比较器，具有第一输入端、第二输入端及输出端，用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端；

逐次逼近寄存器逻辑电路，耦接至该比较器及该数字模拟转换器，用以根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，以获得输入电压的数字对应值；以及

搜寻电路，耦接至该比较器、该附属数字模拟转换器及该数字模拟转换器，该搜寻电路根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为V₁与V₀二者之一，并根据该比较器的输出，来改变该附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，该逐次逼近寄存器模拟数字转换器依据该附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

18.如权利要求17所述的逐次逼近寄存器模拟数字转换器，其中：

于第0个周期的第一相位时，对E₀输入该第一值V₁，对其他E₁、...、E_N-1输入该第二值V₀，使得开路等效输出为V_MCW0；

于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，

W₀＝K_ref，0*W_ref；

于第i个周期的该第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi；以及

于第i个周期的该第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，

K_0，i，K_1，i，…K_i-1，i∈{0，1}，且

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

19.如权利要求17所述的逐次逼近寄存器模拟数字转换器，其中这些组成元素的权重值符合下列：

W_n＝α_n*W₀，其中，幂次方α小于2。

20.如权利要求19所述的逐次逼近寄存器模拟数字转换器，其中幂次方α为1.86。

21.如权利要求17所述的逐次逼近寄存器模拟数字转换器，其中这些组成元素及参考元素为电容、电阻、及电流源三者的任一种。

22.如权利要求17所述的逐次逼近寄存器模拟数字转换器，还包括：

采样保持电路，耦接至该比较器，用以采样并保持该输入电压。

23.一种逐次逼近寄存器模拟数字转换器，包括：

数字模拟转换器，包括N个组成元素，标示为E₀、E₁、...、E_N-1；

参考元素E_ref，耦接至该数字模拟转换器，E_ref与这些组成元素的权重值符合下列：

W_ref＞W₀，且

$\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{W}_n+W_{\mathrm{ref}}>W_i,$

其中，W_ref为E_ref的权重值，W_i为E_i的权重值，N为大于1的正整数，i、n皆为大于等于0的正整数且小于N；

附属数字模拟转换器，具有M位的数字输入，该附属数字模拟转换器的输出耦接至E_ref，其中，M为大于1的正整数；

比较器，具有第一输入端、第二输入端及输出端，用以比较第一输入端与第二输入端的输入，将比较结果输出于输出端；

逐次逼近寄存器逻辑电路，耦接至该比较器、该附属数字模拟转换器及该数字模拟转换器，用以根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为第一值V₁与第二值V₀二者之一，以获得输入电压的数字对应值；以及

搜寻控制电路，耦接至该逐次逼近寄存器逻辑电路，该搜寻控制电路控制该逐次逼近寄存器逻辑电路，以根据该比较器的输出，来选择对所有E₀、E₁、...、E_N-1的输入值为V₁与V₀二者之一，并根据该比较器的输出，来改变该附属数字模拟转换器的输入M位的二进制数值，以调整对E_ref的输入值，该逐次逼近寄存器模拟数字转换器依据该附属数字模拟转换器的输入M位的二进制数值以及对所有组成元素的输入值，来估计出所有组成元素的权重值。

24.如权利要求23所述的逐次逼近寄存器模拟数字转换器，其中：

于第0个周期的第一相位时，对E₀输入该第一值V₁，对其他E₁、...、E_N-1输入该第二值V₀，使得开路等效输出为V_MCW0；

于第0个周期的第二相位时，对所有E₀、E₁、...、E_N-1输入V₀，调整对E_ref的输入值，使得开路等效输出V_dig0趋近等于V_MCW0，并根据此时对E_ref的输入值，获得小于1的有理数倍数K_ref，0，其中，

W₀＝K_ref，0*W_ref；

于第i个周期的该第一相位时，对E_i输入V₁，对其他E₀、...、E_i-1、E_i+1、...、E_N-1输入V₀，使得开路等效输出为V_MCWi；以及

于第i个周期的该第二相位时，对标示大于等于i的E_i、E_i+1、...、E_N-1输入V₀，调整对E_ref的输入值，且选择对E₀、E₁、...、E_i-1的输入值为V₁与V₀二者之一，使得开路等效输出V_digi趋近等于V_MCWi，并根据此时对E_ref的输入值以及对E₀、E₁、...、E_i-1的输入值，获得系数K_0，i、K_1，i、...、K_i-1，i及小于1的有理数倍数K_ref，i，其中，

K_0，i，K_1，i，…K_i-1，i∈{0，1}，且

$W_i=\underset{n=0}{\overset{i-1}{\mathrm{\Σ}}}{K}_{n,i}*W_n+K_{\mathrm{ref},i}*W_{\mathrm{ref}}.$

25.如权利要求23所述的逐次逼近寄存器模拟数字转换器，其中这些组成元素的权重值符合下列：

W_n＝αⁿ*W₀，其中，幂次方α小于2。

26.如权利要求25所述的逐次逼近寄存器模拟数字转换器，其中幂次方α为1.86。

27.如权利要求23所述的逐次逼近寄存器模拟数字转换器，其中这些组成元素及参考元素为电容、电阻、及电流源三者的任一种。

28.如权利要求23所述的逐次逼近寄存器模拟数字转换器，还包括：

采样保持电路，耦接至该比较器，用以采样并保持该输入电压。

Images