CN103094070B - 包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法 - Google Patents
包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法 Download PDFInfo
- Publication number
- CN103094070B CN103094070B CN201210371062.4A CN201210371062A CN103094070B CN 103094070 B CN103094070 B CN 103094070B CN 201210371062 A CN201210371062 A CN 201210371062A CN 103094070 B CN103094070 B CN 103094070B
- Authority
- CN
- China
- Prior art keywords
- insulator
- fin
- fin structure
- conductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000003990 capacitor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title abstract description 42
- 230000015572 biosynthetic process Effects 0.000 title description 10
- 239000004020 conductor Substances 0.000 claims abstract description 67
- 239000012212 insulator Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 238000005516 engineering process Methods 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法。公开了FinFET半导体器件的多种实施方式，其中包括：在半导体衬底中的鳍片结构；在硅衬底中在第一侧面附近的第一沟槽以及在第二侧面附近的第二沟槽；在第一沟槽以及第二沟槽内的隔离层；在第一侧面附近的第一绝缘体结构以及在第二侧面附近的第二绝缘体结构；以及在第一绝缘体结构附近的第一导体结构以及在第二绝缘体结构附近的第二导体结构。可以形成共享共同源极、漏极、和/或沟道的匹配电容器对。因此，可以制造每个电容器的电容特性，使得他们彼此相似。通过使用FinFET技术制造的电阻器。能够以大于沿着衬底横过所述电阻器的距离的有效长度来制造所述电阻器。
Description
技术领域
本发明涉及半导体器件领域，涉及一种FinFET器件(鳍片型场效应晶体管，fin-shaped field effect transistor器件,FinFET)及形成一种电容器以及形成电阻器的方法。
背景技术
半导体器件的布图密度日益增加。使用鳍片型(fin-type)制造技术在半导体衬底上创建非平面结构。在这些技术中，形成半导体“鳍片(fin)”，它们有助于形成器件的栅极。因为可以由半导体衬底来制造沟道、源极、和/或漏极(这降低了器件的潜在电流渗漏)，从而可以增加器件密度。因此，根据这种技术制造的器件通常称为鳍片型场效应晶体管(fin-shaped field effect transistor,FinFET)。
发明内容
本发明的一个方面，提供了一种形成至少一种电容器的方法，包括以下步骤：
在半导体衬底中形成鳍片结构，所述鳍片结构具有第一侧面以及第二侧面，所述第一侧面以及所述第二侧面相对于所述鳍片结构彼此相对；
在所述硅衬底中在所述第一侧面附近形成第一沟槽并且在所述第二侧面附近形成第二沟槽；
在所述第一沟槽以及所述第二沟槽内形成隔离层；
在所述第一侧面附近形成第一绝缘体结构，并且在所述第二侧面附近形成第二绝缘体结构；以及
在所述第一绝缘体结构附近形成第一导体结构，并且在所述第二绝缘体结构附近形成第二导体结构。
优选地，所述方法，其中第一电荷保持在所述第一导体结构与所述鳍片结构之间，而第二电荷保持在所述第二导体结构与所述鳍片结构之间。
优选地，所述方法，进一步包括以下步骤：
在所述半导体衬底中形成第二鳍片结构，所述第二鳍片结构具有第三侧面以及第四侧面，所述第三侧面和所述第四侧面相对于所述第二鳍片结构彼此相对，所述第二鳍片结构还邻近所述第一沟槽；并且在所述第三侧面附近形成第三绝缘体结构。
优选地，所述方法，其中第三电荷保持在所述第一导体结构与所述第二鳍片结构之间。
优选地，所述方法，进一步包括在所述第二鳍片结构附近形成第三导体结构的步骤，所述第三导体结构机械地连接到所述第二导体结构上。
优选地，所述方法，其中在所述半导体衬底中形成所述鳍片结构的步骤进一步包括以下步骤：
在所述半导体衬底中沉积硬掩膜层；
将光致抗蚀剂沉积在所述硬掩膜层上相应于所述鳍片结构位置的位置中，将所述光致抗蚀剂制成一定大小以具有所述鳍片结构横截面积的表面积；以及
蚀刻所述硬掩膜层，从而形成所述鳍片结构。
优选地，所述方法，其中形成所述第一绝缘体层以及第二绝缘体层的步骤进一步包括在蚀刻所述硬掩膜层以形成所述鳍片结构之后沉积绝缘体材料的步骤，所述绝缘体材料与所述鳍片结构相接触。
优选地，所述方法，其中所述第一导体结构以及所述第二导体结构包括下面各项之一：金属、硅化物、以及多晶硅。
优选地，所述方法，其中所述半导体衬底包括硅。
优选地，所述方法，其中所述第一绝缘体结构以及所述第二绝缘体结构包括下面各项之一：高k电介质材料以及氧化物绝缘体材料。
本发明的另一个方面，提供了一种包括匹配电容器对的半导体器件，包括：
在半导体衬底中的鳍片结构，所述鳍片结构具有第一侧面和第二侧面，所述第一侧面和所述第二侧面相对于所述鳍片结构彼此相对；
在所述硅衬底中在所述第一侧面附近的第一沟槽以及在所述第二侧面附近的第二沟槽；
在所述第一沟槽以及所述第二沟槽内的隔离层；
在所述第一侧面附近的第一绝缘体结构以及在所述第二侧面附近的第二绝缘体结构；以及
在所述第一绝缘体结构附近的第一导体结构以及在所述第二绝缘体结构附近的第二导体结构。
优选地，所述半导体器件，其中所述第一导体结构以及所述第二导体结构包括下面各项中至少一种：金属、硅化物、以及多晶硅；并且所述第一绝缘体结构以及所述第二绝缘体结构包括下面各项中至少一种：高k电介质材料以及氧化物绝缘体材料。
本发明的另一个方面，提供了一种形成电阻器的方法，包括以下步骤：
在半导体衬底中形成至少一个鳍片结构，所述至少一个鳍片结构具有第一侧面、第二侧面、以及顶面，所述第一侧面和所述第二侧面相对于所述至少一个鳍片结构彼此相对；
在所述硅衬底中在所述第一侧面以及所述第二侧面附近形成至少一个沟槽；
在所述至少一个沟槽内形成隔离层；
在所述第一侧面、所述第二侧面、以及所述顶面附近形成绝缘体层；以及
在所述绝缘体层附近形成导体结构，其中所述导体结构横过所述第一侧面、所述第二侧面、以及所述顶面。
优选地，所述方法，其中所述导体结构进一步包括掺杂的多晶硅以及金属中的一种。
优选地，所述方法，进一步包括在所述半导体衬底中形成n-阱的步骤。
优选地，所述方法，其中所述n-阱位于所述鳍片结构下方的所述半导体衬底内。
优选地，所述方法，进一步包括在所述半导体衬底上形成第二绝缘体层的步骤，其中所述第二绝缘体层在所述硅衬底与所述鳍片结构之间。
优选地，所述方法，其中所述第二绝缘体层进一步包括沉积在所述半导体衬底上的氧化物层。
优选地，所述方法，其中所述至少一个鳍片结构进一步包括多个鳍片结构，并且其中形成所述导体结构的步骤进一步横过所述多个鳍片结构每一个的所述第一侧面、所述第二侧面、以及所述顶面。
优选地，所述方法，其中所述绝缘体结构包括下面各项中的一种：高k电介质材料以及氧化物绝缘体材料。
附图说明
通过参考下面附图可以更好地理解本发明的多个方面。图中的部件不必要按比例，而是将重点放在清楚地说明本发明的原理。此外，在这些附图中，遍及几个视图，类似的参考数字指示相应的部分。
图1是根据本公开的实施方式匹配电容器对的图。
图2是根据本公开的实施方式图1中该对匹配电容器的可替代的说明。
图3-7说明了根据本公开的实施方式制造如图1-2中所示的匹配电容器对的方法。
图8-9说明了根据本公开的实施方式具有另外的多个鳍片结构和/或栅极结构的匹配电容器对的可替代的说明。
图10A-10B说明了根据本公开的实施方式的电阻器。
图11-17说明了根据本公开的实施方式制造电阻器的方法。
具体实施方式
本公开的实施方式涉及通过使用FinFET技术来制造匹配的电容器以及电阻器。金属-氧化物-半导体电容器(MOSCap)通常用于半导体器件中。此外，如本领域普通技术人员可以理解的，通常需要具有相似和/或相同电容的匹配MOSCap用于多种器件。具体地，使用模拟信号的半导体器件通常需要匹配在半导体衬底上制造的两个或更多个电容器的电容。如应当理解的，可以通过电容器的面积、硅的掺杂、和/或电介质的厚度来确定MOSCap的电容值。因此，参考图1-2，它们显示了具有相似和/或几乎相同电容器面积以及硅掺杂的匹配电容器对100，或MOSCap的一个实施方式。如在随后的附图中显示的，在根据本公开的实施方式的设计中在每个电容器之间绝缘体或电介质厚度也是相似的。
图1说明了根据本公开的实施方式标记为C1和C2的匹配电容器对100的工作原理。这对电容器C1和C2共享共同的漏极103以及源极105。电荷可以保持每个栅极107、109与共同的沟道之间，与现有技术设计相比较，这可以提高电容器相对于彼此的电容器匹配特性。图2显示了图1中所示的匹配电容器100的可替代说明。图2说明了如何使用FinFET技术在三维结构中形成电容器。因此，可以在半导体衬底203上形成鳍片结构201。所述半导体衬底以及所述鳍片结构201本身可以包括例如半导体材料，例如，硅、锗、或任何其他半导体材料。还可以由在邻接所述鳍片结构201的半导体衬底的顶部上的导电材料来形成每个电容器C1和C2的栅极107、109，使得可以将电荷分别保持在每个栅极107、109与所述鳍片结构之间。
因为每个所述的电容器C1和C2共享共同的半导体鳍片结构201以及源极105和漏极103，相对于未结合这种特性的设计，每个电容器的电容特性是紧密匹配的。此外，因为每个栅极107、109可以由导电材料的单一沉积形成，所以每个栅极107、109的化学和物理特性也是相似的。同样地，在每个栅极107、109与鳍片结构201之间形成的电介质或绝缘体也可以由材料的单一沉积形成，这导致相同的益处。换言之，根据本公开的实施方式两个匹配的MOSCap是在同一个晶体管上形成的，因此，每个电容器的沟道掺杂以及电容尺寸是相同或相似的。
现在参考图3-7，这些图说明了根据本公开的实施方式形成的器件的一个实例的横截面视图。图3-7中说明的匹配电容器是通过使用基于FinFET的制造技术形成的。因此，形成半导体衬底301。在一些实施方式中，衬底301可以包括，例如，在半导体制造过程中将用于形成半导体器件的多个其他层沉积在其上的晶片。衬底301可以包括，例如，单晶硅、锗、SiGe、Ga、As、和/或与如本领域普通技术人员应当理解的FinFET制造技术相容的任何其他半导体。
为了形成根据本公开的多个实施方式的匹配电容器器件，可以将硬掩膜层303沉积在半导体衬底301上。硬掩膜层可以包括，例如，氧化物或氮化物层，并且进行沉积以便有助于形成鳍片结构。还将光致抗蚀剂层305沉积在硬掩膜层303上。可以将光致抗蚀剂层305沉积在相应于匹配电容器的鳍片结构的表面积的区域中。换言之，光致抗蚀剂层305可以在相应于图2的举例说明中的源极103、漏极105、以及包括鳍片结构201的沟道的区域中。
现在参考图4，该图说明了半导体鳍片结构401的形成，如在随后的附图中所示的该半导体鳍片结构401可以进一步形成匹配电容器的一部分。可以通过蚀刻光致抗蚀剂层305未沉积到其上的衬底301的一部分来形成鳍片结构401。通过使用适当的蚀刻技术，例如本领域已知的用于选择性地蚀刻光致抗蚀剂层305未沉积在其上的半导体衬底301的一部分的任何湿蚀刻技术或干蚀刻技术，从而可以不蚀刻硬掩膜层303以及衬底301的部分。还可以进行如图4中所示半导体衬底301的蚀刻用来形成鳍片结构410，从而在所述鳍片结构的第一侧面和第二侧面附近形成沟槽403、305。还应当理解的是，可以使用单独的蚀刻方法用来在鳍片结构401的侧面形成沟槽。
因此，现在参考图5，该图说明了在鳍片结构附近各自相应的沟槽403、405中形成隔离层511、513。可以使用化学蚀刻技术或适合用于去除光致抗蚀剂层305的任何其他技术来去除光致抗蚀剂层305。然后，可以将隔离层511、513沉积到半导体衬底上，并且隔离层511、513包括可以减少和/或防止电流渗漏到鳍片结构410中或从其中渗漏的氧化物或任何绝缘或电介质材料和/或在随后的附图中显示的匹配电容器的任何其他部件。这种技术在本领域中称为浅沟槽隔离。在一些实施方式中，可以在鳍片结构410附近形成潜沟槽，并且在其中沉积隔离层，随后可以将过量材料，或延伸超过沟槽高度沉积在沟槽中的材料蚀刻掉。
现在参考图6，该图说明了将绝缘体层621以及导体层619沉积在鳍片结构401上。可以将绝缘体层621沉积在鳍片结构401上，使得它覆盖鳍片结构401的暴露侧面。换言之，可以沉积绝缘体层621，使得它覆盖鳍片结构201的顶部以及鳍片结构201的第一侧面和第二侧面。绝缘体层621可以包括，例如，氧化物材料、高K电介质、SiO2、或具有绝缘特性并且可以用于FinFET器件中的任何其他材料。
还可以如图所示沉积导体层619。导体层619可以是任何导电材料，例如但不限于，导电金属、多晶硅(poly-crystalline silicon)、多晶硅(poly silicon)、或可以在能够接受的半导体器件中用作导电材料的任何其他导电材料。可以沉积导体层619，使得它邻近绝缘体层621以及在隔离层511、513的顶部。如随后的附图中所示，由导电层619形成第一栅极以及第二栅极。
现在参考图7，该图说明了根据本公开实施方式的匹配电容器对100。如图7中所示，可以使用与FinFET制造方法相容的已知蚀刻技术来蚀刻绝缘体层621，从而分别地在鳍片结构的第一侧面以及第二侧面附近形成得到的第一绝缘体结构731以及第二绝缘体结构733。此外，还可以使用与FinFET制造方法相容的已知蚀刻技术以及选择的导电材料来蚀刻导电层619，从而分别地在第一绝缘体结构731以及第二绝缘体结构733附近形成第一导体结构741以及第二导体结构743。
应当指出的是，在一个实施方式中，应当将图6中所示的绝缘体层621以及导电层619蚀刻足够的程度，从而在鳍片结构401的对侧上形成不同的结构。此外，在所述实施方式中，沉积在鳍片结构401顶部的硬掩膜层303未被蚀刻，从而未将它去除。在一些实施方式中，可以将硬掩膜层303保持在鳍片结构401的顶部，从而有助于鳍片结构401的结构稳定性。在其他实施方式中，可以蚀刻硬掩膜层303，从而在沉积绝缘体层621之前将它去除。在这种情况下，还可以蚀刻绝缘体层621，从而在鳍片结构401的第一侧面和第二侧面附近形成不同的第一绝缘体结构731以及第二绝缘体结构733。在所述器件中，可以将电荷保持在每个导体结构与鳍片结构401之间，这导致了共享共同的半导体鳍片结构401并且由共同的导电材料沉积形成的匹配电容器对。其结果是，这对电容器的特性非常相似，并且适用于需要匹配电容器的应用。
现在参考图8，该图说明了根据本公开的匹配电容器对200的可替代实施方式。在图8中所示的实施例中，可以根据希望的匹配电容器对的电容特性来形成导体结构851、853以及鳍片结构801的交替阵列。在所述的结构中，可以形成第一电容器，从而在绝缘体结构附近形成多个导体结构，所述绝缘体结构进一步邻近多个相应的半导体鳍片结构的侧面。同样地，可以形成第二电容器，从而在绝缘体结构附近形成多个不同的导体结构，所述绝缘体结构邻近多个半导体鳍片结构的另一个侧面。包含第一电容器以及第二电容器的导体结构851、853可以与桥结构871、873机械地以及导电地连接(如图8中所示)。用此方式，设计者可以根据需要通过增加鳍片结构以及栅极导体结构的数量来构造具有较大电容的器件。
图9说明了例如参考图8所述的器件的横截面视图。在图9的实施例中，形成多个鳍片结构801，同样地形成每个鳍片结构附近的隔离层803。还在如上所述的每个鳍片结构的对应的第一侧面以及第二侧面附近形成绝缘体结构807。还在绝缘体结构807附近形成导体结构851、853。应当指出的是，可以形成导体结构851、853，从而以所述交替阵列形式将它们布置的邻近的鳍片结构之间。以此方式，可以将电荷保持在导体结构与两个邻近的鳍片结构之间。
现在参考图10A-10B，它们说明了用根据本公开的实施方式的FinFET技术制造的电阻器300的实施方式。未硅化物化的多电阻器广泛用于集成电路设计中。在一些设计中，需要较大电阻，特别是在某些模拟电路中。可以根据下式计算出半导体设备中电阻器的电阻，其中R是电阻的测量值(例如，欧姆)，ρ是选择用于形成电阻器的材料电阻率的测量值，L是电阻器的长度，并且A是它的横截面积：
R＝ρ*L/A
应当理解的是，在一些实施例中，代替用于计算电阻器电阻的横截面积，还可以使用选择用于形成电阻器的导体宽度。因此，为了实现根据某些现有技术设计的较大电阻，通常需要具有与其电阻值成比例的绝对长度的电阻器。本公开的实施方式是针对电阻器设计和制造方法，该电阻器设计和制造方法使电阻器由此可以增加有效长度，而不消耗衬底上相应的额外空间。
因此，图10A-10B说明了根据本公开实施方式的电阻器的一个实施例。图10A说明了根据本公开的电阻器300的俯视图。在所述实施例中，导体层1001沉积在一个或多个半导体鳍片结构1003的顶部。如在随后的附图中所示，绝缘体沉积在鳍片结构1003与导体层1001之间。
因此，参考图10B，该图说明了图10A中的电阻器300的横截面视图。如图10B中所示，导体层1001沉积在将导体与半导体鳍片结构1004绝缘的绝缘体层1005的顶部。图10B的非限制性实施例的电阻器进一步由在鳍片结构1003附近形成的隔离层1007限定。换言之，该制造方法可以使用浅沟槽隔离技术来降低和/或防止电流从例如导体层1001渗漏到衬底中。
衬底可以包括，例如，所述鳍片结构1003可以形成于其中的p-型半导体衬底1011。电阻器还由在鳍片结构1003的一些部分下方的p-型半导体衬底1011中形成的n-阱1009来表征。可以通过扩散法、离子注入法、和/或本领域已知用于在p-型衬底1011中形成n-阱的任何其他方法，来形成形成n-阱1009。在p-型衬底1011中形成n-阱1009，从而有助于在p-型衬底与导体层1001之间进行隔离。
因此，由于FinFET制造技术用于所述电阻器，导体的有效长度比通过导体层1001的线性距离更长。在所述实施例中，有效长度可以由下面等式来表征，其中Leff是导体的有效长度，L是横过导体的线性距离，h是导体的高度，并且N是导体层1001形成于其上的鳍片结构1003的数量：
Leff＝L+2*h*N。
根据上面等式，导体层1001的有效长度还包括导体层1001沉积在其上的鳍片结构1003的高度以及相对于半导体衬底1011横过导体层1001的线性距离。
因此，现在参考图11-17，这些图说明了根据本公开的实施方式的电阻器的制造。如图11中所示，硬掩膜层1013可以沉积在半导体衬底1011上。在一个实施方式中，衬底1011可以包括p-型半导体材料。如上所述，硬掩膜层1013可以包括氮化物、氧化物、和/或本领域已知具有类似特性的其他材料。此外，可以将光致抗蚀剂层1015沉积在硬掩膜层1013的顶部在需要鳍片结构的每个位置中。
如图12中所示，可以蚀刻衬底1011以及硬掩膜层1013，并且将光致抗蚀剂层1015去除，从而可以限定鳍片区域。可以使用任何适当的蚀刻技术，例如半导体平板印刷术和/或任何其他技术来蚀刻未放置光致抗蚀剂层1015的硬掩膜层1013。如上所述，硬掩膜层1013限定了鳍片区域，并且在结构形成期间和/或之后有助于鳍片结构的结构稳定性。如图13中所示，可以选择性地蚀刻半导体衬底101，从而形成鳍片结构1003。图13中所示的蚀刻可以在每个鳍片结构附近形成沟槽，从而有助于浅沟槽隔离。此外，可以通过在鳍片结构1003下方的衬底区域中提供适当的掺杂物从而在鳍片结构1003下面形成n-阱1009。可以形成n-阱1009，使得p-型半导体衬底1011的一部分保留在n-阱1009以及鳍片结构1003下方，保留由衬底形成的p-型半导体材料。
现在参考图14，该图说明了将隔离层1005沉积在每个鳍片结构1003附近的沟槽中。如上所述，用于这种浅沟槽隔离步骤的隔离层1005可以包括氧化物层或适合与浅沟槽隔离一起使用的任何其他材料。因此，在图15中，可以蚀刻隔离层1005，使得在半导体衬底1011和n-阱1009上方暴露出鳍片结构1003。
图16说明了绝缘体层1017的沉积，该绝缘体层1017可以将每个鳍片结构1003与包括电阻器的导体绝缘。可以通过大量地沉积绝缘体材料并且随后蚀刻沉积的绝缘体材料从而在每个鳍片结构1003的顶部形成沉积的绝缘体层1017，可以形成沉积在每个鳍片结构1003顶部的绝缘体层1017。绝缘体层1017可以包括，例如，氧化物材料、高k电介质材料、或适合用作半导体设备中的绝缘体的任何其他材料。图17说明了沉积在鳍片结构1003顶部的导体层1020的形成。如上所述，导体层1020可以包括多晶硅、金属、或适合用作半导体设备中的导体的任何其他材料。导体层1020横过每个鳍片结构1003的第一侧面、顶部表面、以及第二侧面。如上所述，可以选择鳍片结构1003的数量用来产生电阻器的有效长度，并且进而产生希望的电阻值。
本领域普通技术人员应当理解的是，本公开的实施方式并不限于在附图中说明的和/或在上文中讨论的实施例。还应当理解的是，这些附图不必要按比例，而且指示所述设备的不同层之间边界的线也不旨在限制本公开的实施方式。例如，限定附图中所示层和结构的线可以不形成直线和/或直角，并且提供这些附图仅是用于说明在此讨论的概念(构思)。此外，还应当理解的是，本公开的实施方式并不限于在此所述的具体制造步骤。
应当强调的是，本发明的上述实施方式仅是实施方式可能的实施例，仅为了清楚地理解本发明的原理而提出。可以对本发明的上述一个或多个实施方式进行许多改变和变更，而不在实质上偏离本发明的精神和原理。所有这类变更和改变都旨在包括在此，在本公开和本发明的范围内，并且被随附的权利要求保护。
Claims (2)
1.一种包括匹配电容器对的半导体器件，包括：
在半导体衬底中的多个鳍片结构，每个鳍片结构具有第一侧面和第二侧面，所述第一侧面和所述第二侧面相对于相应的鳍片结构彼此相对；
在所述多个鳍片结构之间的沟槽中形成的多个隔离层；
在所述多个鳍片结构的所述第一侧面上的多个第一绝缘体结构以及在所述多个鳍片结构的所述第二侧面上的多个第二绝缘体结构；以及
在所述多个第一绝缘体结构和所述多个第二绝缘体结构之间的多个导体结构，
其中，所述多个导体结构设置在所述多个鳍片结构之间，从而形成所述多个导体结构和所述多个鳍片结构的交替阵列。
2.根据权利要求1所述的半导体器件，其中所述多个导体结构包括下面各项中至少一种：金属、硅化物、以及多晶硅；并且所述多个第一绝缘体结构以及所述多个第二绝缘体结构包括下面各项中至少一种：高k电介质材料以及氧化物绝缘体材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/287,331 | 2011-11-02 | ||
| US13/287,331 US9293584B2 (en) | 2011-11-02 | 2011-11-02 | FinFET devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094070A CN103094070A (zh) | 2013-05-08 |
| CN103094070B true CN103094070B (zh) | 2017-03-01 |
Family
ID=47115108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210371062.4A Expired - Fee Related CN103094070B (zh) | 2011-11-02 | 2012-09-28 | 包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9293584B2 (zh) |
| EP (1) | EP2590221B1 (zh) |
| KR (1) | KR101412999B1 (zh) |
| CN (1) | CN103094070B (zh) |
| TW (1) | TWI517221B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9530901B2 (en) * | 2012-01-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling finFET capacitors |
| US8796772B2 (en) * | 2012-09-24 | 2014-08-05 | Intel Corporation | Precision resistor for non-planar semiconductor device architecture |
| US8940602B2 (en) * | 2013-04-11 | 2015-01-27 | International Business Machines Corporation | Self-aligned structure for bulk FinFET |
| US9035425B2 (en) | 2013-05-02 | 2015-05-19 | United Microelectronics Corp. | Semiconductor integrated circuit |
| CN104637814B (zh) * | 2013-11-11 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其制备方法 |
| KR102191221B1 (ko) | 2014-09-23 | 2020-12-16 | 삼성전자주식회사 | 저항 소자 및 이를 포함하는 반도체 소자 |
| US10903372B2 (en) | 2015-12-11 | 2021-01-26 | Intel Corporation | Metal-oxide-polysilicon tunable resistor for flexible circuit design and method of fabricating same |
| US10002868B2 (en) * | 2016-09-30 | 2018-06-19 | International Business Machines Corporation | Vertical fin resistor devices |
| JP6885779B2 (ja) * | 2017-04-28 | 2021-06-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2021072365A (ja) * | 2019-10-31 | 2021-05-06 | ソニーセミコンダクタソリューションズ株式会社 | 抵抗素子および電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653619A (zh) * | 2002-05-13 | 2005-08-10 | 通用半导体公司 | 沟槽dmos晶体管结构 |
| CN1828900A (zh) * | 2005-02-03 | 2006-09-06 | 三星电子株式会社 | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125152A (ja) | 1994-10-28 | 1996-05-17 | Canon Inc | 半導体装置、それを用いた相関演算装置、ａｄ変換器、ｄａ変換器、信号処理システム |
| JP4044276B2 (ja) | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100338783B1 (en) | 2000-10-28 | 2002-06-01 | Samsung Electronics Co Ltd | Semiconductor device having expanded effective width of active region and fabricating method thereof |
| US6657259B2 (en) * | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| KR20040014731A (ko) | 2002-08-10 | 2004-02-18 | 엘지전자 주식회사 | ＵＰｎＰ 네트워크 상의 사용자별 인터넷 접근 제어 방법및 시스템 |
| US8222680B2 (en) * | 2002-10-22 | 2012-07-17 | Advanced Micro Devices, Inc. | Double and triple gate MOSFET devices and methods for making same |
| US7172943B2 (en) | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| KR100555518B1 (ko) * | 2003-09-16 | 2006-03-03 | 삼성전자주식회사 | 이중 게이트 전계 효과 트랜지스터 및 그 제조방법 |
| KR100578130B1 (ko) * | 2003-10-14 | 2006-05-10 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법 |
| KR100518602B1 (ko) * | 2003-12-03 | 2005-10-04 | 삼성전자주식회사 | 돌출된 형태의 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
| TWI295506B (en) | 2005-02-03 | 2008-04-01 | Samsung Electronics Co Ltd | Semiconductor device having transistor with vertical gate electrode and method of fabricating the same |
| US20070018239A1 (en) | 2005-07-20 | 2007-01-25 | International Business Machines Corporation | Sea-of-fins structure on a semiconductor substrate and method of fabrication |
| US7342264B2 (en) | 2005-12-13 | 2008-03-11 | Macronix International Co., Ltd. | Memory cell and method for manufacturing the same |
| JP2008159972A (ja) | 2006-12-26 | 2008-07-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| FR2917896B1 (fr) | 2007-06-21 | 2009-11-06 | Commissariat Energie Atomique | Transistor a effet de champ a contacts electriques alternes. |
| US7683417B2 (en) | 2007-10-26 | 2010-03-23 | Texas Instruments Incorporated | Memory device with memory cell including MuGFET and fin capacitor |
| JP2009283685A (ja) | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8043920B2 (en) * | 2009-09-17 | 2011-10-25 | International Business Machines Corporation | finFETS and methods of making same |
| JP2011066362A (ja) | 2009-09-18 | 2011-03-31 | Toshiba Corp | 半導体装置 |
-
2011
- 2011-11-02 US US13/287,331 patent/US9293584B2/en active Active
-
2012
- 2012-08-10 EP EP12005816.9A patent/EP2590221B1/en active Active
- 2012-09-17 KR KR1020120102726A patent/KR101412999B1/ko not_active IP Right Cessation
- 2012-09-28 CN CN201210371062.4A patent/CN103094070B/zh not_active Expired - Fee Related
- 2012-10-08 TW TW101137114A patent/TWI517221B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653619A (zh) * | 2002-05-13 | 2005-08-10 | 通用半导体公司 | 沟槽dmos晶体管结构 |
| CN1828900A (zh) * | 2005-02-03 | 2006-09-06 | 三星电子株式会社 | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130048687A (ko) | 2013-05-10 |
| EP2590221B1 (en) | 2021-07-14 |
| KR101412999B1 (ko) | 2014-06-27 |
| CN103094070A (zh) | 2013-05-08 |
| EP2590221A1 (en) | 2013-05-08 |
| TWI517221B (zh) | 2016-01-11 |
| TW201320163A (zh) | 2013-05-16 |
| US9293584B2 (en) | 2016-03-22 |
| US20130105942A1 (en) | 2013-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103094070B (zh) | 包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法 | |
| US9257545B2 (en) | Stacked nanowire device with variable number of nanowire channels | |
| US8637930B2 (en) | FinFET parasitic capacitance reduction using air gap | |
| US10418367B2 (en) | Method for fabricating air gap adjacent to two sides of bit line | |
| CN100367505C (zh) | 背栅FinFET SRAM | |
| US20150311337A1 (en) | Finfet device comprising a thermal oxide region positioned between a portion of the fin and a layer of insulating material | |
| TWI692876B (zh) | 高電壓電阻器裝置及其形成方法 | |
| CN103094346A (zh) | 石墨烯晶体管、混合晶体管及其制造方法 | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| CN108695321B (zh) | 半导体装置及其制造方法 | |
| US10026821B2 (en) | All-around gate field-effect transistor | |
| US8673723B1 (en) | Methods of forming isolation regions for FinFET semiconductor devices | |
| CN105938852A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103258741B (zh) | 纳米线场效应晶体管及其形成方法 | |
| CN106571312A (zh) | 一种FinFET器件接触电阻的测量结构及测量方法、电子装置 | |
| US9653600B2 (en) | Semiconductor device and method of fabricating same | |
| US10658494B2 (en) | Transistors and methods of forming transistors using vertical nanowires | |
| CN102751176B (zh) | Pip、pps电容器的制作方法 | |
| CN104701236B (zh) | 在例如FinFET器件中使用的形成电介质隔离的鳍结构的方法 | |
| US20130005130A1 (en) | Semiconductor device and method for forming the same | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN106549047B (zh) | 一种纳米线无结晶体管及其制备方法 | |
| US20240120375A1 (en) | High performance 3d channels with upsilon nanosheets | |
| US9230988B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| US20240120336A1 (en) | 3d nanosheet stack with dual selective channel removal of high mobility channels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1183970 Country of ref document: HK |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170307 Address after: Singapore Singapore Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: American California Patentee before: Zyray Wireless Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181019 Address after: Singapore Singapore Patentee after: Annwa high tech Limited by Share Ltd Address before: Singapore Singapore Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170301 Termination date: 20180928 |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1183970 Country of ref document: HK |