CN103091915B - 布线构造、包括它的薄膜晶体管阵列基板及显示装置 - Google Patents

布线构造、包括它的薄膜晶体管阵列基板及显示装置 Download PDF

Info

Publication number
CN103091915B
CN103091915B CN201210440476.8A CN201210440476A CN103091915B CN 103091915 B CN103091915 B CN 103091915B CN 201210440476 A CN201210440476 A CN 201210440476A CN 103091915 B CN103091915 B CN 103091915B
Authority
CN
China
Prior art keywords
film
nesa coating
wiring
conducting film
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210440476.8A
Other languages
English (en)
Other versions
CN103091915A (zh
Inventor
外德仁
永野慎吾
岛村武志
宫川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103091915A publication Critical patent/CN103091915A/zh
Application granted granted Critical
Publication of CN103091915B publication Critical patent/CN103091915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Abstract

本发明提供一种能抑制透明导电膜上的绝缘膜产生膜浮起,且得到透明导电膜与金属膜的良好的电连接性的布线构造。在和分别作为布线起作用的第一导电膜(2)与第二导电膜(5)连接的布线转换部(45)中,第一透明导电膜(6)具有在该第一透明导电膜(6)的角部附近不覆盖第二导电膜(5)的端面,在角部附近以外覆盖第二导电膜(5)的端面的部分。第一透明导电膜(6)的上层的第二透明导电膜(7)通过与第二导电膜(5)和第一导电膜(2)连接,第一导电膜(2)与第二导电膜(5)被电连接。

Description

布线构造、包括它的薄膜晶体管阵列基板及显示装置
技术领域
本发明涉及例如包含配设在液晶显示装置的显示面板等的、透明导电膜的布线的布线构造。
背景技术
近年来,作为能够兼顾广视角和高透射率这样的特征的液晶模式,在液晶显示装置采用FFS(FringeFieldSwitching,边缘场开关)模式的情况急速增多。FFS模式的TFT阵列基板例如下述的专利文献1所示,包含两层透明导电膜隔着绝缘膜重叠的构造。而与之相对,一般的TN(TwistedNematic,扭曲向列)模式的TFT阵列基板具有的透明导电膜是一层。所以,制造FFS模式的TFT阵列基板所需的照相制版工序数与制造一般的TN模式的TFT阵列基板相比,至少要增加一个工序。
作为对该工序数增加的应对,例如在下述的专利文献2中,公开了通过对设置在FFS模式的TFT阵列基板的透明导电膜图案的配置进行设计,减少所需的照相制版工序数的技术。专利文献2所公开的FFS模式的TFT阵列基板的结构,能够使用与制造一般的TN模式的TFT阵列基板相同数量的照相制版工序来形成。
专利文献1:日本特许第3826217号公报;
专利文献2:日本特愿2010-191410号公报。
如上所述,FFS模式的TFT阵列基板包括两层透明导电膜隔着绝缘膜重叠的构造。在这种情况下,在下层的透明导电膜产生的应力及在其上层的绝缘膜产生的应力无法取得平衡,有的情况下会产生上层的绝缘膜在透明导电膜的端部等剥离的称为“膜浮起”或者“膜剥落”的现象(以下总称为“膜浮起”)。
该膜浮起的产生频度与透明导电膜的图案密度有关,在TFT阵列基板的显示区域的外侧的边框区域等透明导电膜的图案密度比较稀疏的区域,例如在外部连接端子部、布线转换部等,产生频度较高。本发明人确认了在透明导电膜上的绝缘膜的膜浮起,特别容易在透明导电膜的图案的角部(突出的角的部分)产生。由于在绝缘膜的产生膜浮起的部分会丧失绝缘膜作为保护膜的功能,因此膜浮起成为电极的耐腐蚀性下降、产生绝缘击穿等,引起制造TFT阵列基板中成品率的下降、和TFT阵列基板的可靠性下降的主要原因。所以,为了得到成品率和可靠性较高的TFT阵列基板,更要有效应对绝缘膜的膜浮起。
在专利文献2中,出于使FFS模式的TFT阵列基板的照相制版工序数与一般的TN模式的TFT阵列基板数量相同的目的,采用了在成为源极布线的金属膜图案上不经由绝缘膜而配置透明导电膜的结构。在该结构中,由于TFT阵列基板上的透明导电膜图案的面积较大,担心绝缘膜的膜浮起的产生频度变高,因此应对膜浮起变得更加重要。
另外,在专利文献2的TFT阵列基板中,由于需要金属膜与透明导电膜电气性地作为同一电极或者布线起作用,因此金属膜与透明导电膜的电连接性比较重要。例如,由于在ITO(IndiumTinOxide,铟锡氧化物)等的透明电极与Al之间不易得到良好的电连接性,因此在需要在最上层为Al类金属的层叠膜上配设ITO的透明导电膜的情况下会出现问题。本发明人确认了在使用了具有在Al上配置ITO的布线构造的TFT阵列基板的液晶显示装置中,将TFT阵列基板的不同层的布线彼此之间连接的布线转换部的电阻上升,引起线缺陷等显示异常。
另一方面,由于Al类的薄膜的电阻值较低,因此随着液晶显示装置的高分辨率化和大画面化,向TFT阵列基板的信号布线适用Al类薄膜的情况增多。因此,在FFS模式的TFT阵列基板的开发中,提高透明导电膜与金属膜、特别是与在上表面具有Al类薄膜的层叠膜之间的电连接性成为重要的问题。
发明内容
本发明是为解决以上那样的问题而完成的,其目的在于提供一种抑制透明导电膜上的绝缘膜的膜浮起的产生,且能够得到透明导电膜与金属膜的良好的电连接性的布线构造、包括该布线构造的TFT阵列基板、以及液晶显示装置。
本发明所涉及的布线构造包括:第一导电膜;以及形成于所述第一导电膜上的第一透明导电膜,所述第一透明导电膜具有在该第一透明导电膜的角部附近不覆盖所述第一导电膜的端面、在所述角部附近以外覆盖所述第一导电膜的端面的部分。
根据本发明,能够防止应力集中在第一透明导电膜的角部,抑制设置在该第一透明导电膜上的绝缘膜产生膜浮起。另外,由于在第一透明导电性膜的角部以外的部分,第一透明导电性膜与第一导电膜的端面连接,因此即使第一导电膜的最上层与第一透明导电膜的电连接性较差,也能够利用其他层得到良好的电连接性。
附图说明
图1是示出本发明的实施方式所涉及的液晶显示装置所使用的TFT阵列基板的结构的俯视图;
图2是示出本发明的实施方式所涉及的液晶显示装置的剖视图;图3是本发明的实施方式所涉及的TFT阵列基板的显示区域的俯视图;
图4是本发明的实施方式所涉及的TFT阵列基板的显示区域的剖视图;
图5是实施方式1所涉及的TFT阵列基板的布线转换部的俯视图;
图6是实施方式1所涉及的TFT阵列基板的源极布线的延伸部分的剖视图;
图7是实施方式1所涉及的TFT阵列基板的布线转换部的剖视图;
图8是实施方式1所涉及的TFT阵列基板的布线转换部的剖视图;
图9是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图10是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图11是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图12是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图13是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图14是用于说明实施方式1所涉及的TFT阵列基板的制造方法的工序图;
图15是实施方式2所涉及的TFT阵列基板的布线转换部的俯视图;
图16是实施方式2所涉及的TFT阵列基板的布线转换部的剖视图;
图17是实施方式2所涉及的TFT阵列基板的布线转换部的剖视图;
图18是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图;
图19是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图;
图20是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图;
图21是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图;
图22是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图;
图23是用于说明实施方式2所涉及的TFT阵列基板的制造方法的工序图。
附图标记说明
1基板,2第一导电膜,3半导体膜,4欧姆接触膜,5第二导电膜,6第一透明导电膜,7第二透明导电膜,8第一绝缘膜,9第二绝缘膜,13挖穿部,43栅极布线,44源极布线,45布线转换部,50像素,51TFT,52共用布线,53源极电极,54漏极电极,55像素电极,56对置电极。
具体实施方式
下面,说明本发明的优选实施方式,但本发明的适用不限于此。另外,为了便于说明,说明和附图的记载被适当省略或者简化。例如,附图只是示意,并不特定其示出的结构要素的准确大小等。另外,在各图中标注了同一附图标记的结构分别示出同一要素,省略关于其重复的说明。
<实施方式1>
首先,示出能适用本发明所涉及的布线构造的液晶显示装置的结构例。图1是示出构成本发明的实施方式所涉及的液晶显示装置的TFT阵列基板100的俯视图。如图1所示,该TFT阵列基板100包括在基板1上配设为阵列状(矩阵状)的、成为图像的显示单位的像素50。在各像素50配置有向像素电极(未图示)供给显示电压的开关元件即TFT51。将由装载有TFT51的基板1构成的部件称为“TFT阵列基板”,是因为TFT51按每个像素50排列为阵列状。基板1例如由玻璃基板、半导体基板构成。
TFT阵列基板100具有:TFT51排列为阵列状的区域即阵列区域41(图1中虚线的矩形的内侧)、以及包围阵列区域41的边框区域42(图1中虚线的矩形的外侧)。在液晶显示装置中,阵列区域41与显示图像的区域即显示区域对应。下面,将阵列区域41称作“显示区域41”。
在TFT阵列基板100的显示区域41形成有多个栅极布线(扫描信号线)43和多个源极布线(显示信号线)44。多个栅极布线43分别平行延伸,同样地,多个源极布线44分别平行延伸。栅极布线43与源极布线44互相交叉而配设。被相邻的一对栅极布线43与相邻的一对源极布线44包围的区域分别为像素50。所以,在显示区域41中,像素50排列为矩阵状。
在TFT阵列基板100的边框区域42,配设有扫描信号驱动电路46a、显示信号驱动电路46b、布线转换部45、引出布线47a1、47a2、47b1、47b2、以及外部连接端子48a1、48a2、48b1、48b2等。
栅极布线43延伸设置到显示区域41的外侧的边框区域42,利用在与该栅极布线43同一布线层(第一导电膜(下层导电膜))所形成的引出布线47a1,引出到TFT阵列基板100的端部。利用引出布线47a1引出的栅极布线43经由外部连接端子48a1与扫描信号驱动电路46a连接。
源极布线44延伸设置到显示区域41的外侧的边框区域42,利用布线转换部45电连接于在与栅极布线43同一布线层(第一导电膜)所形成的引出布线47b1,利用该引出布线47b1引出到TFT阵列基板100的端部。利用引出布线47b1引出的源极布线44经由外部连接端子48b1与显示信号驱动电路46b连接。
在扫描信号驱动电路46a的附近配设有外部布线49a,扫描信号驱动电路46a与外部布线49a之间经由引出布线47a2及外部连接端子48a2连接。另外,在显示信号驱动电路46b的附近配设有外部布线49b,显示信号驱动电路46b与外部布线49b之间经由引出布线47b2及外部连接端子48b2连接。上述外部布线49a、49b例如是FPC(FlexiblePrintedCircuit,柔性印制电路)等的布线基板。
经由外部布线49a和引出布线47a2,向扫描信号驱动电路46a供给来自外部的各种信号。经由外部布线49b和引出布线47b2,向显示信号驱动电路46b供给来自外部的各种信号。
扫描信号驱动电路46a基于从外部供给的控制信号,将栅极信号(扫描信号)供给至栅极布线43。该栅极信号是依次选择各个栅极布线43的信号。显示信号驱动电路46b基于从外部供给的控制信号、显示数据,与各栅极布线43被选择的定时同步,向各个源极布线44供给显示信号。利用该动作,与显示数据相对应的显示电压分别供给至像素50。
在各个像素50设置有至少1个TFT51。TFT51配置在源极布线44与栅极布线43的交点附近,TFT51的栅极电极与栅极布线43连接,源极电极与源极布线44连接。TFT51根据从栅极布线43供给的栅极信号而接通,将从源极布线44供给的显示电位施加在漏极电极连接的像素电极。
在FFS模式的TFT阵列基板100中,不仅配设有像素电极,还配设有隔着绝缘膜与该像素电极对置配置的对置电极(共用电极)。通常,像素电极是平板状,共用电极是梳齿状(具有多个狭缝的形状)。向对置电极提供共用电位,在像素电极与对置电极之间产生与显示电压(显示电位与共用电位之差)相对应的边缘(fringe)电场。此外,像素50的结构的细节后述。
接下来,说明实施方式1所涉及的液晶显示装置的整体结构。图2是示出包含上述TFT阵列基板100的液晶显示装置的整体结构的剖视图。如图2,液晶显示装置具有在对置配置的TFT阵列基板100与对置基板60之间密封有液晶层62的构造。
对置基板60相对于TFT阵列基板100配置在液晶显示装置的前面侧(视觉辨认侧)。在对置基板60形成有滤色片(colorfilter)64、黑矩阵(BM)63等。对置基板60一般称为“滤色片基板”。
在TFT阵列基板100和对置基板60的各液晶层62侧的表面形成有取向膜61。另外,在TFT阵列基板100的背面侧(视觉辨认相反侧)和对置基板60的前面侧分别设置有偏振光板65。利用这些TFT阵列基板100、对置基板60、液晶层62和偏振光板65,构成液晶显示面板。
并且,隔着相位差板等光学膜66在液晶显示面板的背面侧配置背光单元67,通过将其收纳在由树脂、金属等构成的框架(未图示),构成液晶显示装置。
通过偏振光板65并成为线偏振光的光,其偏振光状态由于液晶层62而变化。在FFS模式的液晶显示装置中,利用在TFT阵列基板100的像素电极与对置电极之间产生的边缘电场来驱动液晶层62(使液晶层62的取向方向变化),由此使通过液晶层62的光的偏振光状态变化。
更具体而言,来自背光单元67的光由于液晶显示面板的背面侧的偏振光板65而成为线偏振光。该线偏振光通过液晶层62,从而偏振光状态变化,由此,通过液晶显示面板的前面侧的偏振光板65的光量变化。即,从背光单元67射出并透射液晶显示面板的透射光中,通过前面侧的偏振光板65的光的量会变化。液晶层62的取向方向根据施加的显示电压而变化。所以,通过控制显示电压,能够使通过前面侧的偏振光板65的光量变化。因此,通过在每个像素50使显示电压变化,能够显示期望的图像。
接下来,使用图3和图4来说明实施方式1所涉及的TFT阵列基板100的显示区域41的详细结构。图3是位于TFT阵列基板100的显示区域41的中央部附近的像素50的俯视图;图4是沿着图3的A1-A2线的剖视图。此外,除了位于显示区域41的最外周的像素50以外,像素50的结构与图3和图4为同样的结构。
例如在由玻璃基板等绝缘性材料构成的基板1上,形成有多个与TFT51的栅极电极连接的栅极布线43。在本实施方式中,栅极布线43的一部分作为TFT51的栅极电极起作用。多个栅极布线43分别平行地直线状配设。另外,在基板1上,使用与栅极布线43相同的布线层(第一导电膜2)而形成的多个共用布线52平行形成。共用布线52在栅极布线43间,与栅极布线43大致平行地配设。
构成这些栅极布线43(栅极电极)和共用布线52的第一导电膜2例如由Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag等高熔点金属或者低电阻金属、以其为主成分的合金膜,或者其层叠膜形成。
在栅极布线43和共用布线52上形成有第一绝缘膜8。第一绝缘膜8的一部分(栅极布线43上的部分)作为TFT51的栅极绝缘膜起作用。
在第一绝缘膜8上形成有半导体膜3。在本实施方式中,半导体膜3与源极布线44的形成区域对准,形成为与栅极布线43交叉的直线状(在图3中,半导体膜3的图案与栅极布线43正交)。半导体膜3由非晶硅、多晶硅等形成。
该直线状的半导体膜3还作为源极布线44的冗余布线起作用。即,即使在源极布线44断线的情况下,通过半导体膜3沿着源极布线44配设,能够防止电信号的中断。
另外,半导体膜3的一部分在与栅极布线43的交叉部分岔,沿着栅极布线43延伸,进一步延伸设置到像素50内。TFT51使用从与栅极布线43的交叉部分岔的半导体膜3的部分而形成。即,分岔的半导体膜3中,与栅极布线43(栅极电极)重合的部分为构成TFT51的活性区域。
在半导体膜3上形成有掺杂了导电性杂质的欧姆接触膜4。欧姆接触膜4形成于半导体膜3上的大致整个表面,但在成为TFT51的沟道区域的部分(源极布线44与漏极电极54之间的区域)上被去除。欧姆接触膜4例如由高浓度掺杂有磷(P)等杂质的n型非晶硅、n型多晶硅等形成。
半导体膜3的与栅极布线43重合的部分中,形成有欧姆接触膜4的区域为源极-漏极区域。参照图4,在半导体膜3中,与栅极布线43重合的左侧的欧姆接触膜4下的区域为源极区域,与栅极布线43重合的右侧的欧姆接触膜4下的区域为漏极区域。而且,夹在半导体膜3的源极区域与漏极区域的区域为沟道区域。
在欧姆接触膜4上,源极布线44、源极电极53和漏极电极54使用同一布线层(第二导电膜5(上层导电膜))形成。具体而言,在TFT51的源极区域侧的欧姆接触膜4上形成源极电极53,在漏极区域侧的欧姆接触膜4上形成漏极电极54。这样的结构的TFT51被称为“沟道蚀刻型TFT”。
源极布线44隔着欧姆接触膜4形成在半导体膜3上,在与栅极布线43交叉的方向直线地延伸而配设。虽然源极电极53与漏极电极54分离,但源极电极53与源极布线44相连。即,源极布线44在与栅极布线43的交叉部分岔,沿着栅极布线43延伸设置,其延伸设置的部分为源极电极53。构成源极布线44、源极电极53和漏极电极54的第二导电膜5与欧姆接触膜4同样,形成于半导体膜3上的大致整个表面,但在成为TFT51的沟道区域的部分上被去除。
在本实施方式中,构成源极布线44、源极电极53和漏极电极54的第二导电膜5是由上层和下层构成的层叠膜,上层是以Al为主成分的金属膜,下层是Cr、Ta、Ti、Mo、W、Ni、Cu、Au、Ag等高熔点金属或者低电阻金属、以其为主成分的合金膜。
从以上的说明可知,半导体膜3配设在源极布线44、源极电极53和漏极电极54下的大致全部区域;以及位于栅极布线43上的源极电极53与漏极电极54之间的区域。另外,欧姆接触膜4分别配设在源极布线44、源极电极53和漏极电极54与半导体膜3之间。
漏极电极54与形成于像素50的区域(被源极布线44与栅极布线43包围的区域)的大致整个表面的第一透明导电膜6即像素电极55电连接。第一透明导电膜6由ITO等透明导电膜形成。
如图4所示,像素电极55具有直接重叠在漏极电极54上的部分。即,在该部分,构成像素电极55的第一透明导电膜6的下表面与漏极电极54的上表面直接接触。另外,第一透明导电膜6覆盖漏极电极54上的大致整个表面。但是,第一透明导电膜6的沟道区域侧的端部配置在与漏极电极54的沟道区域侧的端部为大致相同的位置、或者与若干漏极电极54的端部相比稍微后退。因此,漏极电极54的沟道区域侧的端面不被第一透明导电膜6覆盖。此外,第一透明导电膜6以覆盖漏极电极54的沟道区域侧以外的端面的方式形成。
此外,本说明书中“以覆盖端面的方式形成”是指,将上层膜以不区分下层膜的上表面和端面而覆盖的方式形成,例如也包含由于下层膜的端面的凹凸,上层膜无法与下层膜的端面充分接触的状态(所谓的“覆盖不良”的状态)。但是,不包含在以覆盖下层膜的方式形成上层膜后,对上层膜加工,有意使下层膜的端面露出的状态。
这样,通过采用不隔着绝缘膜,将像素电极55的一部分直接重叠在漏极电极54的结构,不需要用于和像素电极55及漏极电极54电连接的接触孔(contacthole),能够减少照相制版工序。另外,由于不需要确保配置该接触孔的区域,因此还具有能够提高像素50的开口率这样的优点。
另外,与像素电极55同一布线层的第一透明导电膜6以还直接重叠在源极电极53和源极布线44上的大致整个表面的方式形成。源极电极53上的第一透明导电膜6的沟道区域侧的端部配置在与源极电极53的沟道区域侧的端部为大致相同的位置、或者与源极电极53的端部相比稍微后退。因此,源极电极53的沟道区域侧的端部不被第一透明导电膜6覆盖。此外,第一透明导电膜6以覆盖源极电极53的沟道区域侧以外的端面的方式形成。
源极电极53上的第一透明导电膜6和与漏极电极54上的第一透明导电膜6(像素电极55)分离。即,在半导体膜3的沟道区域上未设有第一透明导电膜6。
如图4所示,源极布线44使用与源极电极53和漏极电极54相同的第二导电膜5形成。在源极布线44下的大致整个表面配设有半导体膜3,在源极布线44与半导体膜3之间形成有欧姆接触膜4。
另外,源极布线44、欧姆接触膜4和半导体膜3被与像素电极55同层的第一透明导电膜6覆盖,第一透明导电膜6从源极布线44的宽度露出,覆盖源极布线44的端面。在图4中,仅图示了源极布线44的一个端面(左侧的端面),另一个端面也被从源极布线44的宽度露出的第一透明导电膜6覆盖。
这样,与像素电极55同层的第一透明导电膜6,形成于使用第二导电膜5而形成的源极布线44、源极电极53和漏极电极54上的大致整个表面。特别是,源极布线44上的第一透明导电膜6还作为源极布线44的冗余布线起作用。即,即使在源极布线44断线的情况下,通过第一透明导电膜6沿着源极布线44配设,能够防止电信号的中断。
图4那样的包含像素电极55的第一透明导电膜6上被第二绝缘膜9覆盖。在第二绝缘膜9上形成有第二透明导电膜7即对置电极56。第二绝缘膜9作为TFT51的保护膜起作用,并且还作为像素电极55与对置电极56之间的层间绝缘膜起作用。第二绝缘膜9由氮化硅、氧化硅等绝缘膜、涂布型(由涂布而形成)绝缘膜、或者其层叠膜形成。
对置电极56隔着第二绝缘膜9与像素电极55对置配置,在与像素电极55之间设置有用于产生边缘电场的狭缝。如图3所示,对置电极56的狭缝与源极布线44大致平行地设置有多个。换言之,对置电极56由于狭缝的存在而成为梳齿状。如上所述,在FFS模式的液晶显示装置中,利用在像素电极55与对置电极56之间产生的边缘电场来驱动液晶。
对置电极56经由贯穿第二绝缘膜9和第一绝缘膜8的接触孔CH1,与供给共用电位的共用布线52电连接。另外,对置电极56与夹着栅极布线43相邻的其他像素50的对置电极56相连而一体形成。即,夹着栅极布线43相邻的像素50的对置电极56之间,利用与其布线层(第二透明导电膜7)相同的对置电极连结部57连结。此处,对置电极连结部57以在不与源极布线44和TFT51重合的区域,跨过栅极布线43的方式形成。即,第二透明导电膜7以与栅极布线43部分互相重叠的方式形成。
接下来,使用图5~图8来说明实施方式1所涉及的液晶显示装置的TFT阵列基板100所包括的布线转换部45的结构。图5是布线转换部45的俯视图;图6是沿着图5的B1-B2线的剖视图;图7是沿着图5的C1-C2线的剖视图;图8是沿着图5的D1-D2线的剖视图。
此外,在图5~图8中,在使用与图3和图4所示的结构同层而形成的要素标注相同的附图标记。例如,图5~图8的第一导电膜2与栅极布线43即图4的第一导电膜2同层。同样,图5~图8的第一绝缘膜8与作为TFT51的栅极绝缘膜而工作的图4的第一绝缘膜8同层。另外,图5~图8的半导体膜3与TFT51的活性区域即图4的半导体膜3同层。对于其他的欧姆接触膜4、第二导电膜5、第一透明导电膜6、第二透明导电膜7、第二绝缘膜9等也一样。
如图5所示,布线转换部45配设在TFT阵列基板100的边框区域42。与显示信号驱动电路46b、外部布线49b连接的引出布线47b1由与栅极布线43同层的第一导电膜2形成,被引入布线转换部45。另外,第二导电膜5即源极布线44的延伸部分从显示区域41被引入布线转换部45。
如图6所示,在源极布线44的延伸部分,在源极布线44(第二导电膜5)的下表面形成有欧姆接触膜4和半导体膜3,在第二导电膜5的上表面形成有与像素电极55同层的第一透明导电膜6。这些半导体膜3、欧姆接触膜4、第二导电膜5和第一透明导电膜6被层叠在第一绝缘膜8上。
另外,欧姆接触膜4、第二导电膜5、第一透明导电膜6的端部配置在大致相同的位置,其端部配置在半导体膜3的端部的内侧。即,欧姆接触膜4、第二导电膜5、第一透明导电膜6形成为比半导体膜3的宽度稍微窄的宽度。所以,半导体膜3、欧姆接触膜4、第二导电膜5的端面不被第一透明导电膜6覆盖。
在源极布线44的延伸部分,在第一透明导电膜6上形成有第二绝缘膜9。该第二绝缘膜9以覆盖半导体膜3、欧姆接触膜4、第二导电膜5和第一透明导电膜6的端面的方式形成。
接下来,说明将第一导电膜2即引出布线47b1和第二导电膜5即源极布线44的延伸部分连接的布线转换部45的结构。
如图7和图8所示,在布线转换部45引入作为引出布线47b1的第一导电膜2。在第一导电膜2上形成有第一绝缘膜8。
另外,在布线转换部45的第一绝缘膜8上还引入图6所示的构造的源极布线44。即,在布线转换部45,在第一绝缘膜8上形成有半导体膜3、欧姆接触膜4、第二导电膜5、第一透明导电膜6的层叠构造。
层叠构造具有如图7所示半导体膜3、欧姆接触膜4和第二导电膜5的端面被第一透明导电膜6覆盖的部分;如图8所示半导体膜3、欧姆接触膜4和第二导电膜5的端面不被第一透明导电膜6覆盖的部分。从图5可知,半导体膜3、欧姆接触膜4和第二导电膜5的端面不被第一透明导电膜6覆盖的部分配设在第一透明导电膜6的图案的角部(突出的角的部分)附近;半导体膜3、欧姆接触膜4和第二导电膜5的端面被第一透明导电膜6覆盖的部分配设在第一透明导电膜6的图案的角部以外。
进一步具体说明,在第一透明导电膜6的角部附近,如图8所示,欧姆接触膜4、第二导电膜5和第一透明导电膜6的端部向半导体膜3的端部的内侧后退。换言之,欧姆接触膜4、第二导电膜5和第一透明导电膜6的角部附近在俯视下内含在半导体膜3。另外,在第一透明导电膜6的角部附近,欧姆接触膜4、第二导电膜5和第一透明导电膜6的各端部配置在大致相同的位置。因此,半导体膜3、欧姆接触膜4和第二导电膜5的各端面不被第一透明导电膜6覆盖。
另一方面,在第一透明导电膜6的角部附近以外,如图7所示,第一透明导电膜6的端部位于半导体膜3、欧姆接触膜4和第二导电膜5的端部的外侧。换言之,半导体膜3、欧姆接触膜4和第二导电膜5的角部附近以外的端部在俯视下内含在第一透明导电膜6。另外,在第一透明导电膜6的角部附近以外,半导体膜3、欧姆接触膜4、第二导电膜5的各端部配置在大致相同的位置。所以,半导体膜3、欧姆接触膜4和第二导电膜5的各端面被第一透明导电膜6覆盖。
另外,在布线转换部45,在第一透明导电膜6的上层形成有第二绝缘膜9。如图8所示,在第一透明导电膜6的角部附近,第二绝缘膜9以直接覆盖半导体膜3、欧姆接触膜4、第二导电膜5和第一透明导电膜6的端面的方式形成。
在布线转换部45,在第二绝缘膜9形成到达第一透明导电膜6的接触孔CH2。另外,在第一绝缘膜8和第二绝缘膜9形成到达第一导电膜2的接触孔CH3。
而且,在第二绝缘膜9上,与对置电极56同层的第二透明导电膜7以跨过接触孔CH2与接触孔CH3的方式形成。第二透明导电膜7通过接触孔CH2与第一透明导电膜6连接,并且通过接触孔CH3与第一导电膜2连接。利用该第二透明导电膜7,第一导电膜2与第一透明导电膜6电连接。其结果是,第一导电膜2即引出布线47b1和第二导电膜5即源极布线44被电连接。
这样,实施方式1的布线转换部45使用两层透明导电膜而构成。由于FFS模式的TFT阵列基板100必然包括两层透明导电膜(像素电极55和对置电极56),因此作为布线转换部45的两层透明导电膜,通过使用与像素电极55同层的第一透明导电膜6、与对置电极56同层的第二透明导电膜7,能够不增加制造工序数而形成布线转换部45(具体的形成工序后述)。
在布线转换部45的第一透明导电膜6的角部附近,第一透明导电膜6以不覆盖半导体膜3、欧姆接触膜4和第二导电膜5的端面的方式形成。即,在半导体膜3、欧姆接触膜4和第二导电膜5的端部,第一透明导电膜6以端部不与第一绝缘膜8相接的方式形成。通常,在透明导电膜上的绝缘膜的膜浮起容易在透明导电膜的角部分附近产生,通过采用该结构,能够避免在形成第二绝缘膜9后应力集中在第一透明导电膜6的角部附近的端部。所以,能够抑制第二绝缘膜9产生剥落,力图提高成品率。
并且,在布线转换部45的第一透明导电膜6的角部附近以外,第一透明导电膜6与半导体膜3、欧姆接触膜4和第二导电膜5的各端面接触。因此,在第二导电膜5是层叠膜的情况下,第一透明导电膜6不仅能与其最上层,而且还能与下层连接。
所以,即使在层叠膜即第二导电膜5的最上层与第一透明导电膜6的电连接性较差的情况下,若至少在第二导电膜5的下层的金属膜使用与第一透明导电膜6的电连接性的良好的材料,则能够得到第二导电膜5与第一透明导电膜6的良好的电连接性。例如,在两层构造的第二导电膜5中,即使上层是Al类的金属膜,第一透明导电膜6是ITO的情况下,通过在第二导电膜5的下层使用与ITO的电连接性良好的材料,能够得到第二导电膜5与第一透明导电膜6的良好的电连接性。因此,能够增大布线材料的选择范围。
接下来,使用图9~图14来说明实施方式1所涉及的液晶显示装置的制造方法。图9~图14是示出实施方式1所涉及的TFT阵列基板100的制造工序的剖视图。在这些各图中,左侧示出形成TFT51的显示区域41,右侧示出形成布线转换部45的边框区域42。
首先,在由玻璃等透明的绝缘性材料构成的基板1上的整个表面,使用例如溅射法、蒸镀法等对第一导电膜2进行成膜。作为第一导电膜2的材料,能够使用例如Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag、或者以这些为主成分的合金膜、或者由其中2个以上构成的层叠膜。
接下来,涂布抗蚀剂,将该抗蚀剂从光掩模上曝光,使抗蚀剂感光。将感光的抗蚀剂显影,对抗蚀剂进行图案形成,形成抗蚀剂图案。下面,将用于形成该抗蚀剂图案的一系列工序称为“光刻(photolithography)工序”。
然后,利用将该抗蚀剂图案作为掩模的蚀刻,对第一导电膜2进行图案形成,去除抗蚀剂图案。下面,将使用了抗蚀剂图案的图案形成的工序称为“微细加工工序”。
其结果如图9所示,在显示区域41形成包含栅极布线43(栅极电极)、共用布线52的第一导电膜2的图案。具体而言,在显示区域41形成栅极布线43、共用布线52,在边框区域42形成引入至布线转换部45的引出布线47b1。
之后,以覆盖第一导电膜2的图案的方式,使用例如等离子体CVD、常压CVD、减压CVD等,在基板1整个表面依次对第一绝缘膜8、半导体膜3和欧姆接触膜4进行成膜。
作为第一绝缘膜8,能够使用氮化硅、氧化硅等。由于第一绝缘膜8也作为栅极电极起作用,因此以防止因产生小孔等膜缺损所导致的短路为目的,优选分为多次成膜。作为半导体膜3,能够使用非晶硅、多晶硅等。另外,作为欧姆接触膜4,能够使用高浓度添加有磷(P)等杂质的n型非晶硅、n型多晶硅等。
并且,在成膜后的欧姆接触膜4上,利用例如溅射法、蒸镀法等,对第二导电膜5进行成膜。第二导电膜5使用Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag、使用了以其为主成分的合金膜的层叠膜。
之后,利用光刻工序和微细加工工序,对第二导电膜5进行图案形成。由此,在显示区域41形成有源极布线44、源极电极53和漏极电极54的图案。但是,在该阶段,源极电极53与漏极电极54之间没有分离(即,在半导体膜3的沟道区域上残留有第二导电膜5)。
接下来,将图案形成后的第二导电膜5作为掩模,或者将形成第二导电膜5的图案所使用的抗蚀剂图案作为掩模(即,在将对第二导电膜5进行图案形成所使用的抗蚀剂图案留下的状态下),对欧姆接触膜4和半导体膜3进行蚀刻。由此,如图10所示,去除不被第二导电膜5覆盖的部分的欧姆接触膜4和半导体膜3。其结果是,在显示区域41中,半导体膜3和欧姆接触膜4图案形成为与源极布线44相同的形状。
这样,第二导电膜5和欧姆接触膜4和半导体膜3的图案形成用1次光刻工序连续进行。
接下来,利用溅射法等,在基板1的整个表面进行ITO等透明导电膜的成膜。在本实施方式中,在非晶状态下对通常的ITO进行成膜。然后,通过利用光刻工序形成抗蚀剂图案PR1,利用使用抗蚀剂图案PR1的微细加工工序,对透明导电膜进行图案形成,如图11所示形成第一透明导电膜6。在该图案形成中,非晶状态的ITO的蚀刻能够使用适当利用草酸类等弱酸的蚀刻剂的湿法蚀刻。
利用该工序,在显示区域41形成覆盖第二导电膜5上的第一透明导电膜6和像素电极55。另外,如图11所示,半导体膜3的沟道区域上的透明导电膜此时被去除(即第一透明导电膜6分离为源极区域侧和漏极区域侧)。此外,包含像素电极55的第一透明导电膜6的配置和形状通过该工序确定。
在边框区域42,在第二导电膜5上也形成第一透明导电膜6。但是,在第一透明导电膜6的角部附近(在图11中未图示),使第一透明导电膜6的端部位于半导体膜3、欧姆接触膜4和第二导电膜5的端部的内侧,在第一透明导电膜6的角部附近以外,如图11那样,使第一透明导电膜6的端部位于半导体膜3、欧姆接触膜4和第二导电膜5的宽度的外侧。
接下来,利用将所述抗蚀剂图案PR1作为掩模的蚀刻,依次去除沟道区域上的第二导电膜5和欧姆接触膜4。通过利用蚀刻去除沟道区域上的第二导电膜5,第二导电膜5分离为源极电极53与漏极电极54。由此,如图12所示,成为TFT51的沟道区域的半导体膜3在源极电极53与漏极电极54间露出,TFT51的结构完成。
另外,此时在边框区域42的第一透明导电膜6的角部附近,由于从第一透明导电膜6露出的部分的欧姆接触膜4和第二导电膜5被去除,因此欧姆接触膜4、第二导电膜5和第一透明导电膜6的端部成为大致相同位置,且其端部为从半导体膜3后退的位置。
在去除抗蚀剂图案PR1后,如图13所示,在基板1的整个表面进行第二绝缘膜9的成膜。由此,包含像素电极55的第一透明导电膜6、以及半导体膜3的沟道区域被第二绝缘膜9覆盖。作为第二绝缘膜9,能够使用例如氮化硅、氧化硅等无机绝缘膜;作为成膜方法,能够使用CVD法等。另外,第二绝缘膜9也可以是在氮化硅、氧化硅等无机绝缘膜上,进一步形成有涂布型(由涂布而形成)的绝缘膜等的层叠膜。
如上说明,在本实施方式中,通过采用在边框区域42(布线转换部45)的第一透明导电膜6的角部附近,第一透明导电膜6不覆盖半导体膜3、欧姆接触膜4和第二导电膜5的外周的端面的结构,抑制在形成第二绝缘膜9后应力集中在第一透明导电膜6的角部附近的端部,由此防止第二绝缘膜9的膜浮起。
所以,关于第二绝缘膜9的成膜条件,即使采用例如第一透明导电膜6的透射率提高的成膜条件、或者在第二绝缘膜9形成接触孔CH2时能够在第一透明导电膜6形成良好的接触端面形状的成膜条件等不专门防止膜浮起的条件,也能够降低膜浮起的产生频度。另外,关于第一透明导电膜6的形成条件,虽然采用透射率提高的成膜条件有时会助长第二绝缘膜9产生膜浮起,但能够利用上述结构降低膜浮起的产生频度。
此外,作为第一透明导电膜6的透射率提高的第二绝缘膜9的成膜条件,能够例举成膜时的材料气体中的含氧量较高的成膜条件,更具体而言为形成氧化硅膜的成膜条件、形成包含氧的氮化硅膜的成膜条件等。另一方面,作为在第二绝缘膜9形成接触孔CH2时能够在第一透明导电膜6形成良好的接触端面形状的第二绝缘膜9的成膜条件,能够例举氮化硅膜的成膜时的材料气体中含氮量较高的成膜条件,更具体而言为在成膜时的材料气体中,氮气或者氨气的分压比相对于包含硅的气体(硅烷气体、乙硅烷气体、TEOS气体等)为2以上的成膜条件。
进一步,作为ITO等第一透明导电膜6的透射率提高的成膜条件,能够例举利用选择在利用溅射法等进行成膜时氧浓度较高的条件。第二绝缘膜9和第一透明导电膜6的成膜条件也可以根据TFT阵列基板100的用途而区分。
接下来,利用光刻工序和微细加工工序,在第二绝缘膜9和第一绝缘膜8形成接触孔CH1~CH3。由此,在显示区域41形成到达共用布线52的接触孔CH1。另外,在边框区域42形成到达第一透明导电膜6的接触孔CH2、和到达第一导电膜2的接触孔CH3。
接下来,在第二绝缘膜9上,利用溅射法等在基板1的整个表面进行ITO等透明导电膜的成膜。然后,利用光刻工序和微细加工工序,对该透明导电膜进行图案形成,形成第二透明导电膜7。由此,如图14所示,在显示区域41中,在与像素电极55对置的位置形成对置电极56。另外,对置电极56以经由接触孔CH1与共用布线52连接的方式形成。在边框区域42中,第二透明导电膜7以经由接触孔CH2和接触孔CH3与第一导电膜2和第一透明导电膜6电连接的方式形成。
此外,配设在边框区域42的外部连接端子48b1由经由接触孔与第一导电膜2即引出布线47b1连接的第二透明导电膜7构成。该外部连接端子48b1与布线转换部45同时形成。
利用以上的工序,完成实施方式1的TFT阵列基板100。
在完成后的TFT阵列基板100上、另行制作的对置基板60上分别形成取向膜61,用摩擦(rubbing)等方法对这些取向膜61实施取向处理,即在与液晶的接触面向一个方向施加微小的伤痕。然后,在TFT阵列基板100或者对置基板60的周缘部涂布密封材料,将TFT阵列基板100与对置基板60以既定的间隔贴合,使得各取向膜61相对。之后,利用真空注入法等,在TFT阵列基板100与对置基板60之间注入液晶并密封。然后,在TFT阵列基板100和对置基板60分别粘贴偏振光板65,将驱动电路连接并形成液晶显示面板。
之后,在成为液晶显示面板的背面侧的TFT阵列基板100的背面侧,隔着相位差板等光学膜66配设背光单元67,通过将其收纳在由树脂、金属等构成的框架内,完成液晶显示装置。
在实施方式1的液晶显示装置中,在配设于透明导电膜的图案密度比较稀疏的区域即边框区域42的布线转换部45,第一透明导电膜6为以在其角部附近不覆盖第二导电膜5的端面的方式形成的结构,由此,抑制覆盖第一透明导电膜6上的第二绝缘膜9产生膜浮起。
并且,在布线转换部45中,在第一透明导电膜6的角部附近以外,第一透明导电膜6与第二导电膜5的下层的金属膜连接。因此,即使在第二导电膜5的最上层与第一透明导电膜6之间的电连接性较差的情况下,只要第二导电膜5的下层与第一透明导电膜6之间的电连接性较好,就能够得到第二导电膜5与第一透明导电膜6的良好的电连接性。
此外,在以上的说明中,示出了将本发明所涉及的布线构造适用于配置在TFT阵列基板100的边框区域42的布线转换部45的例子,但也可以适用于边框区域42的布线(例如源极布线44的延伸部分)。由于边框区域42的布线的周边与显示区域41相比,是透明导电膜的图案密度稀疏的区域,因此第二绝缘膜9容易产生膜浮起,而通过在该布线适用本发明的布线构造,能够抑制第二绝缘膜9的膜浮起的产生。
例如,在适用于在边框区域42延伸设置的源极布线44(源极布线44的延伸部分)的情况下,在源极布线44上的第一透明导电膜6的角部附近,使第一透明导电膜6的端部在第二导电膜5的内侧,第二导电膜5的端面不被第一透明导电膜6覆盖;在除此之外的部分,使第一透明导电膜6的端部在第二导电膜5的外侧,第二导电膜5的端面被第一透明导电膜6覆盖。
利用该结构,在源极布线44也能够得到与上述布线转换部45同样的效果。即,能够防止源极布线44中第二绝缘膜9的膜浮起。并且,即使在第二导电膜5的最上层使用与第一透明导电膜6的电连接性较差的材料的情况下,在第二导电膜5与第一透明导电膜6之间也能够得到良好的电连接性。
另外,在本实施方式的TFT阵列基板100中,其结构为在由第一透明导电膜6形成的平板状的像素电极55的上方,配置有由第二透明导电膜7形成的梳齿状的对置电极56。但是,在FFS模式的液晶显示装置中,像素电极55的形状和对置电极56的形状也可以与上述相反。即,也可以利用第一透明导电膜6形成梳齿状的像素电极55。但是,在这种情况下,由于需要将平板状的对置电极56配置在梳齿状的像素电极55的下层,因此构成平板状的对置电极56的透明导电膜需要与第二透明导电膜7分别形成。
<实施方式2>
图15~图17是示出实施方式2所涉及的TFT阵列基板100的布线转换部45的结构的图。
图15是布线转换部45的俯视图;图16是沿着其F1-F2线的剖视图;图17是沿着其G1-G2线的剖视图。
实施方式2的布线转换部45相对于实施方式1的结构(图5、图7),在第二导电膜5的下方不配设欧姆接触膜4和半导体膜3。
利用该结构,与实施方式1相比,在第二绝缘膜9上第二透明导电膜7越过的台阶差减小。因此,第一透明导电膜6和第二透明导电膜7在台阶差部断线的概率下降,能够得到可靠性更高的布线转换部。另外,与实施方式1同样,也能够得到抑制产生膜浮起的效果、以及在第一透明导电膜6与第二导电膜5之间得到良好的电连接性的效果。
此外,包括实施方式2所涉及的布线转换部45的TFT阵列基板100的制造方法与实施方式1的情况大致相同,但需要分别使用抗蚀剂图案,进行欧姆接触膜4和半导体膜3的图案形成和第二导电膜5的图案形成。
下面,使用图18~图23来说明实施方式2所涉及的TFT阵列基板100的制造方法。
首先,用与实施方式1同样的方法,在基板1上形成包含栅极布线43、共用布线52、引出布线47b1的第一导电膜2(图9)。
之后,通过半导体膜3、欧姆接触膜4和第二导电膜5的成膜并进行图案形成,形成源极布线44、源极电极53和漏极电极54等。此时,在实施方式1中,利用1次光刻工序对半导体膜3、欧姆接触膜4和第二导电膜5进行图案形成,但在实施方式2中,半导体膜3和欧姆接触膜4的图案形成与第二导电膜5的图案形成分别进行。
即,首先进行半导体膜3和欧姆接触膜4的成膜并进行第一次图案形成(图18),之后进行第二导电膜5的成膜并进行第二次图案形成(图19)。在第一次图案形成时,通过如图18所示去除布线转换部45的形成区域的半导体膜3和欧姆接触膜4,在第二次图案形成中,如图19所示,能够在布线转换部45的形成区域,形成在下方没有半导体膜3和欧姆接触膜4的第二导电膜5的图案。
之后,用与在实施方式1中使用图11~图14说明的同样步骤,依次进行:包含像素电极55的第一透明导电膜6的形成(图20);TFT51的沟道区域上的第二导电膜5和欧姆接触膜4的去除(图21);第二绝缘膜9的成膜(图22);接触孔CH1~CH3的形成和包含对置电极56的第二透明导电膜7的形成(图23)。由此,形成具有图15~图17所示的构造的布线转换部45的TFT阵列基板100。
在以上的各实施方式中,示出了将本发明适用于FFS模式的TFT阵列基板的例子。其原因在于,由于FFS模式的TFT阵列基板包括两层透明导电膜,因此能抑制其制造工序的增加并适用本发明。本发明能够广泛适用于将透明导电膜作为布线或者电极来使用的薄膜电子器件。作为包括TFT阵列基板的液晶显示装置以外的薄膜电子器件,例如能够例举有机EL显示装置等平面型显示装置(平板显示器)、图像传感器等光电转换装置。在设置在这些TFT阵列基板的布线、布线转换部中,对于在金属图案上设置有透明导电膜图案,进一步在透明导电膜图案上设置有绝缘膜的构造,也能够适用本发明。
此外,本发明在其发明的范围内,能够对各实施方式进行自由组合,或者对各实施方式适当进行变形、省略。

Claims (7)

1.一种布线构造,其特征在于,包括:
上层导电膜;以及
第一透明导电膜,形成于所述上层导电膜上,
所述第一透明导电膜具有在该第一透明导电膜的角部附近不覆盖所述上层导电膜的端面,而在所述角部附近以外覆盖所述上层导电膜的端面的部分。
2.如权利要求1所述的布线构造,其中,
所述上层导电膜是层叠有不同种类的导电性的膜的层叠膜。
3.如权利要求1或2所述的布线构造,其中,
在所述上层导电膜下还包括与该上层导电膜电连接的半导体膜。
4.如权利要求1或2所述的布线构造,其中,
在所述上层导电膜下不形成半导体膜。
5.如权利要求1或2所述的布线构造,其中还包括:
绝缘膜,形成于所述第一透明导电膜上;
下层导电膜,形成于所述绝缘膜下,是与所述上层导电膜不同的层;
第一接触孔,形成于所述绝缘膜,到达所述第一透明导电膜;
第二接触孔,形成于所述绝缘膜,到达所述下层导电膜;以及
第二透明导电膜,形成于所述绝缘膜上,经由所述第一接触孔与所述第一透明导电膜连接,并且经由所述第二接触孔与所述下层导电膜连接。
6.一种薄膜晶体管阵列基板,其中包括权利要求1或2所述的布线构造。
7.一种显示装置,其中包括使用权利要求6所述的薄膜晶体管阵列基板而形成的显示面板。
CN201210440476.8A 2011-11-07 2012-11-07 布线构造、包括它的薄膜晶体管阵列基板及显示装置 Active CN103091915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011243076A JP5863399B2 (ja) 2011-11-07 2011-11-07 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP2011-243076 2011-11-07

Publications (2)

Publication Number Publication Date
CN103091915A CN103091915A (zh) 2013-05-08
CN103091915B true CN103091915B (zh) 2015-11-18

Family

ID=48204679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210440476.8A Active CN103091915B (zh) 2011-11-07 2012-11-07 布线构造、包括它的薄膜晶体管阵列基板及显示装置

Country Status (3)

Country Link
US (1) US8772781B2 (zh)
JP (1) JP5863399B2 (zh)
CN (1) CN103091915B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5520897B2 (ja) * 2011-08-11 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
CN104062818B (zh) * 2014-06-27 2017-10-24 上海天马微电子有限公司 一种液晶显示装置及其制造方法
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
CN106575063B (zh) * 2014-08-07 2019-08-27 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
JP7208863B2 (ja) * 2019-05-29 2023-01-19 シャープ株式会社 表示装置の製造方法、および表示装置
CN112419881A (zh) * 2019-08-20 2021-02-26 华为技术有限公司 一种盖板和显示屏

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788738A (zh) * 2009-01-23 2010-07-28 三菱电机株式会社 薄膜晶体管阵列基板、其制造方法、及液晶显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258029A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 液晶表示装置
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
US7923733B2 (en) * 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009194106A (ja) * 2008-02-13 2009-08-27 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
KR101701212B1 (ko) * 2010-08-11 2017-02-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5671948B2 (ja) * 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788738A (zh) * 2009-01-23 2010-07-28 三菱电机株式会社 薄膜晶体管阵列基板、其制造方法、及液晶显示装置

Also Published As

Publication number Publication date
US8772781B2 (en) 2014-07-08
JP5863399B2 (ja) 2016-02-16
US20130112978A1 (en) 2013-05-09
JP2013097349A (ja) 2013-05-20
CN103091915A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN103091915B (zh) 布线构造、包括它的薄膜晶体管阵列基板及显示装置
CN103105711B (zh) 布线构造和具备其的薄膜晶体管阵列基板以及显示装置
CN100460968C (zh) 液晶显示装置及其制造方法
CN101788738B (zh) 薄膜晶体管阵列基板、其制造方法、及液晶显示装置
US20110013130A1 (en) Ffs type tft-lcd array substrate and manufacturing method thereof
US10310340B2 (en) Liquid crystal display device and manufacturing method thereof
CN103309101B (zh) 布线构造及具备它的薄膜晶体管阵列基板以及显示装置
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
CN100539193C (zh) Tft阵列衬底、其制造方法以及显示装置
US20080116459A1 (en) Thin film transistor array substrate and method for fabricating same
KR20160084000A (ko) 박막 트랜지스터 표시판의 제조 방법
CN102540600B (zh) 液晶显示装置及其制造方法
KR20080008240A (ko) Tft 어레이 기판 및 그 제조 방법과, 이것을 사용한표시장치
US8624244B2 (en) Thin film transistor including a light-transmitting semiconductor film and active matrix substrate
CN113437090A (zh) 阵列基板及其制备方法、显示面板
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
KR20050003515A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP6425676B2 (ja) 表示装置の製造方法
CN115128875A (zh) 阵列基板、阵列基板制备方法及显示面板
CN114787703A (zh) 阵列基板及其制作方法
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20080040117A (ko) 표시 기판의 제조 방법
CN115497963A (zh) 阵列基板及其制备方法、显示面板
KR20070096218A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant