KR20160084000A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20160084000A
KR20160084000A KR1020150000232A KR20150000232A KR20160084000A KR 20160084000 A KR20160084000 A KR 20160084000A KR 1020150000232 A KR1020150000232 A KR 1020150000232A KR 20150000232 A KR20150000232 A KR 20150000232A KR 20160084000 A KR20160084000 A KR 20160084000A
Authority
KR
South Korea
Prior art keywords
etching
layer
data
metal layer
forming
Prior art date
Application number
KR1020150000232A
Other languages
English (en)
Other versions
KR102248837B1 (ko
Inventor
김동일
이주형
정재우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150000232A priority Critical patent/KR102248837B1/ko
Priority to US14/795,578 priority patent/US9502536B2/en
Publication of KR20160084000A publication Critical patent/KR20160084000A/ko
Application granted granted Critical
Publication of KR102248837B1 publication Critical patent/KR102248837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계; 상기 게이트 배선 위에 게이트 절연막, 액티브층, 데이터 금속층 및 포토레지스트 식각 마스크 패턴을 순차적으로 형성하는 단계; 상기 포토레지스트 식각 마스크 패턴과 동일한 형상으로 상기 데이터 금속층을 식각하는 단계; 상기 포토레지스트 식각 마스크 패턴을 이용하여 상기 액티브층을 식각하는 단계; 상기 액티브층 위에 채널부를 완성하기 위한 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 및 상기 드레인 전극을 노출하고 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하며, 상기 액티브층을 식각하는 단계는 NF3 및 H2 중 적어도 하나를 포함하는 가스를 사용하여 건식 식각 공정으로 진행하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

Description

박막 트랜지스터 표시판의 제조 방법{MANUFACTURING METHOD OF THIN FILM TRANSISTOR DISPLAY PANEL}
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
표시 장치는 평판 표시 장치가 사용될 수 있으며, 평탄 표시 장치로는 액정 표시 장치, 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치 등 다양한 표시 장치가 사용될 수 있다.
그 중 대표적인 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함하고, 이들 액정층을 협지한 표시판에 빛을 제공하는 백라이트 유닛을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 백라이트 유닛이 제공하는 빛의 출사량을 제어함으로써 영상을 표시한다.
일반적으로 표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 소스 배선들이 형성되며, 이들 게이트 배선들과 데이터 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다.
박막 트랜지스터 표시판은 게이트 배선의 일부인 게이트 전극, 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극 및 드레인 전극으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
한편, 게이트 배선들, 데이터 배선들 및 스위칭 소자는 노광 마스크를 이용한 사진 식각 공정을 거쳐 형성된다.
노광 마스크는 제조 원가의 큰 비중을 차지하므로, 최근에는 제조 비용 및 제조 공정을 절감하기 위한 4 매 마스크 공정 및 5매 마스크 공정이 개발되었다.
예컨대, 4 매 마스크 공정에서는 게이트 배선을 포함하는 게이트 금속패턴이 형성된 베이스 기판 위에 반도체층, 오믹콘택층 및 금속층을 순차적으로 도포하고, 사진 식각 공정으로 금속층을 패터닝하여 소스 배선을 포함하는 소스 금속 패턴을 형성한다. 이어서, 소스 금속패턴을 식각 마스크로 오믹 콘택층 및 반도체층을 건식 식각하여 소스 금속패턴과 동일하게 패터닝된 채널층을 형성한다. 일반적으로, 채널층 형성을 위한 건식 식각 공정에는 식각가스로 HCl 내지는 SF6 가스를 이용한다.
한편, 상기 건식 식각 공정에서는 상기 소스 금속패턴이 건식 식각 가스에 노출되므로, 소스 금속패턴을 이루는 금속 물질과 식각 가스가 반응하여 반응 부산물을 형성할 수 있다. 이렇게 해서 형성된 반응 부산물은 소스 금속패턴 주변에 잔류하여 배선 불량을 유발하는 문제점이 있다. 특히, 상기 소스 금속패턴이 내화학성이 취약한 구리(Cu)를 포함하는 경우, 상술한 반응 부산물의 형성이 더욱 심화되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 건식 식각 공정 중에 소스 금속패턴의 식각면 노출을 방지함으로써 소스 금속패턴의 부식을 방지할 수 있는 박막 트랜지스터의 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계; 상기 게이트 배선 위에 게이트 절연막, 액티브층, 데이터 금속층 및 포토레지스트 식각 마스크 패턴을 순차적으로 형성하는 단계; 상기 포토레지스트 식각 마스크 패턴과 동일한 형상으로 상기 데이터 금속층을 식각하는 단계; 상기 포토레지스트 식각 마스크 패턴을 이용하여 상기 액티브층을 식각하는 단계; 상기 액티브층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 및 상기 드레인 전극을 노출하고 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하며, 상기 액티브층을 식각하는 단계는 NF3/H2 가스계열 기반의 건식 식각 공정을 이용한다.
본 발명의 실시예에 따른 상기 액티브층은 상기 게이트 절연막 위에 순차적으로 형성된 진성 비정질 규소층 및 불순물 비정질 규소층을 포함할 수 있다.
본 발명의 실시예에 따른 상기 액티브층을 식각하는 단계는, 상기 건식 식각 공정 결과 상기 데이터 금속층의 식각면에 실리콘 합성물이 형성되는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 상기 데이터 배선을 형성하는 단계는, 상기 포토레지스트 식각 마스크 패턴을 애싱하여 소정 두께 식각함에 따라상기 데이터 금속층의 일부를 노출시키는 단계; 및 노출된 상기 데이터 금속층을 식각하여 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 데이터 금속층을 습식 식각 공정으로 식각할 수 있다.
이때, 상기 데이터 금속층에 대한 습식 식각 공정 진행시, 상기 데이터 금속층의 식각면에 형성된 실리콘 합성물이 상기 데이터 금속층의 식각면이 식각되는 것을 저지할 수 있다.
또한, 상기 포토레지스트 식각 마스크 패턴의 애싱조건으로 저압력 및 고전압 중 적어도 하나를 만족하도록 설정할 수 있다.
본 발명의 실시예에 따르면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 사이에서 노출된 상기 불순물 비정질 규소층을 식각하는 단계를 더 포함할 수 있다.
이때, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 사이에서 노출된 상기 불순물 비정질 규소층을 식각하는 단계는 습식 식각 공정으로 진행할 수 있다.
또한, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 사이에서 노출된 상기 불순물 비정질 규소층을 식각하는 단계에서 상기 데이터 금속층의 식각면에 형성된 상기 실리콘 합성물이 식각될 수 있다.
이상과 같이 본 발명의 실시예에 따르면, NF3/H2 가스계열 기반의 건식 식각 공정을 이용함으로써, 건식 식각 공정 중 데이터금속측의 측면에 실리콘합성물을 증착하고, 증착된 실리콘합성물을 통해 데이터 금속층의 식각면 노출을 방지함으로써 소스 금속패턴의 부식을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이고, 도 2는 도 1의 절단선 II'-II''를 따라 자른 단면도이다.
도 3 내지 도 11은 도 2에 도시된 박막 트랜지스터 표시판의 제조 방법을 일부 설명하기 위한 공정도들이다.
도 12 및 도 13은 본 발명의 실시예에 따른 불순물 비정질 규소층에 대한 습식 식각 공정 성능 실험 결과를 설명하기 위한 도면이다.
도 14 및 도 15는 본 발명의 실시예에 따른 박막 트랜지스터의 게이트 절연막(GL/GH)에 대한 습식 식각 공정 성능 결과를 설명하기 위한 도면이다.
도 16 및 도 17은 본 발명의 실시예에 따른 데이터 금속층 및 불순물 비정질 규소층에 대한 식각 공정 결과를 비교하기 위한 실험 그래프이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이고, 도 2는 도 1의 절단선 II'-II''를 따라 자른 단면도이다.
우선, 도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)을 포함하는 액정 표시 장치는 박막 트랜지스터 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200)에 게재되어 있는 액정층(3)을 포함하고, 박막 트랜지스터 표시판(100)의 아래에는 위치에 백라이트 유닛(300)이 위치한다. 또한, 백라이트 유닛(300)의 위치는 박막 트랜지스터 표시판(100)과 마주보는 위치에 제한되지 않고, 상부 표시판(200)과 마주보는 위치에 배치될 수도 있다.
먼저 박막 트랜지스터 표시판(100)에 대해 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 제1 제1 절연 기판(110) 상에는 제1 방향으로 연장된 복수의 게이트 배선들과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 배선들이 위치한다. 제1 제1 절연 기판(110)에는 게이트 배선들과 데이터 배선들에 의해 복수의 화소부들이 정의된다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분인 게이트 패드(129)를 포함한다.
게이트 전극(124)은 게이트 배선과 동일한 금속패턴으로 형성될 수 있다. 본 발명의 실시예에서는 게이트 전극(124)이 단일층인 경우만을 도시하였으나, 게이트 전극은 이중층일 수 있다.
일례로써 게이트 전극(124)이 이중층인 경우, 알루미늄(Al) 및 알루미늄 네오디뮴(AlNd) 중에서 선택된 어느 하나로 이루어진 하부 금속층과, 몰리브덴(Mo)으로 이루어진 상부 금속층이 순차적으로 적층된 구조를 가질 수 있다.
상기 하부 금속층은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로 비저항이 낮은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 형성된다.
상기 상부 금속층은 상기 하부 금속층을 보호하기 위해 위치하는 층으로, 고온의 후속 공정에서 나타나는 알루미늄(Al)의 힐록(Hillock)을 방지하고, 화소 전극과 상기 하부 금속층간의 접촉 저항을 낮추는 역할을 한다.
다음, 게이트선(121) 위에는 질화 규소 등의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 도시되지는 않았으나, 질화 규소 등의 절연 물질로 형성하여 게이트 전극(124)이 산화되는 것을 방지하는 하부 게이트 절연막과 하부 게이트 절연막에 비해 질소-풍부한 절연 물질로 형성되어 인접하는 반도체층(154)이 산소와 반응하여 특성이 나빠지는 것을 방지하기 위한 상부 게이트 절연막으로 구성할 수 있다.
다음, 게이트 절연막(140) 위에는 비정질 규소, 특히 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체층(154)이 위치한다. 본 발명의 실시예는 수소화 비정질 규소(a-si:H)를 포함하는 반도체층(154)이 바람직하다.
반도체층(154)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)를 포함한다.
반도체층(154)의 돌출부 위에는 복수의 선형 저항성 접촉 부재(161) 및 섬형 저항성 접촉 부재(165)가 위치한다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체층(154)의 돌출부 위에 위치한다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 데이터선(171)에 연결된 복수의 소스 전극(173)과 소스 전극(173)과 마주보는 복수의 드레인 전극(175)이 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 게이트 전극(124)을 향하여 뻗어 U자 형상을 가질 수 있으나, 이것은 한 예에 불과하고 다양하게 변형된 모양을 가질 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다. 데이터선(171)은 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 데이터 패드(179)를 포함한다.
도시하지 않았으나 데이터선(171), 소스 전극(173) 및 드레인 전극(175)도 상부 및 하부의 이중막 구조를 가질 수 있다. 상부막은 구리(Cu) 또는 구리 합금으로 형성될 수 있고, 하부막은 티타늄(Ti), 탄탈늄(Ta), 몰리브덴(Mo) 및 이들의 합금 중에서 하나로 형성될 수 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 테이퍼(taper)진 측면을 가질 수 있다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체층(154)과 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 또한, 저항성 접촉 부재(161, 163, 165)는 데이터선(171), 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.
반도체층(154)의 돌출부에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(154)은 돌출부의 노출된 부분을 제외하고 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 패턴을 가진다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)의 돌출부와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부에 형성된다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)의 돌출부 부분 위에는 보호막(180)이 위치한다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(180) 및 게이트 절연막(140)에는 게이트 패드(129)를 드러내는 접촉 구멍(181)이 위치한다. 또한, 보호막(180)에는 데이터선(171)의 데이터 패드(179)을 드러내는 접촉 구멍(182) 및 드레인 전극(175)의 일단을 각각 드러내는 접촉 구멍(185)이 위치한다.
보호막(180) 위에는 화소 전극(191) 및 접촉 보조 부재(81, 82)가 위치한다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가받는다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 게이트 패드(129) 및 데이터선(171)의 데이터 패드(179)와 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음으로, 도 2를 참조하여 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(220)가 위치한다. 차광 부재(220)는 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.
제2 절연 기판(210) 및 차광 부재(220) 위에는 복수의 색필터(230)가 위치한다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
본 실시예에서는 차광 부재(220) 및 색필터(230)가 상부 표시판(200)에 위치하는 것으로 설명하였으나, 차광 부재(220) 및 색필터(230) 중 적어도 하나를 박막 트랜지스터 표시판(100)에 위치할 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 위치하고 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며, 공통 전압(Vcom)을 인가 받는다.
박막 트랜지스터 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
화소 전극(191)과 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
도 2에 도시된 바와 같은 본 실시예에서 백라이트 유닛(300)은 광원부 및 도광판 등을 포함할 수 있으며, 광을 공급한다.
도 3 내지 도 11은 도 2에 도시된 박막 트랜지스터 표시판의 제조 방법을 일부 설명하기 위한 공정도들이다. 전술한 동일한 구성요소에 대한 구체적인 설명은 생략한다.
도 3을 참조하면, 투명 유리 또는 플라스틱 등으로 만들어진 제1 절연 기판(110) 위에 금속층을 스퍼트링 등으로 적층하고 사진 식각 공정을 거쳐 게이트 전극(124) 및 게이트 패드(미도시)를 포함하는 복수의 게이트선(121)을 형성한다.
다음, 도 4를 참조하면, 게이트선(121)이 형성된 제1 절연 기판(110) 위에 게이트 절연막(140) 및 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 순차적으로 형성한다. 이때, 본 명세서에서 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 액티브층이라 정의할 수 있다.
구체적으로, 게이트 절연막(140)과 액티브층(150, 160)의 형성 과정에 대하여 설명하도록 한다.
먼저, 게이트선(121) 위에 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법을 통하여 게이트 절연막(140)을 적층한다. 이때, 상기 게이트 절연막(140)을 형성하는 CVD 챔버 내에는 예를 들어, 사일렌 기체(SiH4), 수소 기체(H2), 질소 기체(NH3) 등이 공급된다.
게이트 절연막(140)의 형성 후, CVD 챔버 내에 SiF4 가스 및 SiH4 가스를 포함하는 소스 가스를 공급하여 비정질 규소(a-Si:H)로 이루어진 진성 비정질 규소층(150)을 적층한다. 바람직하게는, CVD 챔버 내의 증착 온도는 약 150℃ 내지 350℃이며, 일례로써 300℃일 수 있다.
상기 반도체층(154) 형성 과정에서 상술한 단계에서 CVD 챔버 내에 예를 들어 사일렌가스(SiH4), 수소 가스(H2), 질소 가스(NH3) 및 인화 수소 가스(PH3)를 공급하여 불순물 비정질 규소층(160)을 적층한다.
다음, 불순물 비정질 규소층(160) 위로 데이터 금속층(170)을 스퍼터링 방식으로 연속 적층한다. 데이터 금속층(170)은 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
바람직하게는, 데이터 금속층(170)은 구리 또는 구리 합금으로 이루어진 층으로서 스퍼터링 공정에 의해 증착될 수 있다.
다음으로, 도 5를 참조하면, 데이터 금속층(170) 위에 포토레지스트막(PR)을 적층한다. 이때, 원하는 반도체층 및 데이터 금속층의 패턴에 대응하는 위치에 각각의 식각 패턴을 포함하는 마스크를 이용하여 상기 포토레지스트막(PR)을 차등 노광한다. 노광 결과에 따라, 도 5에 도시된 바와 같이, 데이터 금속층(170) 위에 식각 마스크 패턴(400a)이 배치된다.
일반적으로, 식각 마스크 패턴은 돌출부(154)를 포함하는 선형 진성 반도체(151), 복수의 저항성 접촉 부재(161), 소스 전극(173) 및 끝부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성될 위치에 배치된다. 도 5에 도시된 식각 마스크 패턴(400a)은 박막 트랜지스터가 형성될 영역에 배치되는데, 게이트 전극(124) 위에 박막 트랜지스터의 채널 영역이 형성될 부분의 높이는 주변에 비하여 약 1/2로 낮다. 그리고, 도시되지는 않았으나 다른 식각 마스크 패턴이 각각 선형 데이터선(171)과 데이터선(171)의 끝 부분(179)이 형성될 영역에 배치된다.
다음, 도 6을 참조하면, 이러한 마스크 패턴(400a)을 식각 마스크로 하여 데이터 금속층(170)을 식각하는 제1 습식 식각 과정을 수행한다. 습식 식각은 습식액에 의해 등방성으로 식각되므로, 마스크 패턴(400a)보다 제1 습식 식각 결과 생성된 데이터층(174)의 측면이 함입되는 언더 컷팅(under cutting)이 발생할 수 있다. 이에 따라, 도 6에 도시된 바와 같이 끝부분(179)을 갖는 데이터층(174)을 형성되고, 언더 컷팅 결과 식각된 데이터층(174)의 측면에서 식각면(N)이 노출된다.
다음, 도 7을 참조하면, 마스크 패턴(400a)을 식각 마스크로 하여, 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 식각하는 엑티브 식각 공정을 수행한다. 본 발명의 실시예에 따른 엑티브 식각 공정은 NF3/H2 가스를 이용한 건식 식각 공정을 이용한다.
이에 따라, 도 7에 도시된 바와 같이 끝 부분(179)을 포함하는 데이터선(미도시) 및 박막 트랜지스터의 데이터층(174)의 아래 부분을 제외한 곳에서 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 제거하여, 반도체(154) 및 저항성 접촉부재(164)를 형성한다.
이처럼, 끝 부분(179)을 포함하는 데이터선(미도시) 및 데이터층(174)을 형성하는 공정과 동일한 식각 마스크 패턴(400a)를 사용하여, 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 식각하므로, 반도체(154)는 데이터선(미도시), 데이터층(174) 및 그 아래의 저항성 접촉부재(164)와 실질적으로 동일한 평면 형태이다.
그리고, 본 발명의 실시예에 따른 엑티브 식각 공정 과정에서 박막 트랜지스터의 데이터층(174)의 식각면(N)에는 엑티브 식각 공정에서 사용한 NF3/H2 가스를 이용한 실리콘 합성물(176)이 생성된다. NF3/H2 가스 이용에 따른 실리콘 합성물(176)은 (NH4)2SiF6가 생성될 수 있다.
종래 4매 마스크 공정에서는 진성 비정질 규소층(150) 및 불순물 비정질 규소층(160)을 제거하는 식각 방식으로 HCL 가스, Cl2 가스 등의 염소 계열 가스 및 SF6 가스 등의 혼합 가스를 이용한 건식 식각 방식을 이용하였다. 이러한 염소 계열 가스는 식각면(N) 상에서 데이터층(174)에 포함된 구리(Cu)와 반응함으로써, 반응 부산물인 염화구리(CuCl(s), CuCl2(s))가 생성되며, 염화구리(CuCl(s), CuCl2(s))는 데이터층(174)에 잔류하여 배선 저항 증가 및 배선 불량을 유발시킬 수 있다. 따라서, 상술한 반응 부산물의 형성을 방지하기 위해 염소계열 가스를 생략하고, SF6 가스만을 사용하여 식각할 경우에도 반응 부산물로서 불화 구리(CuF2(s))가 생성된다. 즉, SF6 가스만을 사용한 경우에도 상술한 불량이 유발된다.
이에 따라, 본 발명의 실시예에 따른 엑티브 식각 공정은 NF3/H2 가스를 이용한 건식 식각 공정을 수행하여 도 7에 도시된 바와 같은 구조물을 형성한다.
다음, 도 8에 도시한 바와 같이, 산소 플라즈마를 이용하여 포토레지스트 식각 마스크 패턴(400a)를 애싱(ashing)하여, 박막 트랜지스터 위에 적층된 식각 마스크 패턴(400a)의 높이를 1/2로 줄임과 동시에 도시되지는 않았으나 나머지 식각 마스크들도 제거한다.
이때, 바람직하게는 본 발명의 실시예에 따른 애싱 공정은 건식 식각 특성에 따른 이방성 특성을 강화하기 위한 애싱 조건으로 저압력(low pressure) 및 고전압(high bias power)을 들 수 있다.
다음, 도 9 및 도 10에 도시된 바와 같이 남아있는 식각 마스크 패턴(400a)를 사용하여 박막 트랜지스터의 채널 부분에 남아 있는 데이터 금속층(174) 및 불순물 비정질 규소층(164)을 일괄적으로 제거하는 제2 습식 식각 과정을 수행한다. 이에 따라, 데이터 금속층(174)은 게이트 전극(124)을 기준으로 게이트 전극(124)과 소정 간격 중첩되는 소스 전극(173) 및 드레인 전극(175)이 형성된다.
이때, 상기 NF3/H2 가스를 이용한 엑티브 식각 공정에서 데이터 금속층(174)의 식각면에 적층된 실리콘 합성물(176)이 금속층을 제거하는 제2 습식 식각 공정에서 식각저지막 역할을 수행하게 된다. 따라서, 도 9에 도시된 바와 같이 식각 마스크 패턴(400a)에 따라 데이터층(174)의 중간 영역 일부만 식각하고 측면이 식각되는 것을 방지할 수 있다. 이에 따라, 금속층의 식각 공정 노출시 식각 왜곡(etch skew)이 발생하는 것을 방지할 수 있다.
또한, 도 10에 도시된 바와 같이, 제2 습식 식각 공정에서 소스 전극(173) 및 드레인 전극(175)의 이격부에서 노출된 불순물 비정질 규소층(164)이 제거됨에 따라 저항성 접촉부재(163, 165)가 완성되는 한편, 그 아래의 진성 반도체(154) 부분이 노출된다. 이때, 소스 전극(173) 및 드레인 전극(175)의 측면에 형성된 실리콘 합성물(176)로 인하여 박막 트랜지스터의 채널 부분에 남아있는 불순물 비정질 규소층(164)도 습식 식각 방식을 이용하여 식각할 수 있다.
따라서, 박막 트랜지스터의 채널 영역에 형성된 데이터층(174) 및 불순물 비정질 규소층(164)을 동일한 습식 식각 공정으로 제거할 수 있으며, 실리콘 합성물(176)을 통해 배선 왜곡이 발생하는 것을 방지할 수 있다.
또는, 데이터 금속층(174)은 상술한 바와 같이 제2 습식 식각 공정을 이용하여 식각하고, 비정질 규소층(164)은 SF6 계열 가스를 이용한 건식 식각 공정을 이용하여 식각할 수 있다.
다음, 도 11에 도시된 바와 같이, 식각 마스크 패턴(400a)를 제거하여 진성 반도체(154), 불순물 반도체인 저항성 접촉부재(163, 165), 소스 전극(173) 및 드레인 전극(175)을 완성한다.
이후, 도 2에 도시된 바와 같이, 반도체(154)를 커버하도록 보호막(180)을 형성한 후, 사진 식각 공정을 통해 드레인 전극(175)의 일부를 노출하는 접촉 구멍(185)을 형성한다. 보호막(180) 위에 투명한 도전층(미도시)을 증착하고, 사진 식각 공정을 통해 드레인 전극과 전기적으로 연결되는 화소 전극(191)을 형성한다.
이상에서는 4 마스크 공정 과정을 설명하였으나, 이에 제한되지 않고 5 마스크 공정에도 사용될 수 있음은 물론이다.
도 12 및 도 13은 본 발명의 실시예에 따른 불순물 비정질 규소층에 대한 습식 식각 공정 성능 실험 결과를 설명하기 위한 도면이다.
도 12에 예시된 데이터는 식각액 TCE-W02@25℃, 5 라인 노멀 증착, 5 라인 식각설비, 노멀 식각 시간(Etch time) 33sec을 기준으로 75sec까지 6sec씩 추가적으로 오버엣지한 식각 요건에 따라 측정된 불순물 비정질 규소층의 식각량(a-Si Etch량)으로부터 도출한 초당 식각량(Etch Rate: E/R)을 나타낸 것이다. 도 13은 도 12의 데이터를 토대로 시간(sec)에 따른 엑티브층의 초당 식각량(E/R)을 그래프로 나타낸 것이다.
도 13을 참조하면, 액티브층에 대한 습식 식각시 습식 식각이 이루어지는 초반에는 초당 식각량(E/R)이 높은 반면, 시간이 경과될수록 초당 식각량(E/R)이 감소하는 것을 확인할 수 있다. 이는, 식각액에 먼저 반응하는 액티브층의 상부에 위치한 불순물 비정질 규소층(160)의 초당 식각량(E/R)이 최대이지만 시간이 경과할수록 초당 식각량이 세츄레이션되므로, 불순물 비정질 규소층(160)의 두께 조절을 통해 제2 습식 식각시 진성 비정질 규소층(150) 식각까지 진행되는 것을 저지할 수 있다는 것을 확인할 수 있다.
도 14 및 도 15는 본 발명의 실시예에 따른 박막 트랜지스터의 게이트 절연막(GL/GH)에 대한 습식 식각 공정 성능 결과를 설명하기 위한 도면이다.
도 14 및 도 15는 식각액 TCE-W02@25℃, GH 계층 4000A(7BFCV07_PC02) 및 GL 계층 4000A(7BFCV07_PC04), 식각설비 7BFME03호 및 7BFME06호 사용, 식각 소요시간 66sec의 식각조건 하에 수행된 습식 식각 공정 결과 측정된 데이터를 기반으로 나타낸 그래프이다.
도 14는 상술한 식각 조건하에 제1 게이트 절연막(GL Layer)에 대하여 식각설비 7BFME03호 및 7BFME06호 사용에 따른 초당 식각량(E/R)을 그래프화한 것이고, 도 15는 상술한 식각 조건하에 제2 게이트 절연막(GH Layer)에 대하여 식각설비 7BFME03호 및 7BFME06호 사용에 따른 초당 식각량(E/R)을 그래프화한 것이다.
도 12에 도시된 액티브층에 대한 동일 식각 소용 시간 66sec일때의 초당 식각량 4.00~4.65와 비교하면, 제1 게이트 절연막(GL Layer)의 습식 식각량(0.9~1.3) 및 제2 게이트 절연막(GH Layer)의 습식 식각량(2.18~3.47)은 액티브층에 대한 식각량에 비해 적다는 것을 확인할 수 있다.
따라서, 상술한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 과정에서 드레인 전극 위의 일부 영역에 형성된 불순물 비정질 규소층(160) 제거시 습식 식각 공정을 이용하더라도 게이트 절연막이 식각되는 것을 방지할 수 있다.
다음, 도 16 및 도 17은 본 발명의 실시예에 따른 데이터 금속층 및 불순물 비정질 규소층에 대한 식각 공정 결과를 비교하기 위한 실험 그래프이다.
도 16은 본 발명의 실시예에 따라 데이터 금속층(170) 및 불순물 비정질 규소층(160)을 일괄적으로 습식 식각한 단일 습식 식각과 데이터 금속층(170)은 습식 식각하되 불순물 비정질 규소층(160)은 건식 식각한 습식 건식 혼합 식각시 측정된 오프 누설 전류(Ioff) 결과를 대비한다.
도 16을 참조하면, 습식 건식 혼합 식각에서의 Ioff는 1.98-12인데 비하여 단일 습식 식각에서의 Ioff는 8.26-13임을 비교할 때, 본 발명의 실시예에 따른 단일 습식 식각시 혼합 식각 대비 누설 전류가 현저히 낮은 수치를 나타내는 것을 알 수 있다. 즉, 데이터 금속층(170)에 대한 습식 식각시 불순물 비정빌 규소층(160)에 대해서 일괄 습식 식각을 수행함으로써 오프 누설 전류 발생량이 개선되는 것을 확인할 수 있다.
도 17의 (a)는 게이트 전극에 전압(Vg)을 가해주는 경우, 이에 대해 데이터 금속층(170) 및 불순물 비정질 규소층(160)을 일괄적으로 습식 식각한 단일 습식 식각시 소스/드레인 전극에서 측정된 전류(Id) 결과를 나타낸다. 도 17의 (b)는 게이트 전극에 전압(Vg)을 가해주는 경우, 이에 대해 데이터 금속층(170)은 습식 식각하되 불순물 비정질 규소층(160)은 건식 식각한 습식 건식 혼합 식각시 소스/드레인 전극에서 측정된 전류(Id) 결과를 나타낸다.
도 17의 (a) 및 (b)를 참조하면, 동일한 게이터 전극 조건하에서도 시간이 경과됨에 따라 단일 습식 식각시 측정되는 Id가 혼합 식각시 측정되는 Id에 비해 감소량이 적으며 양호하게 구동함을 알 수 있다. 즉, 상기 도 15에서 상술한 바와 같이 단일 습식 식각시 혼합 식각에 대비하여 오프 누설 전류 발생량이 개선되는 것을 확인할 수 있다.
오프 누설 전류는 스위칭 소자가 턴-오프 상태일 때에도 스위칭 소자의 미세 구동을 유발하므로 잔상의 원인이 된다. 따라서, 실시예의 액정 표시 장치가 잔상 개선에 매우 유리함을 알 수 있다.
이상에서 본 실시예에서는 액정 표시 장치에 적용된 박막 트랜지스터 표시판에 대해 설명하지만, 어떠한 다른 표시 장치에도 박막 트랜지스터 표시판(100)에 관한 설명이 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 박막 트랜지스터 표시판의 성능 실험을 설명하도록 한다.
3: 액정층 81, 82: 접촉 보조 부재
83: 연결 다리 100: 박막 트랜지스터 표시판
110: 기판 121: 게이트선
124, 124a, 124b: 게이트 전극 131: 유지 전극선
133a, 133b: 유지 전극 140: 게이트 절연막
150: 진성 비정질 규소층 151, 154: (진성) 반도체
160, 164: 불순물 비정질 규소층 163, 165: 저항성 접촉부재
170, 174: 데이터 금속층 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 191: 화소 전극
200: 공통 전극 표시판 220: 차광 부재
230: 컬러 필터 250: 덮개막
270: 공통 전극 400a,400b, 400c: 식각 마스크 패턴

Claims (10)

  1. 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선 위에 게이트 절연막, 액티브층, 데이터 금속층 및 포토레지스트 식각 마스크 패턴을 순차적으로 형성하는 단계;
    상기 포토레지스트 식각 마스크 패턴과 동일한 형상으로 상기 데이터 금속층을 식각하는 단계;
    상기 포토레지스트 식각 마스크 패턴을 이용하여 상기 액티브층을 식각하는 단계;
    상기 액티브층 위에 채널부를 완성하기 위한 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 및
    상기 드레인 전극을 노출하고 상기 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하며,
    상기 액티브층을 식각하는 단계는 NF3 및 H2 중 적어도 하나를 포함하는 가스를 사용하여 건식 식각 공정으로 진행하는, 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에 있어서,
    상기 액티브층을 식각하는 단계는,
    상기 건식 식각 공정 결과 상기 데이터 금속층의 식각면에 실리콘 합성물이 형성되는 단계를 더 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에 있어서,
    상기 데이터 배선 형성 단계에서, 상기 데이터 금속층의 식각면에 형성된 상기 실리콘 합성물이 상기 데이터 금속층의 식각면이 식각되는 것을 저지하는, 박막 트랜지스터 표시판의 제조 방법.
  4. 제2항에 있어서,
    상기 데이터 배선을 형성하는 단계는,
    상기 포토레지스트 식각 마스크 패턴을 애싱하여 소정 두께 식각함에 따라상기 데이터 금속층의 일부를 노출시키는 단계; 및
    노출된 상기 데이터 금속층을 식각하여 상기 박막 트랜지스터의 채널부를 완성하기 위한 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에 있어서,
    상기 데이터 배선을 형성하는 단계는 상기 데이터 금속층에 대해 습식 식각 공정으로 진행하는, 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에 있어서,
    상기 포토레지스트 식각 마스크 패턴의 애싱조건으로 저압력 및 고전압 중 적어도 하나를 만족하는, 박막 트랜지스터 표시판의 제조 방법.
  7. 제4항에 있어서,
    상기 액티브층을 적층하는 단계는,
    상기 게이트 절연막 위에 진성 비정질 규소층을 적층하는 단계; 및
    상기 진성 비정질 규소층 위에 불순물 비정질 규소층을 적층하는 단계를 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에 있어서,
    상기 데이터 배선을 형성하는 단계는,
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극 사이에서 노출된 상기 불순물 비정질 규소층을 식각하는 단계를 더 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에 있어서,
    상기 불순물 비정질 규소층을 식각하는 단계는 습식 식각 공정으로 진행하는, 박막 트랜지스터 표시판의 제조 방법.
  10. 제8항에 있어서,
    상기 불순물 비정질 규소층을 식각하는 단계에서 상기 데이터 금속층의 식각면에 형성된 상기 실리콘 합성물이 식각되는, 박막 트랜지스터 표시판의 제조 방법.
KR1020150000232A 2015-01-02 2015-01-02 박막 트랜지스터 표시판의 제조 방법 KR102248837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150000232A KR102248837B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판의 제조 방법
US14/795,578 US9502536B2 (en) 2015-01-02 2015-07-09 Manufacturing method of thin film transistor display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000232A KR102248837B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160084000A true KR20160084000A (ko) 2016-07-13
KR102248837B1 KR102248837B1 (ko) 2021-05-06

Family

ID=56286928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000232A KR102248837B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판의 제조 방법

Country Status (2)

Country Link
US (1) US9502536B2 (ko)
KR (1) KR102248837B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051887A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716135B2 (en) * 2015-07-24 2017-07-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic thin film transistor array substrate and fabrication method thereof
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109712993A (zh) * 2019-01-02 2019-05-03 南京中电熊猫平板显示科技有限公司 阵列基板及制造方法及显示装置
CN110335871B (zh) * 2019-06-11 2021-11-30 惠科股份有限公司 阵列基板的制备方法、阵列基板及显示面板
KR20210052696A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법
CN114779546B (zh) * 2022-04-24 2024-03-26 福州京东方光电科技有限公司 阵列基板及其制备方法、液晶显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021937B2 (en) * 2008-11-07 2011-09-20 Lg Display Co., Ltd. Array substrate including thin film transistor and method of fabricating the same
US20130089988A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070093510A (ko) 2006-03-14 2007-09-19 삼성전자주식회사 표시 기판의 제조 방법 및 표시 장치
KR20080035045A (ko) 2006-10-18 2008-04-23 삼성전자주식회사 표시 기판의 제조 방법
KR200468457Y1 (ko) 2008-10-09 2013-08-19 엘지디스플레이 주식회사 액정표시장치
US20100099263A1 (en) 2008-10-20 2010-04-22 Applied Materials, Inc. Nf3/h2 remote plasma process with high etch selectivity of psg/bpsg over thermal oxide and low density surface defects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021937B2 (en) * 2008-11-07 2011-09-20 Lg Display Co., Ltd. Array substrate including thin film transistor and method of fabricating the same
US20130089988A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051887A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR102248837B1 (ko) 2021-05-06
US9502536B2 (en) 2016-11-22
US20160197165A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US7205570B2 (en) Thin film transistor array panel
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070259289A1 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US7253035B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20090058445A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR20040090401A (ko) Ｉｐｓ-ｌｃｄ 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR20120064998A (ko) 기판 평탄화 방법
KR102375127B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100843959B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR101557819B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US20170110481A1 (en) Liquid crystal display device and method of manufacturing the same
KR20070081146A (ko) 표시장치용 기판의 제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant