CN103078624A - 信号输入电路和方法以及具有信号输入电路的芯片 - Google Patents

信号输入电路和方法以及具有信号输入电路的芯片 Download PDF

Info

Publication number
CN103078624A
CN103078624A CN2011103350658A CN201110335065A CN103078624A CN 103078624 A CN103078624 A CN 103078624A CN 2011103350658 A CN2011103350658 A CN 2011103350658A CN 201110335065 A CN201110335065 A CN 201110335065A CN 103078624 A CN103078624 A CN 103078624A
Authority
CN
China
Prior art keywords
signal
input
output
shared
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103350658A
Other languages
English (en)
Other versions
CN103078624B (zh
Inventor
张卫华
喻梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maishi Electronic Shanghai Ltd
Original Assignee
Maishi Electronic Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maishi Electronic Shanghai Ltd filed Critical Maishi Electronic Shanghai Ltd
Priority to CN201110335065.8A priority Critical patent/CN103078624B/zh
Priority to TW101125136A priority patent/TWI496417B/zh
Priority to US13/632,439 priority patent/US8766677B2/en
Priority to EP12188704.6A priority patent/EP2587673A2/en
Priority to KR1020120118299A priority patent/KR101417373B1/ko
Priority to JP2012235459A priority patent/JP5555752B2/ja
Publication of CN103078624A publication Critical patent/CN103078624A/zh
Application granted granted Critical
Publication of CN103078624B publication Critical patent/CN103078624B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/35—Constructional details or hardware or software details of the signal processing chain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种信号输入电路和方法以及具有信号输入电路的芯片。所述信号输入电路包括：控制信号输入端，用于接收控制信号；至少一个共用信号输入端，每个用于接收相应的共用信号；至少一个第一信号输出端，每个用于输出相应的第一信号；至少一个第一信号单元，每个第一信号单元包括锁存器，每个锁存器在控制信号的控制下接收并输出相应的共用信号作为第一信号；至少一个第二信号输出端，每个用于输出相应的第二信号；以及至少一个第二信号单元，每个第二信号单元在控制信号的控制下接收并输出相应的共用信号作为第二信号。

Description

信号输入电路和方法以及具有信号输入电路的芯片
技术领域
本发明总体上涉及集成电路芯片领域，更具体而言，涉及一种信号输入电路和方法以及具有信号输入电路的芯片。
背景技术
在集成电路芯片(以下简称芯片)中，各种信号例如电源信号、工作模式信号、功能信号等通过芯片的引脚(pin)输入到芯片中的信号输入电路，并通过芯片中的信号输入电路流入芯片中的相应的信号处理部件。当芯片具有多种工作模式时，需要多个工作模式信号，通过所述多个工作模式信号的组合来指示多种工作模式。
在现有芯片中，通常使用单独的工作模式引脚来输入工作模式信号，也就是说，每个工作模式信号占用一个引脚。图1示出现有技术的芯片中的信号输入电路的示意性框图。在图1中，信号输入电路100包括J个工作模式信号单元和K个功能信号单元，J和K分别为正整数。换言之，信号输入电路100可包括至少一个工作模式信号单元和至少一个功能信号单元。工作模式信号单元111至11J的输入端分别作为信号输入电路100的工作模式信号输入端，一对一地连接到芯片的工作模式信号引脚Workmode_pin[1]至Workmode_pin[J]。工作模式信号单元111至11J的输出端分别输出从工作模式信号引脚接收的工作模式信号Workmode_sig[1]至Workmode_sig[J]。功能信号单元121至12K的输入端分别作为信号输入电路100的功能信号输入端，一对一地连接到芯片的功能信号引脚Function_pin[1]至Function_pin[K]。功能信号单元121至12K的输出端分别输出从功能信号引脚接收的功能信号Function_sig[1]至Function_sig[K]。现有技术中比较常见的信号单元实现方式是触发器。在图1的示例中，每个工作模式信号单元和每个功能信号单元都由触发器来实现。
在实际操作中，芯片通常在进入一种工作模式后就不会改变工作模式。也就是说，理想状态下工作模式信号基本上仅在芯片被上电时用于确定芯片的工作模式，此后工作模式信号不再改变。然而，由于某些原因，可能会造成工作模式信号引脚上的信号改变并经由工作模式信号单元的触发器输出，从而导致芯片工作模式的改变。这在芯片已经进入一种工作模式后是不期望的。此外，在使用现有技术如图1的信号输入电路时，芯片中每个工作模式信号单独占用一个引脚，这会导致引脚的浪费，尤其是在芯片的引脚紧张的情况下。
发明内容
在下文中给出了关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明的一个目的是提供信号输入电路和方法以及具有信号输入电路的芯片，以节省使用该信号输入电路的芯片的引脚，并保持信号例如工作模式信号的稳定。
根据本发明的一个方面，提供了一种信号输入电路。所述信号输入电路包括：控制信号输入端，用于接收控制信号；至少一个共用信号输入端，每个共用信号输入端用于接性相应的共用信号；至少一个第一信号输出端，每个第一信号输出端用于输出相应的第一信号；至少一个第一信号单元，所述至少一个第一信号单元的输入端一对一地连接到所述至少一个共用信号输入端，所述至少一个第一信号单元的输出端一对一地连接到所述至少一个第一信号输出端，每个所述第一信号单元包括锁存器，每个锁存器在所述控制信号的控制下接收相应的共用信号并输出所述共用信号作为第一信号；至少一个第二信号输出端，每个第二信号输出端用于输出相应的第二信号；以及至少一个第二信号单元，所述至少一个第二信号单元的输入端一对一地连接到所述至少一个共用信号输入端，所述至少一个第二信号单元的输出端一对一地连接到所述至少一个第二信号输出端，每个所述第二信号单元在所述控制信号的控制下接收相应的共用信号并输出所述共用信号作为第二信号。
根据本发明的另一方面，提供了一种信号输入方法。所述信号输入方法用于使用根据本发明的上述方面的信号输入电路来执行信号输入。在一个实施例中，所述信号输入方法进一步包括：在控制信号输入端输入具有第一电平的控制信号，以使得连接到每个共用信号输入端的相应第一信号单元的锁存器被使能，以接收来自所述共用信号输入端的共用信号并输出所述共用信号作为第一信号，并使得连接到每个共用信号输入端的相应第二信号单元被控制为复位或置位；以及在控制信号输入端输入具有与第一电平反相的第二电平的控制信号，以使得连接到每个共用信号输入端的相应第二信号单元接收来自所述共用信号输入端的共用信号并输出所述共用信号作为第二信号，并使得连接到每个共用信号输入端的相应第一信号单元的锁存器锁存先前接收到的共用信号。
根据本发明的又一方面，提供了一种芯片。所述芯片包括：控制信号引脚，用于输入控制信号；至少一个共用引脚，每个用于输入相应的共用信号；以及根据本发明的上述方面的信号输入电路，所述控制信号输入端连接到所述控制信号引脚，所述至少一个共用信号输入端一对一地连接到所述至少一个共用引脚，所述信号输入电路接收所述控制信号引脚的控制信号，并在所述控制信号的控制下接收所述至少一个共用引脚的相应共用信号并输出所述共用信号作为第一信号或者第二信号。
根据本发明的以上方面的信号输入电路和方法以及芯片中，第一信号可以包括工作模式信号，第二信号可以包括功能信号。
在根据本发明的以上方面的信号输入电路和方法以及芯片中，一对第一信号与第二信号共用一个信号输入端，并通过控制信号来控制第一信号单元和第二信号单元来接收共用信号并输出所述共用信号作为第一信号或第二信号。由此，可以节省使用该电路作为信号输入电路的芯片的引脚。
另外，在根据本发明的以上方面的信号输入电路和方法以及芯片中，第一信号单元使用锁存器来实现。由于锁存器不需要时钟，因此所述电路可以进一步节约功率。
此外，使用锁存器来实现第一信号单元，使得当第一信号单元的锁存器锁存先前接收的共用信号后，第一信号单元输入端的信号改变不会导致第一信号单元输出端的信号改变，从而保持第一信号的稳定。
附图说明
本发明可以通过参考下文中结合附图所给出的描述而得到更好的理解，其中在所有附图中使用了相同或相似的附图标记来表示相同或者相似的部件。所述附图连同下面的详细说明一起包含在本说明书中并且形成本说明书的一部分，而且用来进一步举例说明本发明的优选实施例和解释本发明的原理和优点。在附图中：
图1示出现有技术的芯片中的信号输入电路的示意性框图；
图2示出根据本发明的一个实施例的信号输入电路的示意性框图；
图3示出根据本发明的所述实施例的信号输入电路的电路示图；
图4示出用于说明根据本发明的所述实施例的信号输入电路的工作原理的波形图；
图5示出根据本发明的另一个实施例的信号输入电路的示意性框图；
图6示出根据本发明的所述另一个实施例的信号输入电路的电路示图；
图7示出根据本发明的所述另一个实施例的信号输入电路的电路示图；
图8示出根据本发明的又一个实施例的信号输入电路的示意性框图；
图9示出根据本发明的所述又一个实施例的信号输入电路的电路示图；
图10示出根据本发明的实施例的信号输入方法的示意性流程图；以及
图11示出根据本发明的实施例的信号输入电路在GPS芯片中的应用示意图。
具体实施方式
下面将参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
在本发明的实施例中，通过信号输入电路的部分信号输入端共用的方法来节省使用所述信号输入电路的芯片的引脚。
图2示出根据本发明的一个实施例的信号输入电路的示意性框图。如图2所示，信号输入电路200包括：控制信号输入端201，用于从外部(例如但不限于信号输入电路200所设置于的芯片的控制引脚Control_pin)接收控制信号Control_sig；L个共用信号输入端231至23L，分别用于从外部(例如但不限于信号输入电路200所设置于的芯片的共用引脚Common_pin[1]至Common_pin[L])接收共用信号Common_sig[1]至Common_sig[L]，其中L是正整数；L个第一信号输出端241至24L，分别用于输出第一信号First_sig[1]至First_sig[L]；以及L个第二信号输出端251至25L，分别用于输出第二信号Second_sig[1]至Second_sig[L]。信号输入电路200还包括L个第一信号单元211至21L和L个第二信号单元221至22L。第一信号单元211至21L的输入端一对一地连接到共用信号输入端231至23L，第一信号单元211至21L的输出端一对一地连接到第一信号输出端241至24L。在一个实施例中，第一信号单元211至21L每个都包括锁存器。所述锁存器的使能端经由控制信号输入端201的控制信号Control_sig来控制。每个锁存器在控制信号Control_sig的控制下接收相应的共用信号并输出所述共用信号作为第一信号。第二信号单元221至22L的输入端一对一地连接到共用信号输入端231至23L，第二信号单元221至22L的输出端一对一地连接到第二信号输出端251至25L。每个第二信号单元的控制端经由控制信号输入端201的控制信号Control_sig来控制。每个第二信号单元在控制信号的控制下接收相应的共用信号并输出所述共用信号作为第二信号。更具体地说，当控制信号Control_sig具有第一电平，如逻辑0时，第一信号单元211至21L的锁存器被使能，以接收相应的共用信号并输出所述共用信号作为第一信号，第二信号单元221至22L被控制为置位或者复位；当控制信号Control_sig具有与第一电平相反的第二电平，如逻辑1时，第二信号单元221至22L接收相应的共用信号并输出所述共用信号作为第二信号，第一信号单元211至21L的锁存器锁存先前接收到的共用信号。应当理解，在本申请中，电平指的是逻辑电平，信号的值指的是信号的逻辑值。逻辑值对应于逻辑电平，1表示高电平，0表示低电平。
在信号输入电路200中，第二信号单元可以使用任何适当的信号单元的结构来实现，而没有限制。例如，第二信号单元可以使用由两个级联的D型触发器(D-type Flip-Flop，DFF)的功能信号单元的结构实现。
应当理解，尽管图2中示出的L表示多个，但这只是为了说明而不是限制。如上所述，L是正整数，因此也可以表示一个。也就是说，信号输入电路200可以包括至少一个共用信号输入端、至少一个第一信号输出端、至少一个第一信号单元、至少一个第二信号输出端以及至少一个第二信号单元。
通过使第一信号单元和第二信号单元使用共用信号输入端，并在控制信号的控制下分别输出第一信号和第二信号，使得根据本发明实施例的信号输入电路具有更少的信号输入端，从而使应用所述信号输入电路的芯片可以通过更少的引脚来输入信号。在一个实施例中，所述第一信号包括工作模式信号，所述第二信号包括功能信号。
图3示出了图2中信号输入电路200的电路示图。如图3所示，在信号输入电路300中，第一信号单元311至31L中每个都包括一个锁存器(Latch)。L个锁存器的输入端D分别作为第一信号单元311至31L的输入端，一对一地连接到L个共用信号输入端331至33L。L个锁存器的输出端Q分别作为第一信号单元311至31L的输出端，一对一地连接到信号输入电路300的第一信号输出端341至34L。每个锁存器的使能端GN连接到信号输入电路300的控制信号输入端301以接收控制信号Control_sig。在该电路示例中，锁存器的使能电平是低电平。也就是说，在使能端GN输入信号1时，锁存器锁存先前输入的信号；在使能端GN输入信号0时，锁存器被使能，锁存器的输出信号与输入信号相同。
第二信号单元321至32L中每个包括2个级联的D型触发器。应当理解，每个第二信号单元也可以使用任意适当的信号单元的结构来实现。另外，每个第二信号单元中也可以包括2个以上的级联的触发器。另外，触发器的类型也不限于D型触发器，也可以使用其他类型的触发器，比如J-K触发器、S-R触发器等，而没有限制。在D型触发器中，置位端和复位端例如是高电平有效(也可以是低电平有效，这取决于触发器的类型)，即置位电平和复位电平均为1。在置位端SET上的信号为有效电平例如高电平时，触发器的输出端Q输出1；在复位端CLR上的信号为有效电平例如高电平时，触发器的输出端Q输出0。
如图3所示，在每个第二信号单元中，第一个触发器的输入端D作为第二信号单元的输入端连接到一个共用信号输入端，第二个触发器的输入端D连接到第一个触发器的输出端Q，第二个触发器的输出端Q作为第二信号单元的输出端。控制信号输入端301经由反相器303连接到每个第二信号单元中的每个触发器的复位端CLR。在每个第二信号单元包括更多个级联的触发器的情况下，第一个触发器的输入端用作第二信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作第二信号单元的输出端。
在一个实施例中，控制信号输入端301也可以经由反相器303连接到每个第二信号单元中的每个触发器的置位端SET。在该电路示例中，触发器的置位电平和复位电平是高电平。也就是说，在触发器的置位端SET或复位端CLR上输入信号1时，触发器被置位或复位。触发器在被置位期间输出信号1，在被复位期间输出信号0。在被置位或复位期间，触发器的输入信号不被读取。此外，时钟信号输入端302，用于从外部(例如但不限于信号输入电路300所设置于的芯片的时钟引脚CLK_pin)接收并向每个触发器提供时钟信号CLK_sig。在时钟信号CLK_sig为电平(零或1)时，触发器的状态保持不变；在时钟信号CLK_sig的值从零变为1时，如果触发器的置位端SET和复位端CLR都无效，则触发器的输出端Q对输入端D进行采样，即触发器的输出信号等于输入信号。
在图3的信号输入电路300中，第一信号单元311至31L的锁存器的使能电平与第二信号单元321至32L的触发器的复位/置位电平反相。因此，为了让第一信号单元311至31L和第二信号单元321至32L在控制信号的控制下工作而不发生冲突，在控制信号输入端301和第二信号单元321至32L的输入端之间加入了反相器303。如图3所示，反相器303的输入端连接到控制信号输入端301，反相器303的输出端连接到第二信号单元321至32L的每个触发器的复位端CLR(可替换地，反相器303的输出端也可以连接到每个触发器的置位端SET)，反相器303用于对来自控制信号输入端301的控制信号进行反相并输出反相的控制信号到第二信号单元321至32L，而控制信号输入端301直接连接到第一信号单元311至31L的锁存器的使能端，以输出控制信号到第一信号单元311至31L。这样，在第一信号单元311至31L的锁存器不锁存信号而是输出所接收的信号时，第二信号单元321至32L被复位(或置位)；在第一信号单元311至31L的锁存器锁存先前接收的信号时，第二信号单元321至32L输出所接收的信号。在一个实施例中，反相器303也可以设置在第一信号单元311至31L的锁存器的使能端与控制信号输入端301之间，以保证到达第一信号单元311至31L的锁存器的使能端的信号与到达第二信号单元321至32L的每个触发器的复位端或置位端的信号反相，即反相器303的输入端连接到控制信号输入端301，反相器303的输出端连接到第一信号单元311至31L的锁存器的使能端，反相器303用于对来自控制信号输入端301的控制信号进行反相并输出反相的控制信号到第一信号单元311至31L，而控制信号输入端301直接连接到第二信号单元321至32L的每个触发器的复位端或置位端，以输出控制信号到第二信号单元321至32L。另外，在一个实施例中，当第一信号单元的锁存器的使能电平与第二信号单元的触发器的复位/置位电平同相时，不需要引入反相器。
图4示出用于说明根据本发明的所述实施例的信号输入电路的工作原理的波形图。图2和图3所示的信号输入电路中有多个第一信号单元和多个第二信号单元。各个第一信号单元的工作原理相同。各个第二信号单元的工作原理也相同。因此，为了简明起见，图4仅示出了图3中一个第一信号单元31i和与该第一信号单元31i共同连接到一个共用信号输入端的第二信号单元32i的工作原理的波形(其中i是正整数，且i≤L)。Common_sig[i]是第一信号单元31i和第二信号单元32i共同连接到的共用信号输入端33i上的共用信号。
如图4所示，当控制信号输入端301的控制信号Control_sig为第一电平(如逻辑0)时，第一信号单元31i的锁存器被使能以输出所接收到的信号，即第一信号单元31i从共用信号输入端33i接收的共用信号Common_sig[i]并输出该共用信号作为第一信号First_sig[i]。因此，图4显示第一信号单元31i输出的第一信号First_sig[i]的值与共用信号Common_sig[i]的值相同，并且随着Common_sig[i]的改变而改变。此时，第二信号单元32i中的每个触发器被复位为输出0，因此第二信号单元32i输出的第二信号Second_sig[i]的值为0。可替换地，在一个实施例中，如果控制信号输入端301连接到第二信号单元32i的每个触发器的置位端SET，那么当控制信号输入端301的控制信号Control_sig为第一电平(如逻辑0)时，第二信号单元32i的每个触发器被置位为输出1，则第二信号单元32i输出的第二信号Second_sig[i]的值为1。
在时钟信号CLK_sig的上升沿T41时刻，控制信号输入端301的控制信号Control_sig的值变为第二电平(如逻辑1)，第一信号单元31i中的锁存器锁存先前接收的共用信号，第二信号单元32i中的触发器对共用信号输入端33i上的信号采样，从所述共用信号输入端33i接收相应的共用信号Common_sig[i]并输出所述共用信号作为第二信号Second_sig[i]。由于图3的电路示例中第二信号单元32i包括2个级联的触发器，因此所接收到的值为value2的共用信号Common_sig[i]在经过2个时钟的延迟(2CLK delay)后，在时钟信号CLK_sig的上升沿(在T42时刻)才传递到第二信号单元32i的输出端并被输出，第二信号Second_sig[i]的值变为value2。此后，在时刻T43，共用信号Common_sig[i]的值变为value3；第一信号单元31i中的锁存器仍处于锁存状态，因此第一信号单元31i输出的第一信号First_sig[i]的值保持为先前锁存的value2；而第二信号单元32i的输出信号Second_sig[i]的值在经过2个时钟延迟后，在时钟信号CLK_sig的上升沿(在时刻T44)改变为value3。有利的是，使用锁存器来实现第一信号单元31i，当共用信号输入端33i的共用信号Common_sig[i]从value2变为value3时，锁存器锁存先前接收到的共用信号值value2而不随之变化，从而保持所输出的第一信号First_sig[i]的稳定。
在本发明的实施例中，第一电平和第二电平的值不限于图4的示例，而是根据信号输入电路的具体结构而定，只要第一电平与第二电平的相位相反。例如，在图3中控制信号输入端经由反相器连接到每个锁存器的使能端GN而不是每个触发器的复位端CLR的情况下，当控制信号Control_sig的值为1(即第一电平)时，第一信号单元的锁存器被使能以输出所接收到的信号，第二信号单元中的每个触发器被复位；而当控制信号Control_sig的值为0(即第二电平)时，第一信号单元的锁存器锁存先前接收到的信号，第二信号单元输出所接收的信号。其他情况不再一一列举。
在图3和图4所述的实施例中，信号输入电路中包含相同数目的第一信号和第二信号。实际上，第一信号和第二信号的数目可以不同。例如，在具有多种工作模式的芯片中，通常，工作模式信号的数目小于功能信号的数目，但也有可能等于或大于功能信号的数目。当第一信号与第二信号的数目不同时，共用信号输入端的数目可以但不限于与二者中数目最小的一个相同，即尽最大可能地使第一信号和第二信号经由共用信号输入端来接收，剩余的没有经由共用信号输入端来接收的第一信号或第二信号可以采用任何适当的信号单元的结构来实现传输。为了说明目的，以下给出根据本发明其他实施例的信号输入电路，在这些实施例中，第一信号和第二信号的数目不同。
图5示出根据本发明的另一个实施例的信号输入电路的示意性框图。在该实施例中，第一信号的数目大于第二信号的数目。与图2的信号输入电路200相比，图5中的信号输入电路500还包括：M个第三信号输入端571至57M，每个用于从外部(例如信号输入电路500所设置于的芯片的第一信号输入引脚)接收相应的第三信号，其中M为正整数；M个第三信号输出端581至58M，每个用于输出相应的第三信号作为第一信号Fisrt_sig[L+1]至Fisrt_sig[L+M]；以及M个第三信号单元561至56M，每个用于在控制信号Control_sig的控制下接收相应的第三信号并通过第三信号输出端581至58M输出相应的第三信号作为第一信号Fisrt_sig[L+1]至Fisrt_sig[L+M]。第三信号单元561至56M的输入端一对一地连接到第三信号输入端571至57M，第三信号单元561至56M的输出端一对一地连接到第三信号输出端581至58M，每个第三信号单元561至56M的控制端经由控制信号输入端501的控制信号Control_sig来控制，并在控制信号Control_sig的控制下接收相应的第三信号并输出相应的第三信号作为第一信号。这里，图5示例中的第一信号的数目大于第二信号的数目，其中L个第一信号和L个第二信号通过L个共用信号输入端531至53L进行接收并分别经由第一信号单元511至51L和第二信号单元521至52L进行输出，而多于第二信号的其余M个第一信号(为避免混淆，在该实施例中也被称为第三信号)则单独采用相应的第三信号输入端551至55M进行接收并分别经由第三信号单元561至56M来输出。第三信号单元561至56M可以以任何适当的信号单元的结构来实现，也可以使用如图2所示的根据本发明实施例的第一信号单元的结构来实现，而没有限制。以下将结合图6和7来示例性地说明第三信号单元561至56M的结构。另外，在图5中，信号输入电路500的其他部分，如控制信号输入端501、共用信号输入端531至53L、第一信号输出端541至54L、第二信号输出端551至55L、第一信号单元511至51L以及第二信号单元521至52L等的结构和功能与图2所示的信号输入电路200中的相应部分相同，不再重复。在一个实施例中，所述第一信号和所述第三信号包括工作模式信号，所述第二信号包括功能信号。
图6示出根据本发明的所述另一个实施例的信号输入电路的电路示图。图6示出的电路是图5的信号输入电路500的一种具体电路示例。在该实施例中，使用锁存器来实现未与其他信号单元共用信号输入端的第三信号单元。具体而言，在信号输入电路600中，M个第三信号单元661至66M中每个都包括一个锁存器。每个锁存器的输入端D用作该锁存器所在的第三信号单元的输入端，每个锁存器的输出端Q用作该锁存器所在的第三信号单元的输出端。每个锁存器的使能端GN连接到控制信号输入端601。这样，当控制信号的值是0(即第一电平)时，第三信号单元661至66M中的锁存器也被使能，以分别从第三信号输入端671至67M接收相应的第三信号并分别经由第三信号输出端681至68M输出所述第三信号作为第一信号；当控制信号的值是1(即第二电平)时，第三信号单元661至66M中的锁存器锁存并输出先前接收到的信号。图6中的其他部分如时钟信号输入端602、控制信号输入端601、共用信号输入端631至63L、第一信号输出端641至64L、第二信号输出端651至65L、第一信号单元611至61L以及第二信号单元621至62L等与图3所示的电路300中的相应部分的结构和功能相同，不再重复。
图7示出根据本发明的所述另一个实施例的信号输入电路的电路示图。图7示出的电路是图5的信号输入电路500的另一种具体电路示例。在该实施例中，使用触发器来实现未与其他信号单元共用信号输入端的第三信号单元。具体而言，在信号输入电路700中，M个第三信号单元761至76M中每个包括2个级联的D型触发器。应当理解，每个第三信号单元也可以包括更多个级联的触发器，这可以根据实际需要而定。另外，触发器的类型也不限于D型触发器，也可以使用其他类型的触发器，比如J-K触发器、S-R触发器等，而没有限制。在每个第三信号单元中，第一个触发器的输入端用作该第三信号单元的输入端，第二个触发器的输入端连接到第一个触发器的输出端，第二个触发器的输出端用作该第三信号单元的输出端。反相器703也用于对来自控制信号输入端701的控制信号进行反相并输出反相的控制信号到第三信号单元761至76M。控制信号输入端701连接到反相器703的输入端，反相器703的输出端连接到第三信号单元761至76M的每个触发器的复位端CLR。当然，可替代地，反相器1103的输出端也可以连接到第三信号单元761至76M的每个触发器的置位端SET。在使用更多个级联的触发器的情况下，第一个触发器的输入端用作第三信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作第三信号单元的输出端。这样，当控制信号的值是0(即第一电平)时，第三信号单元761至76M中的每个触发器被控制为复位或者置位；当控制信号的值是1(即第二电平)时，第三信号单元761至76M分别从第三信号输入端771至77M接收相应的第三信号并分别经由第三信号输出端781至78M输出所述第三信号作为第一信号。信号输入电路700中的其他部分如控制信号输入端701、时钟信号输入端702、共用信号输入端731至73L、第一信号输出端741至74L、第二信号输出端751至75L、第一信号单元711至71L以及第二信号单元721至72L等与图3所示的电路300中的相应部分的结构和功能相同，不再重复。
图8示出根据本发明的又一个实施例的信号输入电路的示意性框图。在该实施例中，第二信号的数目大于第一信号的数目。与图2的信号输入电路200相比，图8中的信号输入电路800还包括：N个第四信号输入端871至87N，每个用于从外部(例如信号输入电路800所设置于的芯片的第二信号输入引脚)接收相应的第四信号，其中N为正整数；N个第四信号输出端881至88N，每个用于输出相应的第四信号作为第二信号Second_sig[L+1]至Second_sig[L+N]；以及N个第四信号单元861至86N，每个用于在控制信号的控制下接收相应的第四信号并通过第四信号输出端881至88N输出相应的第四信号作为第二信号Second_sig[L+1]至Second_sig[L+N]。第四信号单元861至86N的输入端一对一地连接到第四信号输入端871至87N，第四信号单元861至86N的输出端一对一地连接到第四信号输出端881至88N。每个第四信号单元的控制端连接到控制信号输入端801。这里，图8示例中的第二信号的数目大于第一信号的数目，因此其中L个第二信号和L个第一信号通过L个共用信号输入端831至83L进行接收并分别经由第二信号单元821至82L和第一信号单元811至81L进行输出，而多于第一信号的其余N个第二信号(为避免混淆，在该实施例中也称为第四信号)则单独采用相应的第四信号输入端来接收并分别经由第四信号单元861至86N进行输出。第四信号单元861至86N可以以现有的任何适当的信号单元的结构来实现，而没有限制。以下将结合图11来示例性地说明第四信号单元861至86N的结构。另外，在图8中，信号输入电路800的其他部分，如控制信号输入端801、共用信号输入端831至83L、第一信号输出端841至84L、第二信号输出端851至85L、第一信号单元811至81L以及第二信号单元821至82L等的结构和功能与图2所示的信号输入电路200中的相应部分相同，不再重复。在一个实施例中，所述第一信号可以包括工作模式信号，所述第二信号和第四信号可以包括功能信号。
图9示出根据本发明的所述又一个实施例的信号输入电路的电路示图。图9示出的电路是图8的信号输入电路800的一种具体电路示例。在该实施例中，未与其他信号单元共用信号输入端的第四信号单元使用触发器来实现。具体而言，在信号输入电路900中，N个第四信号单元961至96N中每个包括2个级联的D型触发器。应当理解，触发器的类型也不限于D型触发器，也可以使用其他类型的触发器而没有限制。在每个第四信号单元中，第一个触发器的输入端用作该第四信号单元的输入端，第二个触发器的输入端连接到第一个触发器的输出端，第二个触发器的输出端用作该第四信号单元的输出端。反相器903也用于对来自控制信号输入端901的控制信号进行反相并输出反相的控制信号到第四信号单元961至96N。控制信号输入端901连接到反相器903的输入端，反相器903的输出端连接到第四信号单元961至96N的每个触发器的复位端CLR。当然，可替代地，反相器903的输出端也可以连接到第四信号单元961至96N的每个触发器的置位端SET。在其他实施例中，每个第四信号单元也可以包括更多个级联的触发器，这可以根据实际需要而定。在使用更多个级联的触发器的情况下，第一个触发器的输入端用作第四信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作第四信号单元的输出端。这样，当控制信号的值是0(即第一电平)时，第四信号单元961至96N中的每个触发器被控制为复位或者置位；当控制信号的值是1(即第二电平)时，第四信号单元961至96N分别从第四信号输入端971至97N接收相应的第四信号并分别经由第四信号输出端981至98N输出所接收的第四信号作为第二信号。信号输入电路900中的其他部分如控制信号输入端901、时钟信号输入端902、共用信号输入端931至93L、第一信号输出端941至94L、第二信号输出端951至95L、第一信号单元911至91L以及第二信号单元921至92L等与图3所示的电路300中的相应部分的结构和功能相同，不再重复。
根据本发明实施例的上述信号输入电路可以用于具有多个工作模式的芯片中。具体而言，上述信号输入电路可以作为芯片的信号输入电路设置在芯片中。在这样的情况下，第一信号可以是芯片的工作模式信号，第二信号可以是芯片的功能信号。
图10示出根据本发明的实施例的信号输入方法的示意性流程图。根据本发明实施例的信号输入方法用于使用根据本发明上述实施例的信号输入电路来执行信号输入。在根据本发明一个具体实施例的所述方法中，在步骤S1010中，在信号输入电路的控制信号输入端输入具有第一电平的控制信号，以使得连接到每个共用信号输入端的相应第一信号单元的锁存器被使能，以接收来自所述共用信号输入端的共用信号并输出共用信号作为第一信号，并使得连接到每个共用信号输入端的相应第二信号单元被控制为复位或置位。接着，在步骤S1020中，在信号输入电路的控制信号输入端输入具有与第一电平反相的第二电平的控制信号，以使得连接到每个共用信号输入端的相应第二信号单元接收来自所述共用信号输入端的共用信号并输出共用信号作为第二信号，并使得连接到每个共用信号输入端的相应第一信号单元的锁存器锁存先前接收到的共用信号。关于所述方法中每个步骤的更具体细节，可以参考以上对根据本发明实施例的信号输入电路的操作的描述，这里不再赘述。
根据本发明的一个实施例，还提供了一种具有信号输入电路的芯片。所述芯片可以包括：控制信号引脚，用于输入控制信号；至少一个共用引脚，每个用于输入相应的共用信号；以及根据本发明的上述实施例的信号输入电路，信号输入电路的控制信号输入端连接到所述控制信号引脚，信号输入电路的所述至少一个共用信号输入端一对一地连接到所述至少一个共用引脚，所述信号输入电路接收所述控制信号引脚的控制信号，并在所述控制信号的控制下接收所述至少一个共用引脚的相应共用信号并输出所述共用信号作为第一信号或者第二信号。
在根据本发明的实施例的上述信号输入电路和方法以及具有信号输入电路的芯片中，一对第一信号与第二信号共用一个信号输入端，并通过控制信号来控制第一信号单元和第二信号单元来接收共用信号并输出所述共用信号作为第一信号或第二信号。由此，可以节省使用该电路作为信号输入电路的芯片的引脚。
另外，在根据本发明的实施例的上述信号输入电路和方法以及具有信号输入电路的芯片中，第一信号单元使用锁存器来实现。由于锁存器不需要时钟，因此所述电路可以进一步节约功率。
此外，使用锁存器来实现第一信号单元，使得当第一信号单元的锁存器锁存先前接收的共用信号后，第一信号输入端的信号改变不会导致第一信号单元的输出端的信号改变，从而保持第一信号的稳定。
图11示出根据本发明的实施例的信号输入电路在GPS(GlobalPositioning System)芯片中的应用示意图。在图11中，信号输入电路1100设置在GPS芯片中。为简明起见，图11中仅示出信号输入电路1100的概要电路图。GPS芯片包括但不限于3个共用信号输入引脚Workmode_function_pin[1]至Workmode_function_pin[3]，控制信号引脚，时钟信号引脚和电源电压引脚，其中3个共用信号输入引脚Workmode_function_pin[1]至Workmode_function_pin[3]一对一地连接到外部设备HOST的通用输入输出引脚GPIO[1]、GPIO[2]和GPIO[3]引脚，控制信号引脚连接到HOST的通用输入输出引脚GPIO[0]，电源电压引脚连接到供电电压VCC，时钟信号引脚用于接收时钟信号。
GPS芯片的供电电压VCC经过电阻R1后，与控制信号引脚所接收的来自HOST通用输入输出引脚GPIO[0]的信号一起输入到一个与门，与门的输出端连接到输入电路1100的控制信号输入端1101。当GPS芯片上电时，VCC由0到1，相应地产生一个缓慢地由0到1的复位信号Reset_n。Reset_n的变化要比VCC的变化缓慢。因此，在VCC的值已变为1时，Reset_n的值还要保持为0一段时间。在该段时间，信号输入电路1100的控制信号为0，相应地，信号输入电路1100中的共用信号输入引脚可以用于接收工作模式信号。在VCC上电后，经过上述一段时间后，Reset_n信号也变为1。此后，当HOST通过引脚GPIO[0]发出信号的值为1时，信号输入电路1100的控制信号为1，相应地，信号输入电路1100中的共用信号输入端可以用于接收功能信号；当HOST通过引脚GPIO[0]发出信号的值为0时，信号输入电路1100的控制信号为0，相应地，信号输入电路1100中的共用信号输入端可以用于接收工作模式信号。也就是说，信号输入电路1100的控制信号输入端1101上的控制信号可以由芯片的供电电压产生，也可以由其他外部设备(或芯片)产生。
信号输入电路1100中包括但不限于3个第一信号单元和3个第二信号单元。该实施例中，第一信号单元是工作模式信号单元，第二信号单元是功能信号单元。每个工作模式信号单元包括锁存器Latch。每个功能信号单元由两个级联的D型触发器DFF组成。3个锁存器的输入端一对一地经由3个共用信号输入引脚连接到HOST的GPIO[1]、GPIO[2]和GPIO[3]引脚，3个锁存器的输出端分别用于输出相应的工作模式信号。3个功能信号单元的输入端也一对一地经由3个共用信号输入引脚连接到HOST的GPIO[1]、GPIO[2]和GPIO[3]引脚，3个功能信号单元的输出端分别用于输出相应的功能信号。3个锁存器的使能端和每个触发器的复位端都连接到控制信号输入端1101。
当控制信号为0时，3个锁存器Latch分别接收从HOST的GPIO[1]、GPIO[2]和GPIO[3]输入的共用信号并作为工作模式信号输出，直到控制信号为1时锁存先前接收的工作模式信号。在信号输入电路1100中，三个锁存器的输出组成一个3比特信号Workmode_sig[3:1]，用于确定GPS芯片的工作模式。当控制信号为0时，功能信号单元中的所有触发器DFF被复位为0，直到控制信号为1。当控制信号为1时，触发器对来自HOST的GPIO[1]、GPIO[2]和GPIO[3]的信号进行采样，并随后输出所采样的信号。
外部设备HOST可在GPS芯片上电或通过GPIO[0]发出低电平信号的同时，通过GPIO[1]、GPIO[2]和GPIO[3]输出GPS芯片的工作模式信号。
GPS芯片有8中工作模式，具体如表1所示。3比特信号Workmode_sig[3:1]可以指示这8中工作模式。
表1
  工作模式(以3比特表示)   工作模式描述
  000   自测试模式
  001   Ntree模式
  010   内部PLL时钟工作模式
  011   扫描模式
  100   内建自测试(Bist)模式
  101   外部时钟模式2
  110   外部时钟模式1
  111   外部时钟模式0
工作模式信号Workmode_sig[3:1]可以送入一个或多个分配器，由此，分配器可以根据3比特信号Workmode_sig[3:1]来确定芯片当前要进入的工作模式，并根据该工作模式将每个功能信号送入相应的功能模块。例如在图11中，分配器1根据所确定的工作模式将功能信号Function_sig[1]送入功能模块1和2中的一个或多个，分配器2根据所确定的工作模式将功能信号Function_sig[2]送入功能模块3和4中的一个或多个。作为示例而不是限制，功能模块1可以是Bist测试模块，功能模块2可以是USB功能模块，功能模块3可以是SPI功能模块，功能模块4可以是GPIO功能模块。工作模式信号Workmode_sig[3:1]也可以直接送入功能模块，例如功能模块5，由功能模块根据工作模式信号Workmode_sig[3:1]所指示的工作模式对其功能进行选择。功能模块5例如是但不限于时钟生成模块。
在GPS芯片上电并且Reset_n信号的值变为1之后，当通过GPIO[0]发出高电平信号时，HOST通过GPIO[1]、GPIO[2]和GPIO[3]与GPS芯片进行功能信号的传输。如上所述，分配器根据不同的工作模式，将功能信号(例如Function_sig[1]和Function_sig[2])送入不同的功能模块。部分功能信号(例如Function_sig[3])可以不经由分配器直接送入功能模块(如图中的功能模块4)。
图11所示的实施例仅是为了读者更好地理解根据本发明实施例的信号输入电路和方法，而不是为了限制。根据本发明实施例的信号输入电路和方法可以应用于需要共用信号输入端的其他各种芯片或电路中。另外，图11所示的实施例中仅示出了工作模式信号和功能信号采用共用信号输入端来实现输入的相关引脚和部件，而未示出与本发明无关的其它结构，但本领域的技术人员应当可以理解，根据本发明实施例的信号输入电路和芯片不局限于图11所示的结构以及不限于工作模式信号和功能信号数目相同的情形。
在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
以上虽然结合附图详细描述了本发明的实施例，但是应当明白，上面所描述的实施方式只是用于说明本发明，而并不构成对本发明的限制。对于本领域的技术人员来说，可以对上述实施方式做出各种修改和变更而没有背离本发明的实质和范围。因此，本发明的范围仅由所附的权利要求及其等效含义来限定。

Claims (20)

1.一种信号输入电路，其特征在于，所述信号输入电路包括：
控制信号输入端，用于接收控制信号；
至少一个共用信号输入端，每个共用信号输入端用于接收相应的共用信号；
至少一个第一信号输出端，每个第一信号输出端用于输出相应的第一信号；
至少一个第一信号单元，所述至少一个第一信号单元的输入端一对一地连接到所述至少一个共用信号输入端，所述至少一个第一信号单元的输出端一对一地连接到所述至少一个第一信号输出端，每个所述第一信号单元包括锁存器，每个锁存器在所述控制信号的控制下接收相应的共用信号并输出所述共用信号作为第一信号；
至少一个第二信号输出端，每个第二信号输出端用于输出相应的第二信号；以及
至少一个第二信号单元，所述至少一个第二信号单元的输入端一对一地连接到所述至少一个共用信号输入端，所述至少一个第二信号单元的输出端一对一地连接到所述至少一个第二信号输出端，每个所述第二信号单元在所述控制信号的控制下接收相应的共用信号并输出所述共用信号作为第二信号。
2.根据权利要求1所述的电路，其特征在于，每个所述第一信号单元的锁存器的使能端和每个所述第二信号单元的控制端都连接到所述控制信号输入端。
3.根据权利要求1所述的电路，其特征在于，每个所述第二信号单元包括多个级联的触发器，其中，第一个触发器的输入端用作所述第二信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作所述第二信号单元的输出端。
4.根据权利要求3所述的电路，其特征在于，所述锁存器的使能电平与所述触发器的复位或置位电平反相，并且，
所述电路还包括：
反相器，所述反相器的输入端连接到所述控制信号输入端，其中，所述反相器的输出端连接到所述至少一个第二信号单元中的每个触发器的复位端或置位端，所述反相器用于对来自所述控制信号输入端的控制信号进行反相并输出反相的控制信号到所述至少一个第二信号单元，而所述控制信号输入端还连接到所述至少一个第一信号单元的锁存器的使能端，用于输出所述控制信号到所述至少一个第一信号单元的锁存器；或者，
所述反相器的输出端连接到所述至少一个第一信号单元的锁存器的使能端，所述反相器用于对来自所述控制信号输入端的控制信号进行反相并输出反相的控制信号到所述至少一个第一信号单元的锁存器，而所述控制信号输入端还连接到所述至少一个第二信号单元中的每个触发器的复位端或置位端，用于输出所述控制信号到所述至少一个第二信号单元。
5.根据权利要求1所述的电路，其特征在于，
当所述控制信号具有第一电平时，所述第一信号单元的锁存器被使能，以接收相应的共用信号并输出所述共用信号作为所述第一信号，所述第二信号单元被控制为复位或置位；以及
当所述控制信号具有与所述第一电平反相的第二电平时，所述第二信号单元接收相应的共用信号并输出所述共用信号作为所述第二信号，所述第一信号单元的锁存器锁存先前接收到的共用信号。
6.根据权利要求1所述的电路，其特征在于，所述电路还包括：
至少一个第三信号输入端，每个第三信号输入端用于接收相应的第三信号；
至少一个第三信号输出端；以及
至少一个第三信号单元，所述至少一个第三信号单元的输入端一对一地连接到所述至少一个第三信号输入端，所述至少一个第三信号单元的输出端一对一地连接到所述至少一个第三信号输出端，每个所述第三信号单元在所述控制信号的控制下接收相应的第三信号并通过所述至少一个第三信号输出端输出所述第三信号作为所述第一信号。
7.根据权利要求6所述的电路，其特征在于，所述第三信号单元包括锁存器。
8.根据权利要求7所述的电路，其特征在于，
所述第三信号单元的锁存器的使能端连接到所述控制信号输入端，
当所述控制信号具有第一电平时，所述第三信号单元的锁存器被使能，以接收相应的第三信号并输出所述第三信号作为所述第一信号；以及
当所述控制信号具有与所述第一电平反相的第二电平时，所述第三信号单元的锁存器锁存先前接收到的所述第三信号。
9.根据权利要求6所述的电路，其特征在于，所述第三信号单元包括多个级联的触发器，其中，第一个触发器的输入端用作所述第三信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作所述第三信号单元的输出端。
10.根据权利要求9所述的电路，其特征在于，所述电路还包括：
反相器，所述反相器的输入端连接到所述控制信号输入端，所述反相器的输出端连接到所述第三信号单元中的每个触发器的复位端或置位端，用于对来自所述控制信号输入端的控制信号进行反相并输出反相的控制信号到所述第三信号单元；
当所述控制信号具有第一电平时，所述第三信号单元被控制为复位或置位；以及
当所述控制信号具有与所述第一电平反相的第二电平时，所述第三信号单元接收相应的第三信号并输出所述第三信号作为所述第一信号。
11.根据权利要求1所述的电路，其特征在于，所述信号输入电路还包括：
至少一个第四信号输入端，每个第四信号输入端用于接收相应的第四信号；
至少一个第四信号输出端；以及
至少一个第四信号单元，所述至少一个第四信号单元的输入端一对一地连接到所述至少一个第四信号输入端，所述至少一个第四信号单元的输出端一对一地连接到所述至少一个第四信号输出端，每个所述第四信号单元在所述控制信号的控制下接收相应的第四信号并通过所述至少一个第四信号输出端输出所述第四信号作为所述第二信号。
12.根据权利要求11所述的电路，其特征在于，所述第四信号单元包括级联的多个触发器，其中，第一个触发器的输入端用作所述第四信号单元的输入端，其他每个触发器的输入端连接到前一个触发器的输出端，最后一个触发器的输出端用作所述第四信号单元的输出端。
13.根据权利要求12所述的电路，其特征在于，所述电路还包括：
反相器，所述反相器的输入端连接到所述控制信号输入端，所述反相器的输出端连接到所述第四信号单元中的每个触发器的复位端或置位端，用于对来自所述控制信号输入端的控制信号进行反相并输出反相的控制信号到所述第四信号单元；
当所述控制信号具有第一电平时，所述第四信号单元被控制为复位或置位；以及
当所述控制信号具有与所述第一电平反相的第二电平时，所述第四信号单元接收相应的第四信号并输出所述第四信号作为所述第二信号。
14.根据权利要求1所述的电路，其特征在于，所述第一信号包括工作模式信号，所述第二信号包括功能信号。
15.根据权利要求1所述的电路，其特征在于，所述控制信号由所述电路的供电电压产生，或者由外部设备产生。
16.一种信号输入方法，其特征在于，所述方法用于使用如权利要求1所述的信号输入电路来执行信号输入。
17.根据权利要求16所述的方法，其特征在于，
在所述控制信号输入端输入具有第一电平的控制信号，以使得连接到每个共用信号输入端的相应第一信号单元的锁存器被使能，以接收来自所述共用信号输入端的共用信号并输出所述共用信号作为第一信号，并使得连接到每个共用信号输入端的相应第二信号单元被控制为复位或置位；以及
在所述控制信号输入端输入具有与所述第一电平反相的第二电平的控制信号，以使得连接到每个共用信号输入端的相应第二信号单元接收来自所述共用信号输入端的共用信号并输出所述共用信号作为第二信号，并使得连接到每个共用信号输入端的相应第一信号单元的锁存器锁存先前接收到的共用信号。
18.根据权利要求16所述的方法，其特征在于，所述第一信号包括工作模式信号，所述第二信号包括功能信号。
19.根据权利要求16的所述方法，其特征在于，所述控制信号由所述电路的供电电压产生，或者由外部设备产生。
20.一种芯片，其特征在于，所述芯片包括：
控制信号引脚，用于输入控制信号；
至少一个共用引脚，每个用于输入相应的共用信号；以及
根据权利要求1至15中任何一个所述的信号输入电路，所述控制信号输入端连接到所述控制信号引脚，所述至少一个共用信号输入端一对一地连接到所述至少一个共用引脚，所述信号输入电路接收所述控制信号引脚的控制信号，并在所述控制信号的控制下接收所述至少一个共用引脚的相应共用信号并输出所述共用信号作为第一信号或者第二信号。
CN201110335065.8A 2011-10-26 2011-10-26 信号输入电路和方法以及具有信号输入电路的芯片 Expired - Fee Related CN103078624B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201110335065.8A CN103078624B (zh) 2011-10-26 2011-10-26 信号输入电路和方法以及具有信号输入电路的芯片
TW101125136A TWI496417B (zh) 2011-10-26 2012-07-12 信號輸入電路和方法以及具有信號輸入電路的晶片
US13/632,439 US8766677B2 (en) 2011-10-26 2012-10-01 Signal input circuit/chip
EP12188704.6A EP2587673A2 (en) 2011-10-26 2012-10-16 Signal input circuit/chip
KR1020120118299A KR101417373B1 (ko) 2011-10-26 2012-10-24 신호 입력 회로 및 칩
JP2012235459A JP5555752B2 (ja) 2011-10-26 2012-10-25 信号入力回路／チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110335065.8A CN103078624B (zh) 2011-10-26 2011-10-26 信号输入电路和方法以及具有信号输入电路的芯片

Publications (2)

Publication Number Publication Date
CN103078624A true CN103078624A (zh) 2013-05-01
CN103078624B CN103078624B (zh) 2014-07-16

Family

ID=48155046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110335065.8A Expired - Fee Related CN103078624B (zh) 2011-10-26 2011-10-26 信号输入电路和方法以及具有信号输入电路的芯片

Country Status (5)

Country Link
US (1) US8766677B2 (zh)
JP (1) JP5555752B2 (zh)
KR (1) KR101417373B1 (zh)
CN (1) CN103078624B (zh)
TW (1) TWI496417B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082756A1 (zh) * 2019-10-31 2021-05-06 京东方科技集团股份有限公司 电子基板及其驱动方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129623A1 (ja) 2014-02-27 2015-09-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087110A (ja) * 2001-09-17 2003-03-20 Mitsubishi Electric Corp 半導体回路装置
CN1517883A (zh) * 2003-01-13 2004-08-04 扬智电子（上海）有限公司 一种利用双沿采样处理控制信号的非同步先入先出控制器
CN101047380A (zh) * 2006-03-27 2007-10-03 富士通株式会社 共用输入/输出端子控制电路
JP2011097271A (ja) * 2009-10-28 2011-05-12 Nec Computertechno Ltd バス回路
US20110234267A1 (en) * 2010-03-25 2011-09-29 Renesas Electronics Corporation Semiconductor device and method for controlling flip-flop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701920A (en) * 1985-11-08 1987-10-20 Eta Systems, Inc. Built-in self-test system for VLSI circuit chips
US5003204A (en) * 1989-12-19 1991-03-26 Bull Hn Information Systems Inc. Edge triggered D-type flip-flop scan latch cell with recirculation capability
JPH04175673A (ja) 1990-11-07 1992-06-23 Nec Corp 半導体集積回路
US6028983A (en) * 1996-09-19 2000-02-22 International Business Machines Corporation Apparatus and methods for testing a microprocessor chip using dedicated scan strings

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087110A (ja) * 2001-09-17 2003-03-20 Mitsubishi Electric Corp 半導体回路装置
CN1517883A (zh) * 2003-01-13 2004-08-04 扬智电子（上海）有限公司 一种利用双沿采样处理控制信号的非同步先入先出控制器
CN101047380A (zh) * 2006-03-27 2007-10-03 富士通株式会社 共用输入/输出端子控制电路
JP2011097271A (ja) * 2009-10-28 2011-05-12 Nec Computertechno Ltd バス回路
US20110234267A1 (en) * 2010-03-25 2011-09-29 Renesas Electronics Corporation Semiconductor device and method for controlling flip-flop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082756A1 (zh) * 2019-10-31 2021-05-06 京东方科技集团股份有限公司 电子基板及其驱动方法、显示装置
US11735101B2 (en) 2019-10-31 2023-08-22 BOE MLED Technology Co., Ltd. Electronic substrate and driving method thereof, and display device

Also Published As

Publication number Publication date
TWI496417B (zh) 2015-08-11
CN103078624B (zh) 2014-07-16
JP5555752B2 (ja) 2014-07-23
KR20130045811A (ko) 2013-05-06
US8766677B2 (en) 2014-07-01
US20130106489A1 (en) 2013-05-02
JP2013128269A (ja) 2013-06-27
TW201318341A (zh) 2013-05-01
KR101417373B1 (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
US6388464B1 (en) Configurable memory for programmable logic circuits
US7421633B2 (en) Controller receiving combined TMS/TDI and suppyling separate TMS and TDI
US9658971B2 (en) Universal SPI (serial peripheral interface)
US10148472B2 (en) Clock recovery and data recovery for programmable logic devices
CN111354412B (zh) 一种内建自测试电路及存储器
CN103078624B (zh) 信号输入电路和方法以及具有信号输入电路的芯片
Kim et al. On-chip network based embedded core testing
CN108347244B (zh) 用于fpga的多模式por电路
US11017135B2 (en) Scan logic for circuit designs with latches and flip-flops
EP3380854A1 (en) Scan logic for circuit designs with latches and flip-flops
CN218181513U (zh) 一种i2s主从模式控制电路
Bravhar et al. BRAVE NG-MEDIUM FPGA reconfiguration through SpaceWire: example use case and performance analysis
KR101027681B1 (ko) 반도체 메모리 장치의 데이터 정렬 회로
EP2587673A2 (en) Signal input circuit/chip
US11575383B2 (en) Clocking system and a method of clock synchronization
Krstic et al. Moonrake chip-GALS demonstrator in 40 nm CMOS technology
CN108267681A (zh) 一种可编程电路的模块测试系统
US6980030B1 (en) Embedded function units with decoding
Brich et al. The digital signal processing using fpga
Ke et al. VME Bus Interface Circuit Design and Its ASIC Implementation
Jovanović et al. The Design of MCU's Communication Interface
Jipa GALS-SA TEST EXTENSION
Matti et al. To Develop Prototype Model of FPGA and RF UP Converter
Jovanović et al. DESIGN AND TEST ARCHITECTURE OF INTEGRATED-POWER-METER DIGITAL PART
KR20060088358A (ko) 반도체 칩의 바운더리 스캔 테스트 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140716

Termination date: 20181026

CF01 Termination of patent right due to non-payment of annual fee